[go: up one dir, main page]

JP4478268B2 - 薄膜デバイスの製造方法 - Google Patents

薄膜デバイスの製造方法 Download PDF

Info

Publication number
JP4478268B2
JP4478268B2 JP37581299A JP37581299A JP4478268B2 JP 4478268 B2 JP4478268 B2 JP 4478268B2 JP 37581299 A JP37581299 A JP 37581299A JP 37581299 A JP37581299 A JP 37581299A JP 4478268 B2 JP4478268 B2 JP 4478268B2
Authority
JP
Japan
Prior art keywords
layer
substrate
thin film
transfer
film device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37581299A
Other languages
English (en)
Other versions
JP2001189460A (ja
Inventor
聡 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP37581299A priority Critical patent/JP4478268B2/ja
Publication of JP2001189460A publication Critical patent/JP2001189460A/ja
Application granted granted Critical
Publication of JP4478268B2 publication Critical patent/JP4478268B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、基板上に形成された薄膜デバイス(薄膜半導体回路)を転写基板に転写してなる転写技術に関するものである。
【従来の技術】
例えば、薄膜トランジスタ(TFT)を用いた液晶ディスプレイを製造するに際しては、基板上に薄膜トランジスタをCVD等により形成する工程を経る。薄膜トランジスタを基板上に形成する工程は高温処理を伴うため、基板は耐熱性に優れる材質のもの、すなわち、軟化点および融点が高いものを使用する必要がある。そのため、現在では、1000℃程度の温度に耐える基板としては石英ガラスが使用され、500℃前後の温度に耐える基板としては耐熱ガラスが使用されている。
【0002】
上述のように、薄膜デバイスを搭載する基板は、それらの薄膜デバイスを製造するための条件を満足するものでなければならない。つまり、使用する基板は、搭載されるデバイスの製造条件を必ず満たすように決定される。
【0003】
しかし、TFT等の薄膜デバイスを搭載した基板が完成した後の段階のみに着目すると、上述の「基板」が必ずしも好ましくないこともある。
【0004】
例えば、上述のように、高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられるが、これらは非常に高価であり、したがって製品価格の上昇を招く。
【0005】
また、ガラス基板は重く、割れやすいという性質をもつ。パームトップコンピュータや携帯電話機等の携帯用電子機器に使用される液晶ディスプレイでは、可能な限り安価で、軽くて、多少の変形にも耐え、かつ落としても壊れにくいのが望ましいが、現実には、ガラス基板は重く、変形に弱く、かつ落下による破壊の恐れがあるのが普通である。
【0006】
つまり、製造条件からくる制約と製品に要求される好ましい特性との間に溝があり、これら双方の条件や特性を満足させることは極めて困難であった。
【0007】
そこで本出願人は、薄膜デバイスを含む被転写層を従来のプロセスにて基板上に形成した後に、この薄膜デバイスを含む被転写層を基板から離脱させて、転写体に転写させる技術を提案している(特願平8−225643号)。
【0008】
このために、基板と被転写層である薄膜デバイスとの間に、分離層を形成している。この分離層に光を照射することで、分離層の層内および/または界面を剥離させて、基板と被転写層との結合力を弱めることで、被転写層を基板から離脱させることを可能としている。この結果、被転写層は転写体に転写される。ここで、薄膜デバイスを形成するのに高温処理を伴う製造プロセスを経る場合には、石英基板や耐熱ガラス基板等が用いられる。しかし、転写体はこのような高温処理に晒されることがないので、転写体として求められる制約が大幅に緩和される利点がある。
【0009】
ここで説明した転写技術では、被転写層を製造する時に用いた第1の基板(元基板)に積層関係と、被転写層の転写先である第1の転写基板(一次1転写体)に対する積層関係とは互いに逆になってしまう。
【0010】
そこで、第1の転写基板に転写された被転写層を第2の転写基板(二次転写体)に再転写して被転写層の積層関係を基に戻すことが行われている。さらに、1度だけの転写を行う場合では、石英基板上の被転写層をフィルム(一次転写体)にいきなり転写することは困難であるのに対して、1次転写を経た2次転写を利用することによってフィルム状の二次転写体に被転写層を好適に転写することが可能となる。
【0011】
【発明が解決しようとする課題】
ところで、二回転写を行う従来技術では次の問題がある。第1に、一回目の転写を行う際、被転写層を元基板から剥離又は分離する上で改良すべき点がある。また、従来の二度転写技術では、水溶性接着剤を介して被転写層と第1の転写基板とを接着しており、水系溶剤に前記水溶性接着剤を晒すことによりこの接着・分離層をエッチングし、この水溶性接着剤の部分で被転写層を一次転写体から剥離して二次転写体に転写するようにしているが、この剥離が十分行われない、もしくは剥離に時間がかかるという問題がある。
【0012】
そこで、本発明の目的は、従来の2度転写技術を利用した薄膜デバイスの転写・製造方法において、上記課題を解決するために、一回目の転写を行う際、被転写層を元基板から容易に剥離又は分離することができる薄膜デバイスの転写・分離技術を提供することにある。
【0013】
さらに、他の目的は、2度転写技術において、被転写層を第1の転写基板から簡単に剥離可能な薄膜デバイスの転写・分離技術を提供することを目的とするものである。
【0014】
【課題を解決するための手段】
本発明に係る薄膜デバイスの製造方法は、元基板上に第1分離層を形成する第1工程と、前記第1分離層上に複数の薄膜から成る、ソース電極及びドレイン電極を含む薄膜トランジスタを含む被転写層を形成する第2工程と、前記被転写層上に第1の転写基板を接合する第3工程と、前記第1分離層を境にして、前記被転写層を前記元基板から剥離する第4工程と、前記被転写層の下側に第2の転写基板を接合する第5工程と、前記第1の転写基板を特定の溶剤に溶解除去しながらこの第1の転写基板から剥離して、前記被転写層を前記第2の転写基板に転写する第6工程と、を有し、前記第1の転写基板の材料はアクリル樹脂であり、前記第2の転写基板の材料はポリエチレンであり、前記溶剤はIPAであることを特徴とするものである。
これにより、第6工程において第1の転写基板ごと溶剤に溶けるので、被転写層を第1の転写基板から確実に剥離することができる。
【0015】
また、本発明に係る薄膜デバイスの製造方法は、元基板上に第1分離層を形成する第1工程と、前記第1分離層上に複数の薄膜から成る、ソース電極及びドレイン電極を含む薄膜トランジスタを含む被転写層を形成する第2工程と、前記被転写層上に第1の転写基板を接合する第3工程と、前記第1分離層を境にして、前記被転写層を前記元基板から剥離する第4工程と、前記被転写層の下側に第2の転写基板を接合する第5工程と、前記第1の転写基板を特定の溶剤に溶解除去しながらこの第1の転写基板から剥離して、前記被転写層を前記第2の転写基板に転写する第6工程と、を有し、前記第1の転写基板の材料は塩化ビニル樹脂またはポリエーテルスルホンであり、前記第2の転写基板の材料はフッ素樹脂であり、前記溶剤はアセトンであることを特徴とするものである。
これにより、第6工程において第1の転写基板ごと溶剤に溶けるので、被転写層を第1の転写基板から確実に剥離することができる。
【0016】
また、前記第1の転写基板を前記第2の転写基板よりも硬いものから選択してなることが望ましい。
被転写層を元基板から剥離する際に、第1の転写基板が硬い材質、形態で形成されていることにより、剥離を容易に行うことができる。
また、前記薄膜デバイスを構成する前記複数の薄膜及び前記第1,第2分離層の少なくとも一層の薄膜を、該薄膜の構成成分を含む液体が塗布された後に固化される液相プロセスを用いて形成するようにしてもよい。
【0017】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図1〜図9は本発明の第1の実施の形態(薄膜デバイスの転写方法)を説明するための図である。第1の実施の形態は、薄膜デバイス層から構成される被転写層を2度転写して転写体に転写する方法に関する。また、各膜の成膜法のうち、液相プロセスについては、膜の種類毎に分けて後に整理して説明する。
【0018】
図1に示すように、基板100上に第1分離層(光吸収層)120を形成する。以下、基板100および第1分離層120について説明する。基板100は、光が透過し得る透光性を有するものであるのが好ましい。この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。この透過率が低過ぎると、光の減衰(ロス)が大きくなり、第1分離層120を剥離するのにより大きな光量を必要とする。
【0019】
また、基板100は、信頼性の高い材料で構成されているのが好ましい。この基板100上に形成される被転写層140を構成する全ての膜が液相プロセスにて実施される場合には、耐熱性も必要とされない。
【0020】
但し、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。被転写層140の一部の膜を液層プロセス以外の比較的高温プロセスにて形成する場合には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。
【0021】
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。
【0022】
第1分離層120は、物理的作用(光、熱など)、化学的作用(薬液との化学反応など)あるいは機械的作用(引張力、振動)のいずれか一つあるいは複数の作用を受けることで、その結合力が減少されあるいは消滅され、それによりこの第1分離層120を介して基板100の分離を促すものである。
【0023】
この第1分離層120として例えば、照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものであり、好ましくは、光の照射により、第1分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。
【0024】
さらに、光の照射により、第1分離層120から気体が放出され、分離効果が発現される場合もある。すなわち、第1分離層120に含有されていた成分が気体となって放出される場合と、第1分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。このような第1分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。
A.アモルファスシリコン(a−Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、第1分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。
B.酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体
酸化ケイ素としては、SiO、SiO2、Si32が挙げられ、ケイ酸化合物としては、例えばK2SiO3、Li2SiO3、CaSiO3、ZrSiO4、Na2SiO3が挙げられる。
【0025】
酸化チタンとしては、TiO、Ti23、Ti02が挙げられ、チタン酸化合物としては、例えば、BaTi04、BaTiO3、Ba2Ti920、BaTi511、CaTiO3、SrTiO3、PbTiO3、MgTiO3、ZrTiO2、SnTiO4、Al2TiO5、FeTiO3が挙げられる。
【0026】
酸化ジルコニウムとしては、ZrO2が挙げられ、ジルコン酸化合物としては、例えばBaZrO3、ZrSiO4、PbZrO3、MgZrO3、K2ZrO3が挙げられる。
C.PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体)
D.窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックス
E.有機高分子材料
有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、ーCH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。
【0027】
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。
F.金属
金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。
【0028】
また、第1分離層120の厚さは、剥離目的や第1分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。第1分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、第1分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に第1分離層120を除去する際に、その作業に時間がかかる。なお、第1分離層120の膜厚は、できるだけ均一であるのが好ましい。
【0029】
第1分離層120の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。なお、液相プロセスについては後述する。
【0030】
例えば、第1分離層120の組成がアモルファスシリコン(a−Si)の場合には、CVD、特に低圧CVDやプラズマCVDにより成膜することができる。
【0031】
次に、図2に示すように、第1分離層120上に、被転写層(薄膜デバイス層)140を形成する。
【0032】
この薄膜デバイス層140のK部分(図2において1点線鎖線で囲んで示される部分)の拡大断面図を、図2の右側に示す。図示されるように、薄膜デバイス層140は、例えば、SiO2膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ゲート電極150と、層間絶縁膜154と、例えばアルミニュウムからなる電極152とを具備する。
【0033】
本実施の形態では、第1分離層120に接して設けられる中間層としてSiO2膜を使用しているが、Si34などのその他の絶縁膜を使用することもできる。Si02膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。
【0034】
なお、場合によっては、Si02膜等の中間層を形成せず、第1分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。
【0035】
被転写層140(薄膜デバイス層)は、図2の右側に示されるようなTFT等の薄膜デバイスを含む層である。
【0036】
薄膜デバイスとしては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。上記の例示に限らず、本発明の趣旨に反しない種々の薄膜デバイスに適用できる。
【0037】
このような薄膜デバイスは、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。
【0038】
次に、図3に示すように、薄膜デバイス層140上に、第2分離層として例えば熱溶融性接着層160を形成する。なお、第2分離層は、第1分離層と同様にアブレーション層で構成することもできる。また、一度転写の場合には、この第2分離層は不要である。
【0039】
この熱溶融性接着層160として、薄膜デバイスへの不純物(ナトリウム、カリウムなど)汚染の虞が少ない、例えばプルーフワックス(商品名)などのエレクトロンワックスを挙げることができる。
【0040】
なお、この種の熱溶融性接着層160は液相プロセスである塗布法、例えばスピンコート法により形成することができる。
【0041】
第2分離層として、水溶性接着剤を用いることもできる。この種の水溶性接着剤として、例えばケミテック株式会社製のケミシール U−451D(商品名)、株式会社スリーボンド製のスリーボンド3046(商品名)などを挙げることができる。
【0042】
このように、第2分離層160は薄膜デバイス層140の形成時には存在しないので、第1分離層120の材質よりも制約は少なく、耐熱性などは要求されない。
【0043】
さらに、図3に示すように、第2分離層である例えば接着層160の上に、一次転写体(第1の転写基板)180を接着する。この一次転写体180は、薄膜デバイス層140の製造後に接着されるものであるので、薄膜デバイス層140の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。この一次転写体180は、詳細を後述する二次転写体(第2の転写基板)200よりも硬い材料で形成され、薄膜デバイス層140を元基板100から剥離し易い構成となっている。
【0044】
次に、図4に示すように、基板100の裏面側から光を照射する。この光は、基板100を透過した後に第1分離層120に照射される。これにより、第1分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。
【0045】
第1分離層120の層内剥離および/または界面剥離が生じる原理は、第1分離層120の構成材料にアブレーションが生じること、また、第1分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。
【0046】
ここで、アブレーションとは、照射光を吸収した固定材料(第1分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、第1分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。また、前記相変化によって微小な発泡状態となり、結合力が低下することもある。
【0047】
第1分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、第1分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。
【0048】
照射する光としては、第1分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。そのなかでも、第1分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。
【0049】
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO2レーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。
【0050】
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で第1分離層2にアブレーションを生じさせることができ、よって隣接する転写体180や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、第1分離層120を剥離することができる。
【0051】
また、第1分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。
【0052】
図10に、基板100の、光の波長に対する透過率の一例を示す。図示されるように、200nmの波長に対して透過率が急峻に増大する特性をもつ。このような場合には、210nm以上の波長の光例えば、Xe−Clエキシマレーザー光(波長308nm)、KrFレーザ光(波長248nm)などを照射する。
【0053】
また、第1分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。
【0054】
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm2程度とするのが好ましく、100〜500mJ/cm2程度とするのがより好ましい。また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、第1分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。
【0055】
なお、第1分離層120を透過した照射光が被転写層140にまで達して悪影響を及ぼす場合の対策としては、例えば、第1分離層(レーザー吸収層)120上にタンタル(Ta)等の金属膜を形成する方法がある。これにより、第1分離層120を透過したレーザー光は、金属膜124の界面で完全に反射され、それよりの上の薄膜デバイスに悪影響を与えない。あるいは、第1分離層120上にシリコン系介在層例えばSiO2を介して、シリコン系レーザー吸収層であるアモルファスシリコン層を形成することもできる。こうすると、第1分離層120を透過した光は、その上のアモルファスシリコン層にて吸収される。ただしその透過光は、上層のアモルファスシリコン層にて再度アブレーションを生ずるほどの光エネルギーがない。また、金属とは異なり、アモルファスシリコン層上に薄膜デバイス層を形成できるので、既に確立された薄膜形成技術により品質の優れた薄膜デバイス層を形成できる。
【0056】
レーザ光に代表される照射光は、その強度が均一となるように照射されるのが好ましい。照射光の照射方向は、第1分離層120に対し垂直な方向に限らず、第1分離層120に対し所定角度傾斜した方向であってもよい。
【0057】
また、第1分離層120の面積が照射光の1回の照射面積より大きい場合には、第1分離層120の全領域に対し、複数回に分けて照射光を照射することもできる。また、同一箇所に2回以上照射してもよい。また、異なる種類、異なる波長(波長域)の照射光(レーザ光)を同一領域または異なる領域に2回以上照射してもよい。
【0058】
次に、図5に示すように、基板100に力を加えて、この基板100を第1分離層120から離脱させる。図5では図示されないが、この離脱後、基板100上に第1分離層120が付着することもある。
【0059】
次に、図6に示すように、残存している第1分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。これにより、被転写層(薄膜デバイス層)140が、一次転写体180に転写されたことになる。
【0060】
なお、離脱した基板100にも第1分離層120の一部が付着している場合には同様に除去する。なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。ここで、一度転写の場合には、本工程が最終工程となり、被転写層140の最終転写体180への転写が終了する。
【0061】
次に、図7に示すように、薄膜デバイス層140の下面(露出面)に、接着層190を介して、二次転写層200を接着する。
【0062】
接着層190を構成する接着剤の好適な例としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。このような接着層190の形成は、例えば、塗布法によりなされる。なお、この接着層190の材料は、一度転写の場合の被転写層140と最終転写層180との接着に使用することができる。
【0063】
前記硬化型接着剤を用いる場合、例えば被転写層(薄膜デバイス層)140の下面に硬化型接着剤を塗布し、さらに二次転写体200を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140と二次転写体200とを接着し、固定する。
【0064】
接着剤が光硬化型の場合、好ましくは光透過性の二次転写体200の外側から光を照射する。接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤を用いれば、光透過性の一次転写体180側から、あるいは光透過性の一次、二次転写体180,200の両側から光照射しても良い。なお、二次転写体200としては、平板あるいは湾曲板の透明基板が使用される。
【0065】
二次転写体200は、前記基板100に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。その理由は、本発明では、基板100側に被転写層(薄膜デバイス層)140を形成し、その後、被転写層(薄膜デバイス層)140を二次転写体200に転写するため、二次転写体200に要求される特性、特に耐熱性は、被転写層(薄膜デバイス層)140の形成の際の温度条件等に依存しないからである。この点は、一次転写体180についても同様である。
【0066】
したがって、被転写層140の形成の際の最高温度をTmaxとしたとき、一次、二次転写体180,200の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。例えば、一次、二次転写体180,200は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。
【0067】
また、一次、二次転写体180,200の機械的特性としては、ある程度の硬さ(剛性、強度)を有するものが好ましいが、可撓性、弾性を有するものであってもよい。また、前述のように二次転写体200は一次転写体180よりも柔らかい、又は剛性が低いものから選択される。
【0068】
一次転写体と二次転写体との組合せは次のとおりである。一次転写体がガラス(又は石英)であり、二次転写体がプラスチック。両方と合成樹脂である場合には、一次転写体の厚さが二次転写体の厚さより大きい、または一次転写体の材料が二次転写体の材料より硬いか、あるいは剛性が高い。ここで、「硬い」とは、例えば、薄膜デバイスを一次転写体に転写する際、元基板から薄膜デバイスを剥がすことになるが、この時、一次転写体が薄膜デバイスから剥離することなく、元基板と薄膜デバイスとを剥離できる程度の強度、剛性、厚み、材質などを有していることを指す。
【0069】
なお、この実施形態において、薄膜デバイスを二次転写体に転写する際に、一次転写体及び第2分離層160が共に特定の溶剤に溶解することが好ましい。すなわち、一次転写体(第1転写基板)ごと溶剤に溶けるようにすることにより、第2分離層において、薄膜デバイスを一次転写体から確実に分離することが可能となる。従来分離層として水溶性接着剤を使用することがあるが、一次転写体自体は水溶性ではないために、水に臨んでいる水溶性接着剤の端面から徐々にエッチングされるだけである。これでは一次転写体を十分剥離するのにかなりの時間を要するが、転写体自体も分離層と同様に特定溶剤に溶解するものにすれば、分離層の端面ばかりでなくほぼ全面において一次転写体を薄膜デバイスから分離することができる。この時、二次転写基板200及び接着層190を特定溶剤に溶けないようにする。
【0070】
上記観点から、一次転写体180、二次転写体200の材料、および二次転写時の特定溶剤の好適な組合せは次の表1に示すとおりである。
【0071】
表1 一次転写体、二次転写体、二次転写時溶剤
Figure 0004478268
一次、二次転写体180,200の構成材料としては、両者に硬さの差があれば、各種合成樹脂または各種ガラス材が挙げられ、特に、各種合成樹脂や通常の(低融点の)安価なガラス材が好ましく、これらの材料から一次転写体180が二次転写体200より硬くなる組合せを選択すべきである。
【0072】
合成樹脂としては、熱可塑性樹脂、熱硬化性樹脂のいずれでもよく、例えば、ポリエチレン、ポロプロピレン、エチレン−プレピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート(PET)、ポリプチレンテレフタレート(PBT)、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン(PEK)、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド、ポリアセタール(POM)、ポリフェニレンオキシド、変性ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エボキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を組み合わせて(例えば2層以上の積層体として)用いることができる。
【0073】
ガラス材としては、例えば、ケイ酸ガラス(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウムガラス、ホウケイ酸ガラス等が挙げられる。このうち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて融点が低く、また、成形、加工も比較的容易であり、しかも安価であり、好ましい。
【0074】
二次転写体200として合成樹脂で構成されたものを用いる場合には、大型の二次転写体200を一体的に成形することができるとともに、湾曲面や凹凸を有するもの等の複雑な形状であっても容易に製造することができ、また、材料コスト、製造コストも安価であるという種々の利点が享受できる。したがって、合成樹脂の使用は、大型で安価なデバイス(例えば、液晶ディスプレイ)を製造する上で有利である。
【0075】
なお、二次転写体200は、例えば、液晶セルのように、それ自体独立したデバイスを構成するものや、例えばカラーフィルター、電極層、誘電体層、絶縁層、半導体素子のように、デバイスの一部を構成するものであってもよい。
【0076】
さらに、一次、二次転写体180,200は、金属、セラミックス、石材、木材紙等の物質であってもよいし、ある品物を構成する任意の面上(時計の面上、エアコンの表面上、プリント基板の上等)、さらには壁、柱、天井、窓ガラス等の構造物の表面上であってもよい。
【0077】
次に、図8に示すように、一次転写体、被転写層、及び二次転写体を備えた転写後構造物を特定溶剤に浸すことによって、一次転写体を溶剤に溶かしながら分離層160において被転写層を一次転写体から剥離する。第2分離層160として上述した水溶性接着剤を用いた場合には、少なくとも第2分離層160を含む領域を純水に浸せばよい。
【0078】
最後に、薄膜デバイス層140の表面に付着した第2分離層160を除去することで、図9に示すように、二次転写体200に転写された薄膜デバイス層140を得ることができる。ここで、この二次転写体200に対する薄膜デバイス層140の積層関係は、図2に示すように当初の基板100に対する薄膜デバイス層140の積層関係と同じとなる。
【0079】
以上のような各工程を経て、被転写層(薄膜デバイス層)140の二次転写体200への転写が完了する。その後、被転写層(薄膜デバイス層)140に隣接するSiO2膜の除去や、被転写層140上への配線等の導電層や所望の保護膜の形成等を行うこともできる。
【0080】
本発明では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、第1分離層120及び第2分離層160において分離して二次転写体200に転写するため、被分離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に転写することができ、分離操作に伴う被分離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。
【0081】
次に、図2〜図9の具体的な製造プロセスの例を図11〜図21を用いて説明する。
(工程1)
図11に示すように、基板(例えば石英基板)100上に、第1分離層(例えば、LPCVD法により形成されたアモルファスシリコン層))120と、中間層(例えば、SiO2膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。
(工程2)
続いて、図12に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド144a,144bを形成する。
(工程3)
図13に示されるように、CVD法により、アイランド144a,144bを含む全面をゲート絶縁膜148によって覆う。
(工程4)
図14に示されるように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。
(工程5)
図15に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。これによって、p+層172a,172bが形成される。
(工程6)
図16に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。これによって、n+層146a,146bが形成される。
(工程7)
図17に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。
【0082】
このようにして形成されたCMOS構造のTFTが、図2〜図9における被転写層(薄膜デバイス層)140に該当する。なお、層間絶縁膜154上に保護膜を形成してもよい。
(工程8)
図18に示すように、CMOS構成のTFT上に、第2分離層としての熱溶融性接着層160を形成する。このとき、TFTの表層に生じていた段差が、熱溶融性接着剤160により平坦化される。なお、第2分離層は、第1分離層と同様にアブレーション層で構成することもでき、あるいは水溶性接着剤を用いることもできる。
【0083】
ここで、薄膜デバイスであるTFT上にまず絶縁層などの保護層を形成し、その保護層上に第2分離層を設けることが好ましい。特に、第2分離層をアブレーション層とした場合に、アブレーション時に保護層により薄膜デバイス層を保護することができる。
【0084】
また、特に第2分離層をアブレーション層にて形成する場合には、その第2分離層自体を第1分離層と同様に多層にて形成することもできる。さらに、この第2分離層と薄膜デバイス層との間に、金属層等の遮光層を設けるとさらに良い。アブレーション時に、薄膜デバイス層に光が入射することを防止できるからである。
【0085】
この第2分離層形成後に、第2分離層である熱溶融性接着層160を介して、TFTを一次転写体(例えば、ソーダガラス基板)180に貼り付ける。
(工程9)
図19に示すように、基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。これにより、第1分離層120の層内および/または界面において剥離を生じせしめる。
(工程10)
図20に示すように、基板100を引き剥がす。
(工程11)
さらに、第1分離層120をエッチングにより除去する。これにより、図21に示すように、CMOS構成のTFTが、一次転写体180に転写されたことになる。
(工程12)
次に、図22に示すように、CMOS構成のTFTの下面に、熱溶融性樹脂層160よりも硬化点が低い接着層として、例えばエポキシ樹脂層190を形成する。次に、そのエポキシ樹脂層190を介して、TFTを合成樹脂からなる二次転写体200に貼り付ける。続いて、熱を加えてエポキシ樹脂層190を硬化させ、二次転写体200とTFTとを接着(接合)する。
(工程13)
次に、図23に示すように例えばオーブン210を用いて熱溶融性樹脂層160を熱により溶融させ、この熱溶融性樹脂層160を境にして、TFTを一次転写体180より引き剥がす。さらに、TFTの下面に残存している熱溶融性樹脂層160を、例えばキシレンなどにより除去する。これにより、図24に示すように、TFTが二次転写体200に転写される。この図24の状態は、図17に示す基板100及び第1分離層120を、二次転写体200及び接着層190に置き換えたものと同じとなる。従って、TFTの製造工程に用いた基板100に対する積層関係が、二次転写体200上にて確保される。このため、電極152a〜152dが露出され、それへのコンタクトあるいは配線を容易に行うことができる。なお、図24の状態とした後に、その表層に保護層を形成しても良い。
【0086】
図25は本発明に係る薄膜デバイスの転写方法の第2の実施の形態を示す図であり、第1の実施の形態における工程8(図8)に対応した図である。
【0087】
図25において、一次転写体180上に第2分離層160、薄膜デバイス層140、接着層190、二次転写体200が形成された状態において、一次転写体180を溶剤によって溶融除去する。この溶融除去を可能とするための、一次転写体180、二次転写体200の材料、および二次転写時の溶剤の組合せ例は既述の表に示すとおりである。なお一次転写体180を溶融除去する場合には第2分離層160を省略することも可能である。
【0088】
第1実施形態の一次転写体剥離は、一次転写体の面積が大きくなると剥離が容易でなくなるが、第2実施形態のように溶融除去ではこのような問題はない。
【0089】
【実施例】
次に、本発明の具体的実施例について説明する。
(実施例1)
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、第1分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si6 ガス、425℃)により形成した。第1分離層の膜厚は、100nmであった。
【0090】
次に、第1分離層上に、中間層としてSiO2 膜を形成した。このSiO2 膜の形成に液相プロセスを用いた。すなわち、東燃株式会社のポリシラザン(商品名)をキシレンに混合して、基板上にスピン塗布し、この塗布膜を、水蒸気を含む雰囲気で熱処理することでSiO2膜に転化させた。この中間層の膜厚は、200nmであった。
【0091】
次に、中間層上に、被転写層として膜厚50nmの非晶質シリコン膜を低圧CVD法(Si26 ガス、425℃)により形成し、この非晶質シリコン膜にレーザ光(波長308nm)を照射して、結晶化させ、ポリシリコン膜とした。その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。この後、中間層SiO2と同様の液相プロセスを用いて上記ポリシラザンからなるゲート絶縁膜SiO2を形成した。その後、ゲート絶縁膜上にゲート電極を液相プロセスにて形成した。このために、旭電化工業株式会社製の商品名:アデカITO塗布膜/ITO−103Lを液状とした塗布液をスピンコートし、これを上述の第1,第2の熱処理部603A,603Bにて熱処理して塗布ITO膜を形成した。
その後、塗布ITO膜上に金属メッキ層を形成した。そして、塗布ITO膜及び金属メッキ層をパターニングしてゲート電極を形成した。このゲート電極をマスクとしてイオン注入することによって、自己整合的(セルファライン)にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。これらの電極や配線も、ゲート電極と同様にして同一材料により液相プロセスを用いて形成した。
【0092】
次に、前記薄膜トランジスタの上に、アセトン溶解性接着剤を塗布し、一次転写体として縦200mm×横300mm×厚さ1.1mmの大型の透明な塩化ビニル樹脂基板を接合した。
【0093】
次に、Xe−Clエキシマレーザ(波長:308nm)を石英基板側から照射し、第1分離層に剥離(層内剥離および界面剥離)を生じさせた。照射したXe−Clエキシマレーザのエネルギー密度は、250mJ/cm2、照射時間は、20nsecであった。なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域(例えば8mm×8mm)にスポット照射し、このスポット照射を単位領域の1/10程度ずつずらしながら照射していく。また、ラインビーム照射の場合は、所定の単位領域(例えば378mm×0.1mmや378mm×0.3mm(これらはエネルギーの90%以上が得られる領域))を同じく1/10程度ずつずらしながら照射していく。これにより、第1分離層の各点は少なくとも10回の照射を受ける。このレーザ照射は、石英基板全面に対して、照射領域をずらしながら実施される。
【0094】
この後、石英基板と一次転写体とを第1分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、一次転写体に一次転写した。
【0095】
その後、中間層の表面に付着した第1分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。また、石英基板についても同様の処理を行い、再使用に供した。
【0096】
さらに、露出した中間層の下面に、紫外線硬化型接着剤を塗布し(膜厚:100μm )、さらにその塗膜に、二次転写体として縦200mm×横300mm×厚さ1.1mmの大型の透明なフッ素樹脂基板を接合した後、紫外線を照射して接着剤を硬化させ、これらを接着固定した。
【0097】
その後、アセトンに浸して、一次転写体を除去した。これにより、薄膜トランジスタおよび中間層を、二次転写体であるフッ素樹脂基板側に二次転写した。なお、一次転写体の硬度は二次転写体の硬度より高くなるように、両者の厚さに差を設けた。
【0098】
ここで、一次転写体が石英基板より大きな基板であれば、本実施例のような石英基板からの一次転写を、平面的に異なる領域に繰り返して実施し、一次転写体上に、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することができる。さらに、一次転写体上に繰り返し積層し、同様により多くの薄膜トランジスタを形成することができる。あるいは、二次転写体となる基板を、一次転写体及び石英基板よりも大型基板とし、二次転写を繰り返し実施して、石英基板に形成可能な薄膜トランジスタの数より多くの薄膜トランジスタを形成することもできる。
【0099】
【発明の効果】
以上述べたように、本発明によれば、2度転写技術を利用した薄膜デバイスの転写・製造方法において、第2の転写基板に優先させて第1の転写基板から被転写層を剥離又は分離することができる薄膜デバイスの転写・分離技術を提供することができる。
【0100】
さらに、本発明によれば、2度転写技術において、剥離層で転写体が被転写層から十分に剥離可能な薄膜デバイスの転写・分離技術を提供することができる。
【図面の簡単な説明】
【図1】本発明の薄膜デバイスの製造方法の第1の実施の形態における第1の工程を示す断面図である。
【図2】本発明の薄膜デバイスの製造方法の第1の実施の形態における第2の工程を示す断面図である。
【図3】本発明の薄膜デバイスの製造方法の第1の実施の形態における第3の工程を示す断面図である。
【図4】本発明の薄膜デバイスの製造方法の第1の実施の形態における第4の工程を示す断面図である。
【図5】本発明の薄膜デバイスの製造方法の第1の実施の形態における第5の工程を示す断面図である。
【図6】本発明の薄膜デバイスの製造方法の第1の実施の形態における第6の工程を示す断面図である。
【図7】本発明の薄膜デバイスの製造方法の第1の実施の形態における第7の工程を示す断面図である。
【図8】本発明の薄膜デバイスの製造方法の第1の実施の形態における第8の工程を示す断面図である。
【図9】本発明の薄膜デバイスの製造方法の第1の実施の形態における第9の工程を示す断面図である。
【図10】第1の基板(図1の基板100)のレーザー光の波長に対する透過率の変化を示す図である。
【図11】図2の薄膜デバイスを形成するための第1の工程を示す断面図である。
【図12】図2の薄膜デバイスを形成するための第2の実施の形態における第2の工程を示す断面図である。
【図13】図2の薄膜デバイスを形成するための第3の工程を示す断面図である。
【図14】図2の薄膜デバイスを形成するための第4の工程を示す断面図である。
【図15】図2の薄膜デバイスを形成するための第5の工程を示す断面図である。
【図16】図2の薄膜デバイスを形成するための第6の工程を示す断面図である。
【図17】図2の薄膜デバイスを形成するための第7の工程を示す断面図である。
【図18】図3の工程を具体的構造にて説明する第8の工程の断面図である。
【図19】図4の工程を具体的構造にて説明する第9の工程の断面図である。
【図20】図5の工程を具体的構造にて説明する第10の工程の断面図である。
【図21】図6の工程を具体的構造にて説明する第11の工程の断面図である。
【図22】図7の工程を具体的構造にて説明する第12の工程の断面図である。
【図23】図8の工程を具体的構造にて説明する第13の工程の断面図である。
【図24】図9の工程を具体的構造にて説明する第14の工程の断面図である。
【図25】本発明の第2の実施の形態に係る薄膜デバイスの製造方法における二次転写(第一実施形態の工程8(図8)に対応)の状態を示す断面図である。

Claims (4)

  1. 元基板上に第1分離層を形成する第1工程と、前記第1分離層上に複数の薄膜から成る、ソース電極及びドレイン電極を含む薄膜トランジスタを含む被転写層を形成する第2工程と、前記被転写層上に第1の転写基板を接合する第3工程と、前記第1分離層を境にして、前記被転写層を前記元基板から剥離する第4工程と、前記被転写層の下側に第2の転写基板を接合する第5工程と、前記第1の転写基板を特定の溶剤に溶解除去しながらこの第1の転写基板から剥離して、前記被転写層を前記第2の転写基板に転写する第6工程と、を有し、
    前記第1の転写基板の材料はアクリル樹脂であり、前記第2の転写基板の材料はポリエチレンであり、前記溶剤はIPAであることを特徴とする薄膜デバイスの製造方法。
  2. 元基板上に第1分離層を形成する第1工程と、前記第1分離層上に複数の薄膜から成る、ソース電極及びドレイン電極を含む薄膜トランジスタを含む被転写層を形成する第2工程と、前記被転写層上に第1の転写基板を接合する第3工程と、前記第1分離層を境にして、前記被転写層を前記元基板から剥離する第4工程と、前記被転写層の下側に第2の転写基板を接合する第5工程と、前記第1の転写基板を特定の溶剤に溶解除去しながらこの第1の転写基板から剥離して、前記被転写層を前記第2の転写基板に転写する第6工程と、を有し、
    前記第1の転写基板の材料は塩化ビニル樹脂またはポリエーテルスルホンであり、前記第2の転写基板の材料はフッ素樹脂であり、前記溶剤はアセトンであることを特徴とする薄膜デバイスの製造方法。
  3. 前記第1の転写基板を前記第2の転写基板よりも硬いものから選択してなる請求項1または請求項2のいずれかに記載の薄膜デバイスの製造方法。
  4. 前記薄膜デバイスを構成する前記複数の薄膜及び前記第1,第2分離層の少なくとも一層の薄膜を、該薄膜の構成成分を含む液体が塗布された後に固化される液相プロセスを用いて形成する請求項1から請求項3のいずれかに記載の薄膜デバイスの製造方法。
JP37581299A 1999-12-28 1999-12-28 薄膜デバイスの製造方法 Expired - Fee Related JP4478268B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37581299A JP4478268B2 (ja) 1999-12-28 1999-12-28 薄膜デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37581299A JP4478268B2 (ja) 1999-12-28 1999-12-28 薄膜デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2001189460A JP2001189460A (ja) 2001-07-10
JP4478268B2 true JP4478268B2 (ja) 2010-06-09

Family

ID=18506107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37581299A Expired - Fee Related JP4478268B2 (ja) 1999-12-28 1999-12-28 薄膜デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4478268B2 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4527068B2 (ja) * 2001-07-16 2010-08-18 株式会社半導体エネルギー研究所 剥離方法、半導体装置の作製方法、及び電子書籍の作製方法
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4567282B2 (ja) * 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器
EP2565924B1 (en) 2001-07-24 2018-01-10 Samsung Electronics Co., Ltd. Transfer method
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4602261B2 (ja) * 2001-08-10 2010-12-22 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
JP4472238B2 (ja) * 2001-08-10 2010-06-02 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4410456B2 (ja) 2002-04-24 2010-02-03 株式会社リコー 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
JP2004047975A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 積層体の転写方法及び半導体装置の作製方法
JP4757469B2 (ja) * 2002-05-17 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4267394B2 (ja) * 2002-07-16 2009-05-27 株式会社半導体エネルギー研究所 剥離方法、及び半導体装置の作製方法
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP4602035B2 (ja) * 2002-07-16 2010-12-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4417615B2 (ja) * 2002-08-09 2010-02-17 株式会社リコー 薄膜デバイス装置の製造方法
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101169371B1 (ko) * 2002-10-30 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP4637477B2 (ja) * 2002-12-27 2011-02-23 株式会社半導体エネルギー研究所 剥離方法
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
KR101028394B1 (ko) 2002-12-27 2011-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 광전변환소자의 제조방법, 발광장치의 제조방법, 센서의 제조방법, 및 전자북 리더의 표시부의 제조방법
JP4637588B2 (ja) 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4801579B2 (ja) * 2003-01-15 2011-10-26 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2004259796A (ja) 2003-02-25 2004-09-16 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP2005019054A (ja) * 2003-06-24 2005-01-20 Sony Corp 薄膜デバイス、薄膜デバイスの製造方法、液晶表示装置およびエレクトロルミネッセンス表示装置
JP4495939B2 (ja) * 2003-10-08 2010-07-07 株式会社リコー 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、電気光学装置の製造方法
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
JP2004341557A (ja) * 2004-08-23 2004-12-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006120726A (ja) 2004-10-19 2006-05-11 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
JP4945726B2 (ja) * 2004-11-05 2012-06-06 セイコーエプソン株式会社 薄膜装置の製造方法
US8030132B2 (en) 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP2006344865A (ja) * 2005-06-10 2006-12-21 Toyoko Kagaku Co Ltd Soi基板及び該基板の製造方法
JP4916680B2 (ja) 2005-06-30 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法
JP4781082B2 (ja) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPWO2008075714A1 (ja) * 2006-12-21 2010-04-15 セイコーエプソン株式会社 薄膜電子デバイス接合基板の製造方法、及び電子機器
US7897482B2 (en) 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7776718B2 (en) * 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6175294B2 (ja) * 2012-06-25 2017-08-02 株式会社半導体エネルギー研究所 機能性基板の作製方法および半導体装置の作製方法
JP5876386B2 (ja) * 2012-07-19 2016-03-02 日本電信電話株式会社 窒化物半導体装置の製造方法
JP2014090186A (ja) * 2013-12-04 2014-05-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5728599B2 (ja) * 2014-03-14 2015-06-03 株式会社半導体エネルギー研究所 発光装置
JP6034897B2 (ja) * 2015-02-27 2016-11-30 株式会社半導体エネルギー研究所 発光装置
US9947570B2 (en) 2015-12-30 2018-04-17 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
US10224219B2 (en) 2015-12-30 2019-03-05 International Business Machines Corporation Handler bonding and debonding for semiconductor dies
JP6608732B2 (ja) * 2016-03-01 2019-11-20 株式会社ディスコ ウエーハの加工方法
DE112019006915T5 (de) * 2019-02-25 2021-11-04 Mitsubishi Electric Corporation Verfahren zur herstellung eines halbleiterelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223495A (ja) * 1997-02-04 1998-08-21 Nippon Telegr & Teleph Corp <Ntt> 柔軟な構造を有する半導体装置とその製造方法
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器

Also Published As

Publication number Publication date
JP2001189460A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
JP4478268B2 (ja) 薄膜デバイスの製造方法
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
KR100500520B1 (ko) 전사 방법 및 액티브 매트릭스 기판 제조 방법
JP2002217391A (ja) 積層体の製造方法及び半導体装置
JP3738799B2 (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JPH11243209A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JPH10125929A (ja) 剥離方法
US20040209442A1 (en) Device manufacturing method and device, electro-optic device, and electronic equipment
JP4061846B2 (ja) 積層体の製造方法及び半導体装置の製造方法
JP3809710B2 (ja) 薄膜素子の転写方法
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4619644B2 (ja) 薄膜素子の転写方法
JP5286684B2 (ja) 薄膜層の剥離方法、薄膜デバイスの転写方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JP4619645B2 (ja) 薄膜素子の転写方法
JP2004140380A (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3809833B2 (ja) 薄膜素子の転写方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070517

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4478268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees