[go: up one dir, main page]

KR102187752B1 - 박리 방법 및 박리 장치 - Google Patents

박리 방법 및 박리 장치 Download PDF

Info

Publication number
KR102187752B1
KR102187752B1 KR1020140051827A KR20140051827A KR102187752B1 KR 102187752 B1 KR102187752 B1 KR 102187752B1 KR 1020140051827 A KR1020140051827 A KR 1020140051827A KR 20140051827 A KR20140051827 A KR 20140051827A KR 102187752 B1 KR102187752 B1 KR 102187752B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
peeling
light
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020140051827A
Other languages
English (en)
Other versions
KR20140132276A (ko
Inventor
요시하루 히라카타
아키히로 치다
코헤이 요코야마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140132276A publication Critical patent/KR20140132276A/ko
Application granted granted Critical
Publication of KR102187752B1 publication Critical patent/KR102187752B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1858—Handling of layers or the laminate using vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1944—Vacuum delaminating means [e.g., vacuum chamber, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Folding Of Thin Sheet-Like Materials, Special Discharging Devices, And Others (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박리 기술이 수반하는 물체의 제조 방법 및 제조 장치를 제공한다.
물체가 형성된 제 1 기판에 제 2 기판을 접합하고, 이를 흡착 능력에 부분적으로 차이가 있는 흡착 척(흡착 스테이지, 진공 척이라고도 함) 또는 그것과 동등한 기능을 갖는 것을 사용하여 흡착 고정하고, 제 1 기판으로부터 제 2 기판을 박리함으로써 제 1 기판으로부터 물체를 박리하여 제 2 기판에 물체를 전재하는 제조 방법이다. 또한 이를 위한 장치다. 흡착 척 또는 그것과 동등한 기능을 갖는 것의 기판 고정면에는 흡착용 마이크로구멍이 제공된 부분과 흡착용 마이크로구멍이 제공되지 않는 부분이 있고 흡착용 마이크로구멍이 제공된 부분이 복수 개소에 있음으로써 1장의 제 1 기판으로부터 복수의 물체를 제 2 기판에 전재할 수 있다.

Description

박리 방법 및 박리 장치{SEPARATION METHOD AND SEPARATION APPARATUS}
본 발명은 박리 기술이 수반하는 물체의 제조 방법 및 제조 장치에 관한 것이다.
한 기판 위에 형성된, 막 형상을 갖는 물체를 다른 기판에 박리·전재(轉載)하는 기술이 알려져 있다(예를 들어, 특허 문헌 1).
또한, 특히 반도체나 절연체의 박막을 사용한 전자 기기의 제조에서는, 기판을 대형화함으로써 제조 비용을 절감할 수 있기 때문에 대형 기판에 형성하는 것이 요구되는 한편, 전자 기기 각각은 기판보다 크기가 굉장히 작기 때문에 기판에 형성된 물체를 필요한 크기로 어느 단계에서 재단(裁斷)해야 한다.
(특허 문헌 1) 미국 특허 제7067392호 명세서
본 명세서에서는 박리 기술이 수반하는 물체의 제조 방법 및 제조 장치를 제공한다.
피박리물이 형성된 제 1 기판에 제 2 기판을 접합하고, 제 1 기판을 필요로 하는 크기·형상으로 분단하고, 제 1 기판을 흡착 능력에 부분적으로 차이가 있는 흡착 척(chuck)(흡착 스테이지, 진공 척이라고도 함) 또는 그것과 동등한 기능을 갖는 것을 사용하여 흡착 고정하고, 제 1 기판으로부터 제 2 기판을 박리함으로써 제 1 기판으로부터 물체를 박리하여 제 2 기판에 전재한다.
수율 향상 및/또는 생산성 향상을 달성할 수 있다.
도 1은 흡착 척과 기판 홀더의 예를 도시한 도면.
도 2는 기판 홀더의 예를 도시한 도면.
도 3은 기판 홀더의 예를 도시한 도면.
도 4는 기판 홀더의 예를 도시한 도면.
도 5는 전자 기기의 제조 방법예를 도시한 도면.
도 6은 전자 기기의 제조 방법예를 도시한 도면.
도 7은 전자 기기의 제조 방법예를 도시한 도면.
도 8은 전자 기기의 제조 방법예를 도시한 도면.
도 9는 전자 기기의 제조 방법예를 도시한 도면.
도 10은 전자 기기의 제조 방법예를 도시한 도면.
도 11은 전자 기기의 제조 방법예를 도시한 도면.
도 12는 전자 기기의 제조 방법예를 도시한 도면.
도 13은 전자 기기의 제조 방법예를 도시한 도면.
도 14는 전자 기기의 제조 방법예를 도시한 도면.
도 15는 본 발명의 일 형태에 따른 발광 장치의 일례를 도시한 도면.
도 16은 본 발명의 일 형태에 따른 발광 장치의 일례를 도시한 도면.
도 17은 본 발명의 일 형태에 따른 발광 장치의 일례를 도시한 도면.
도 18은 본 발명의 일 형태에 따른 발광 장치의 일례를 도시한 도면.
이하에서는 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 쉽게 이해할 수 있다. 또한, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것이 아니다. 또한, 도면을 사용하여 발명의 구성을 설명하는 데 있어서, 동일한 것을 가리키는 부호는 다른 도면간에서도 공통적으로 사용한다. 또한, 동일한 것을 가리킬 때에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 제 1, 제 2로서 붙여지는 서수사는 편의상 사용하는 것이며, 공정순 또는 적층순을 나타내는 것이 아니다. 그러므로 예를 들어, "제 1"을 "제 2" 또는 "제 3" 등으로 적절히 전환하여 설명할 수 있다. 또한, 본 명세서 등에 기재되는 서수사와 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치되지 않는 경우가 있다.
(실시형태 1)
기판을 고정하기 위한 장치의 예를 도 1에 도시하였다. 여기서는 흡착 척(101)에 가공용 기판 홀더(103)를 고정하는 예를 도시하였다. 흡착 척(101)은 시판되고 있는 것을 사용하여도 좋다.
도 1의 (A)에 도시된 바와 같이, 흡착 척(101)은 흡착용 구멍(102)을 복수로 갖고, 흡착용 구멍(102)에 의하여 흡인된 공기가 진공 펌프 등의 배기 수단으로 배기되는 구조를 갖고, 흡착용 구멍(102)에 근접하는 물체가 흡인 고정된다.
또한, 기판 홀더(103)는 흡착용 마이크로구멍(104)이 형성된 기판 고정면을 갖는다. 흡착용 마이크로구멍(104)은 충분히 작게(예를 들어, 20μm 이상 200μm 이하) 할 수 있다. 또한, 기판 고정면은 구멍이 제공되지 않는 부분(105)을 갖는다. 예를 들어, 구멍이 제공되는 부분이 적어도 4개의 흡착용 마이크로구멍(104)을 갖는 한 변의 길이(L)의 정사각형을 갖는 경우, 구멍이 제공되지 않는 부분(105)은 한 변의 길이(L)의 정사각형 영역의 집합이다. 예를 들어, 구멍이 제공되지 않는 부분(105)에는 한 변의 길이(L)의 정사각형이 4개 이상 포함되는 경우도 있고 다른 예에서는 예를 들어, 구멍이 제공되지 않는 부분(105)에는 한 변의 길이(L)의 정사각형이 100개 이상 포함되는 경우도 있다.
도 1의 (B)에 도시된 바와 같이, 기판 홀더(103)는 흡착 척(101)에 고정된다. 고정 방법으로서는 고정구(固定具)나 나사 등에 의하여 기계적으로 고정하여도 좋고 흡착 척(101)의 흡인력을 이용하여 고정하여도 좋다.
기판 홀더(103)의 기판 고정면 뒤쪽은 예를 들어, 도 2의 (A)에 도시된 바와 같다. 이 예에서는 기판 고정면 뒤쪽은 오목부(106) 형상을 갖는다. 그러므로 흡착 척(101)에 고정하였을 때에 사이에 공간이 생긴다. 또한, 그 때에 기판 홀더(103)와 흡착 척(101) 사이의 공간은 밀폐되고 흡착용 마이크로구멍(104)을 통하여 공기가 흡착 척(101) 쪽으로 흡인된다.
또한, 다른 예에서는 기판 홀더(103)의 기판 고정면 뒤쪽은 도 2의 (B)에 도시된 바와 같이, 홈(107)이 가로세로 뻗어 있는 구조가 된다. 도 2의 (B)에 도시된 기판 홀더(103)를 상면으로부터 본 모양을 도 2의 (C)에 도시하였다. 홈(107)과 겹치도록 흡착용 마이크로구멍(104)이 제공된다. 이 경우도 도 2의 (A)에 도시된 바와 같이, 기판 홀더(103)와 흡착 척(101) 사이의 공간은 밀폐되고 흡착용 마이크로구멍(104)을 통하여 공기가 흡착 척(101) 쪽으로 흡인된다.
또한, 기판 홀더(103)의 기판 고정면에는 흡착용 마이크로구멍(104)이 제공된 부분과 구멍이 제공되지 않는 부분(105)이 있고, 구멍이 제공되지 않는 부분(105)에 비하여 흡착용 마이크로구멍(104)이 제공된 부분에서는 흡착력이 더 커진다.
나중에 기재하겠지만, 흡착용 마이크로구멍(104)이 제공된 부분의 형상은 처리하여 얻어지는 물체의 형상에 따라 결정된다. 도 3의 (A)는 도 2의 (B) 및 도 2의 (C)에 도시된 기판 홀더의 기판 고정면을 상면으로부터 본 모양을 도시한 것이지만 흡착용 마이크로구멍(104)이 제공된 부분을 4개 갖는다. 또한, 도 3의 (B)에 도시된 바와 같이, 흡착용 마이크로구멍(104)이 제공된 부분을 6개 가져도 좋다. 어느 경우도 이들 흡착용 마이크로구멍(104)이 제공된 부분은 구멍이 제공되지 않는 부분(105)에 의하여 분리된다.
도 4의 (A)에는 도 2의 (B)에 도시된 기판 홀더(103)의 흡착용 마이크로구멍(104)과 홈(107)의 위치 관계를 도시하였다. 또한, 도 4의 (A)를 일점 쇄선 A-B를 따라 자른 단면 및 일점 쇄선 C-D를 따라 자른 단면을 도 4의 (B)에 도시하였다. 이 예에서는 홈(107)의 교점에 흡착용 마이크로구멍(104)이 하나 형성되지만 이에 한정되지 않는다. 홈(107)의 교점 외의 부분에 흡착용 마이크로구멍(104)이 형성되어도 좋고 한 교점에 복수의 흡착용 마이크로구멍(104)이 형성되어도 좋다. 또한, 기판 홀더(103)를 흡착 척(101)에 고정한 경우의 단면 모식도를 도 4의 (C)에 도시하였다.
일반적으로 흡착 척은 사용한 후에 흡착구멍이 막히는 것을 해결하기 위하여 세정해야 하지만 그 때, 용제를 일단 흡착구멍으로부터 흡수시키고 나서 공기를 역분사시키는 경우가 많다. 그러나 이와 같은 방법으로는 세정 효과가 한정된다.
또한, 흡착구멍이 미세할수록 흡착구멍이 막힐 가능성이 커지기 때문에 세정 공정이 빈번하게 수행될 필요가 있으며 장치를 이용할 수 없는 시간이 증가되고 생산성이 저하된다.
이에 비하여, 기판 홀더(103)와 같이 붙였다 떼었다 할 수 있는 기판 고정면을 이용하면 더 효율적으로 작업을 수행할 수 있다. 예를 들어, 붙였다 떼었다 할 수 있기 때문에 복수의 기판 홀더(103)를 마련하고, 한 기판 홀더를 세정하는 동안에 다른 기판 홀더를 사용할 수 있다.
떼어내어 세정할 수 있기 때문에 예를 들어, 세정조(槽) 등으로 세정함으로써 더 효과적으로 세정할 수도 있다. 또한, 한번에 많은 기판 홀더(103)를 세정할 수 있기 때문에 생산성도 향상된다.
또한, 기판 고정면의 흡착용 마이크로구멍(104)의 직경과 비교하면 흡착 척(101)의 흡착용 구멍(102)의 직경은 충분히 크게 할 수 있기 때문에 세정 빈도를 흡착용 마이크로구멍(104)에 비하여 적게 하여도 좋다. 극단적으로 말하면 소위 흡착용 구멍(102)은 하나라도 좋고 그 직경도 기판 홀더(103)와 같은 정도라도 좋다.
이와 같은 기판 홀더(103)를 사용한, 박리 기술이 수반하는 전자 기기의 제조 방법에 대하여 설명한다.
도 5의 (A)에 도시된 바와 같이, 제 1 기판(201) 위에 제 1 박리층(202)을 형성하고 그 위에 제 1 소자층(203)을 형성한다. 제 1 소자층(203)에는 박막 트랜지스터 등의 능동 소자나 발광 다이오드 등의 표시 소자, 화소 전극, 컬러 필터, 차광층 등을 갖는 소자층이 형성되어도 좋다. 또한, 제 1 소자층(203) 위에도 어느 층이나 막이 제공되어도 좋다.
제 1 기판(201)으로서는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 금속 기판 등을 사용할 수 있다. 유리 기판에는 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료를 사용할 수 있다.
제 1 기판(201)으로서 유리 기판을 사용하는 경우, 제 1 기판(201)과 제 1 박리층(202) 사이에 산화 실리콘막, 산화질화 실리콘막, 질화 실리콘막, 질화산화 실리콘막 등의 절연막을 형성하면 제 1 기판(201)으로부터의 오염을 방지할 수 있다.
제 1 박리층(202)은, 텅스텐, 몰리브데넘, 티타늄, 탄탈럼, 니오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 실리콘에서 선택된 원소, 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료로 이루어지고, 단층 또는 적층된 층이다. 실리콘을 포함하는 층의 결정 구조는, 비정질, 미결정, 다결정 중 어느 것이라도 좋다.
제 1 박리층(202)은, 스퍼터링법이나 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있다. 또한, 도포법은 스핀 코팅법, 액적 토출법, 디스펜서법을 포함한다.
제 1 박리층(202)이 단층 구조인 경우, 텅스텐층, 몰리브데넘층, 또는 텅스텐과 몰리브데넘의 혼합물을 포함하는 층으로 하는 것이 바람직하다. 또한, 텅스텐의 산화물 또는 산화 질화물을 포함하는 층, 몰리브데넘의 산화물 또는 산화 질화물을 포함하는 층, 또는 텅스텐과 몰리브데넘의 혼합물의 산화물 또는 산화 질화물을 포함하는 층으로 하여도 좋다. 또한, 텅스텐과 몰리브데넘의 혼합물은 예를 들어 텅스텐과 몰리브데넘의 합금에 상당한다.
또한, 제 1 박리층(202)을, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조로 하는 경우, 텅스텐을 포함하는 층을 형성하고, 그 위에 산화물로 형성되는 절연막을 형성함으로써, 텅스텐층과 절연막의 계면에 텅스텐의 산화물을 포함하는 층이 형성되는 것을 활용하여 형성하여도 좋다. 또한, 텅스텐을 포함하는 층의 표면에 열산화 처리, 산소 플라즈마 처리, 오존수 등의 산화력이 강한 용액을 사용한 처리 등을 수행하여 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다. 또한, 플라즈마 처리나 가열 처리는, 산소, 질소, 또는 아산화 질소 분위기하, 또는 상기 가스와 기타 가스의 혼합 가스 분위기하에서 수행되어도 좋다. 상기 플라즈마 처리나 가열 처리에 의하여 제 1 박리층(202)의 표면 상태를 바꿈으로써 제 1 박리층(202)과 이 위에 형성될 제 1 소자층(203) 등의 밀착성을 제어할 수 있다.
또한, 제 1 소자층(203)과 제 1 박리층(202) 사이에 무기 절연층을 제공하여도 좋다. 무기 절연층은 질화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막 등을 단층 또는 적층으로 형성하는 것이 바람직하다. 무기 절연층은 스퍼터링법, 플라즈마 CVD법, 도포법, 인쇄법 등을 사용하여 형성할 수 있고, 예를 들어, 성막 온도를 250℃ 이상 400℃ 이하로 한 플라즈마 CVD법에 의하여 형성함으로써 치밀하고 투수성이 매우 낮은 막으로 할 수 있다.
한편, 제 2 기판(205)의 한 표면에 제 2 박리층(207)을 형성하고, 그 위에 제 2 소자층(206)을 형성한다. 제 2 기판(205)으로서는 제 1 기판(201)과 같은 것을 사용하면 좋지만 제 2 소자층(206)을 형성할 때의 처리 온도가 높은 경우에는 처리 온도에 견딜 수 있는 것을 사용하면 좋다. 또한, 산화 바륨(BaO)을 많이 포함시킴으로써 더 실용적인 내열성을 얻을 수 있다. 이 외에도 결정화 유리 등을 사용할 수 있다. 제 2 박리층(207)으로서는 제 1 박리층(202)과 같은 재료를 사용할 수 있다.
제 2 기판(205)으로서 유리 기판을 사용하는 경우, 제 2 기판(205)과 제 2 박리층(207) 사이에 산화 실리콘막, 산화질화 실리콘막, 질화 실리콘막, 질화산화 실리콘막 등의 절연막을 형성하면 제 2 기판(205)으로부터의 오염을 방지할 수 있다.
또한, 제 2 소자층(206)과 제 2 박리층(207) 사이에 무기 절연층을 제공하여도 좋다. 무기 절연층은 질화 실리콘막, 산화질화 실리콘막, 또는 질화산화 실리콘막 등을 단층 또는 적층으로 형성하는 것이 바람직하다. 무기 절연층은 스퍼터링법, 플라즈마 CVD법, 도포법, 인쇄법 등을 사용하여 형성할 수 있고, 예를 들어, 플라즈마 CVD법에 의하여 성막 온도를 250℃ 이상 400℃ 이하로 하여 형성함으로써 치밀하고 투수성이 매우 낮은 막으로 할 수 있다.
제 2 소자층(206)에는 박막 트랜지스터 등의 능동 소자나 발광 다이오드 등의 표시 소자, 화소 전극, 컬러 필터, 차광층 등을 형성하여도 좋다. 제 2 소자층(206) 위에는 제 1 접착층(204)을 형성하고 도 5의 (B)에 도시된 바와 같이, 제 1 기판(201)의 제 1 소자층(203)에 접합한다. 또한, 제 1 소자층(203) 위에 어떤 소자를 갖는 층이 형성되어 있는 경우에는 그 층 위에 접합한다.
제 1 접착층(204)에는 2액 혼합형 수지 등의 상온으로 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지를 사용할 수 있다. 예를 들어, 에폭시 수지, 아크릴 수지, 실리콘 수지(silicone resin), 페놀 수지 등을 들 수 있다. 특히 에폭시 수지 등의 투습성(透濕性)이 낮은 재료를 사용하는 것이 바람직하다. 또한, 수분이나 대기에 노출되면 열화되는 재료 등이 제 2 소자층(206)에 포함되는 경우에는 제 1 접착층(204)으로 밀봉할 수 있다.
상술한 공정을 거쳐, 도 5의 (C)에 도시된 바와 같이, 제 2 소자층(206)을 사이에 끼워서 제 1 기판(201)과 제 2 기판(205)이 접합된다.
이 후, 도 5의 (D)에 도시된 바와 같이, 제 2 박리층(207)에서 제 1 기판(201)으로부터 제 2 기판(205)을 박리한다(제 1 박리 공정).
박리 공정은 다양한 방법을 적절히 사용할 수 있다. 예를 들어, 제 2 박리층(207)으로서 제 2 소자층(206)과 접촉하는 측에 금속 산화막을 포함하는 층을 형성한 경우에는 상기 금속 산화막을 결정화함으로써 취약화하여 제 2 기판(205)으로부터 제 2 소자층(206)을 박리할 수 있다. 또는 박리층의 일부를 용액이나 NF3, BrF3, ClF3 등의 불화 가스를 사용한 에칭으로 제거한 후, 취약화된 금속 산화막에서 박리할 수도 있다.
또한, 제 2 기판(205)과 제 2 소자층(206) 사이에 있는 제 2 박리층(207)으로서 수소를 포함하는 비정질 실리콘막을 형성한 경우에는 에칭에 의하여 상기 비정질 실리콘막을 제거함으로써 제 2 기판(205)으로부터 제 2 소자층(206)을 박리할 수 있다.
또한, 제 2 박리층(207)으로서 질소, 산소나 수소 등을 포함하는 막(예를 들어, 수소를 포함한 비정질 실리콘막, 수소 함유 합금막, 산소 함유 합금막 등)을 사용하여, 제 2 박리층(207)에 레이저 광을 조사함으로써 제 2 박리층(207) 내에 포함되는 질소, 산소나 수소를 가스로서 방출시켜 제 2 소자층(206)과 제 2 기판(205)의 박리를 촉진하는 방법을 사용하여도 좋다.
또한, 제 2 소자층(206)이 형성된 제 2 기판(205)을 기계적으로 제거하는 방법이나, 또는 용액이나 NF3, BrF3, ClF3 등의 불화 가스를 사용한 에칭으로 제거하는 방법 등을 사용할 수 있다. 이 경우, 제 2 박리층(207)을 제공하지 않아도 된다.
또한, 상술한 박리 방법을 복수로 조합함으로써 더 쉽게 박리할 수 있다. 예를 들어, 레이저 광의 조사, 가스나 용액 등을 사용한 제 2 박리층(207)으로의 에칭, 날카로운 나이프나 메스(scalpel) 등에 의하여 제 2 박리층(207)을 기계적으로 제거하고, 제 2 박리층(207)과 제 2 소자층(206)을 박리하기 쉬운 상태로 하고 나서, 기계 등에 의한 물리적인 힘에 의하여 박리할 수도 있다.
또한 제 2 박리층(207)과 제 2 소자층(206)의 계면에 액체를 침투시켜서 제 2 기판(205)으로부터 제 2 소자층(206)을 박리하여도 좋다. 또한, 박리를 수행할 때에 물 등 액체를 뿌리면서 박리하여도 좋다.
기타 박리 방법으로서는 제 2 박리층(207)을 텅스텐으로 형성한 경우에는 암모니아수와 과산화 수소수의 혼합 용액을 사용하여 제 2 박리층(207)을 에칭하면서 박리하면 좋다.
또한, 제 2 기판(205)과 제 2 소자층(206)의 계면에서 박리할 수 있는 경우에는 제 2 박리층(207)을 제공하지 않아도 된다. 예를 들어, 제 2 기판(205)으로서 유리를 사용하여 유리에 접촉하도록 폴리이미드 등의 유기 수지를 형성하고 유기 수지 위에 제 2 소자층(206)을 형성한다. 이 경우, 유기 수지를 가열함으로써 제 2 기판(205)과 유기 수지의 계면에서 박리할 수 있다. 또는 제 2 기판(205)과 유기 수지 사이에 금속층을 제공하고 상기 금속층에 전류를 흘림으로써 상기 금속층을 가열하여 금속층과 유기 수지의 계면에서 박리를 수행하여도 좋다.
도 6의 (A)에 도시된 바와 같이, 필름 기판(209)의 한 표면에 제 2 접착층(208)을 형성한다. 한편, 제 2 기판(205)으로부터 박리된 제 2 소자층(206)의 표면을 세정하여 제 2 박리층(207)의 잔사 등을 제거하고 나서 필름 기판(209)을 접합한다. 제 2 접착층(208)은 제 1 접착층(204)과 같은 재료를 사용하면 좋다. 필름 기판(209)에는 각종 유기 수지 재료를 사용하면 좋다.
제 1 기판(201)과 필름 기판(209)이 접합된 것을 접합 기판(200)이라고 부른다. 접합 기판(200)은 제 1 기판(201), 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)을 갖는다.
도 6의 (B)에 도시된 바와 같이, 예를 들어, 레이저 스크라이브법 등에 의하여 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)에 스크라이브 홈(211)을 형성한다. 스크라이브 홈(211)의 형상은 예를 들어, 도 8의 (A)에 도시된 바와 같이, 직사각형이며 스크라이브 홈(211)의 위치는 기판 홀더(103)의 기판 고정면에 제공된 흡착용 마이크로구멍(104)이 제공된 부분의 외주 부분과 대략 일치한다.
도 6의 (C) 또는 도 8의 (B)에 도시된 바와 같이, 기판 홀더(103)를 흡착 척(101)에 고정하고 필름 기판(209)이 기판 홀더(103)의 기판 고정면에 접촉하도록 접합 기판(200)을 배치하고 이것을 흡착 고정시킨다.
도 7의 (A)에 도시된 바와 같이, 제 1 기판(201)의 일단을 들어 올리면 기판 홀더(103) 중 흡착용 마이크로구멍(104)이 제공된 부분은 흡착력이 크기 때문에 필름 기판(209)이 기판 홀더(103)로부터 떨어지기 어렵고 제 1 기판(201)과 필름 기판(209)이 제 1 박리층(202) 부근에서 분리한다. 한편 구멍이 제공되지 않는 부분(105)에서는 필름 기판(209)이 흡착되지 않으므로 제 1 기판(201)과 접합한 채 들어 올려진다.
결과적으로 도 7의 (B)에 도시된 바와 같이, 접합 기판(200) 중 도 8의 (A)에 도시된 스크라이브 홈(211)으로 둘러싸인 직사각형 형상의 부분은 제 1 기판(201)으로부터 박리되고 기판 홀더(103) 위에 제 1 소자 기판(212), 제 2 소자 기판(213)으로서 남는다(제 2 박리 공정).
제 1 소자 기판(212), 제 2 소자 기판(213) 표면의 제 1 박리층(202)의 잔사를 제거하고, 제 1 소자층(203), 제 1 접착층(204)의 일부를 제거하고, 도 7의 (C)에 도시된 바와 같이, 가요성 인쇄 회로(214) 및 가요성 인쇄 회로(215)를 압착하여 전자 기기가 완성된다. 또한, 가요성 인쇄 회로(214) 및 가요성 인쇄 회로(215)를 압착하기 전 또는 압착한 후에 제 1 소자층(203) 위에 다른 필름 기판을 제공하여도 좋다.
흡착 척의 진공을 해제하면 기판 홀더(103)가 제 1 소자 기판(212) 및 제 2 소자 기판(213)을 흡인할 힘이 손실되기 때문에 이들을 추출할 수 있다. 추출한 후, 제 1 소자 기판(212) 및 제 2 소자 기판(213)을 가공하여도 좋다.
이와 같이, 박리 공정과 재단 공정을 동시에 수행할 수 있기 때문에 생산성이 향상되고, 또한 박리나 재단에 따르는 불량이나 특성 열화를 방지할 수 있다.
상술한 예에서 제 1 소자층(203)과 필름 기판(209) 양쪽이 가요성 재료로 이루어지면, 얻어지는 제 1 소자 기판(212), 제 2 소자 기판(213)을 사용하여 얻어지는 전자 기기는 가요성 전자 기기가 된다.
특히, 가요성 전자 기기에서는 재단에 의한 불량이 발생하는 경우가 많다. 소자층을 사이에 끼운 2개의 기판을 재단함으로써 필요로 하는 크기를 갖는 소자 기판을 형성하는 공정이 일반적이지만 2개의 기판이 양쪽 모두 가요성을 가지면 재단하기 어렵다.
이에 비하여 상술한 방법에서는 제 2 소자층(206)을 가요성이 아닌 기판(제 1 기판(201)) 위에 제공하면 재단할 때의 안정도가 증가되고 불량품의 발생을 억제할 수 있다.
여기서, 제 1 박리 공정 및 제 2 박리 공정에서 사용할 수 있는 박리 방법의 예를 기재한다.
도 9의 (A)에는 상술한 제 2 박리 공정에서 제 1 기판(201)을 들어 올리는 데에 있어서, 제 1 기판(201)의 일단에 흡반(108)을 흡착시키고 여기서부터 제 1 기판을 들어 올리는 상태를 도시하였다. 도면에서는 흡반(108)이 위치하는 왼쪽 단부로부터 박리가 시작되고 도면 중 오른쪽 방향으로 진행되지만 그 때 제 1 기판(201)을 롤러(109)로 누름으로써 박리의 진행을 제어하여도 좋다. 롤러(109)는 박리가 진행됨에 따라 오른쪽으로 이동한다.
도 9의 (B)에는 상술한 제 2 박리 공정에서, 제 1 기판(201)을 들어 올릴 때, 제 1 기판(201)(또는, 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 필름 기판(209) 중 어느 하나 또는 이들의 경계)의 일단에 예리한 끝을 갖는 후크(110)의 끝을 꽂은 후 후크(110)를 들어 올려서 제 1 기판을 들어 올리는 상태를 도시하였다.
도 10의 (A)에는 상술한 제 2 박리 공정에서, 제 1 기판(201)을 들어 올릴 때, 제 1 기판(201)의 일단에 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)을 제거한 부분(절결부(210))을 제공하여 여기에 후크(110)의 끝을 걸고 후크(110)를 들어 올려서 제 1 기판을 들어 올리는 상태를 도시하였다.
절결부(210)는 도 10의 (B)에 도시된 바와 같이, 접합 기판(200)의 일각에 제공하면 좋고, 스크라이브 홈(211)을 형성할 때에 형성할 수 있다.
이들 방법은 제 1 박리 공정에도 적용할 수 있다. 또한, 도 10의 (A)에 도시된 방법을 제 1 박리 공정에 적용하는 경우에는 도 11의 (A)에 도시된 바와 같이, 제 1 기판(201)의 일단에 절결부(216)를 미리 제공해 두면 좋다. 절결부(216)로서 오리엔테이션 플랫을 이용하여도 좋다. 도 11의 (B)에 도시된 바와 같이, 제 1 기판(201)과 제 2 기판(205)을 접합한 후, 예를 들어, 후크(110)의 끝을 꽂고 후크(110)를 들어 올림으로써 제 1 기판과 제 2 기판을 분리할 수 있다.
이 때, 제 1 기판(201) 및 제 2 기판(205) 양쪽 각각에 제 1 박리층(202)과 제 2 박리층(207)이 있기 때문에 의도한 쪽에서 박리가 시작되도록 할 필요가 있다. 제 1 박리 공정에서는 제 2 박리층(207)에서 박리되도록 해야 한다. 이를 위하여 후크(110)의 끝으로 제 2 기판(205) 표면에 있는 제 1 접착층(204), 제 2 소자층(206), 및 제 2 박리층(207)에 칼집을 내면 좋다.
또는, 제 2 기판(205)에 절결부(216)를 제공하여도 좋다. 이 경우에는 도 11의 (C)에 도시된 바와 같이, 절결부(216)로부터 제 1 기판(201)과 제 2 기판(205)의 접합 부분에 후크(110)의 끝을 꽂고, 후크(110)를 들어 올려 제 2 기판(205)을 들어 올리고 제 1 기판(201)과 분리할 수 있다. 이 때 제 1 기판(201) 위의, 절결부(216)에서 노출된 제 1 박리층(202) 모두 또는 일부를 제거하고 나서 후크(110)의 끝을 꽂아도 좋다.
(실시형태 2)
본 실시형태에서는 특히 마이크로구멍이 제공되지 않는 영역을 갖지 않는 기판 홀더, 또는 마이크로구멍이 균일하게(또는 실질적으로 균일하게) 제공되어 있는 기판 홀더를 사용하는 가공 방법에 대하여 설명한다. 자세한 사항에 대해서는 실시형태 1을 참조하면 좋다.
도 14의 (B)에 도시된 바와 같이, 본 실시형태에서 사용하는 기판 홀더(111)에는 흡착용 마이크로구멍(104)이 균일하게 제공된다. 이 예에서는 흡착 척(101)에 고정된 기판 홀더(111)로 기판을 유지하지만 흡착 척(101)만으로 기판을 유지하여도 좋다. 즉 기판을 유지할 수 있으며 분할하는 영역수에 상당하는 흡착용 구멍을 갖는 흡착 척(101)이라면 좋다.
도 5를 사용하여 실시형태 1에서 설명한 방법에 의하여 제 1 기판(201) 위에 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206)을 형성한다. 또한, 도 12의 (A)에 도시된 바와 같이, 필름 기판(209)의 일 표면에 제 2 접착층(208)을 형성하고 제 2 소자층(206)과 필름 기판(209)을 제 2 접착층(208)으로 접합하고 접합 기판(200)을 얻는다.
도 12의 (B)에 도시된 바와 같이, 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)에 스크라이브 홈(211)을 형성한다. 스크라이브 홈(211)의 형상은 예를 들어, 도 14의 (A)에 도시된 바와 같이, 직사각형이다. 또한, 스크라이브 홈(211)의 형상은 십자형이라도 좋다.
도 12의 (C)에 도시된 바와 같이 기판 홀더(111)를 흡착 척(101)에 고정하고 필름 기판(209)이 기판 홀더(111)의 기판 고정면에 접촉하도록 접합 기판(200)을 배치하고 이것을 흡착 고정시킨다.
도 13의 (A)에 도시된 바와 같이, 제 1 기판(201)의 일단을 들어 올리면 제 1 기판(201)과 필름 기판(209)이 제 1 박리층(202) 부근에서 분리한다. 제 1 박리층(202), 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)에 스크라이브 홈(211)이 제공되기 때문에 제 1 소자층(203), 제 1 접착층(204), 제 2 소자층(206), 제 2 접착층(208), 및 필름 기판(209)은 스크라이브 홈(211)으로 분리되고 제 1 소자 기판(212) 및 제 2 소자 기판(213)이 얻어진다.
제 1 소자 기판(212), 제 2 소자 기판(213)의 제 1 박리층(202)의 잔사를 제거하고, 제 1 소자층(203), 제 1 접착층(204)의 일부를 제거하고, 도 13의 (B)에 도시된 바와 같이, 가요성 인쇄 회로(214) 및 가요성 인쇄 회로(215)를 압착하여 전자 기기가 완성된다. 또한, 가요성 인쇄 회로(214) 및 가요성 인쇄 회로(215)를 압착하기 전 또는 압착한 후에 제 1 소자층(203) 위에 다른 필름 기판을 제공하여도 좋다.
흡착 척의 진공을 해제하면 기판 홀더(111)가 제 1 소자 기판(212) 및 제 2 소자 기판(213)을 흡인할 힘이 손실되기 때문에 이들을 떼어낼 수 있다. 이 후, 제 1 소자 기판(212) 및 제 2 소자 기판(213)을 가공하여도 좋다.
(실시형태 3)
본 실시형태에서는 실시형태 1 또는 실시형태 2에서 설명한 전자 기기의 일례인 발광 장치에 대하여 도 15~도 18을 사용하여 설명한다.
<구체적인 예 1>
도 15의 (A)는 발광 장치의 평면도이고, 도 15의 (B)는 도 15의 (A)를 일점 쇄선 A1-A2를 따라 자른 단면 모식도의 일례를 도시한 것이다.
도 15의 (B)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(308), 접착층(310), 밀봉층(317), 절연층(325), 차광층(326), 착색층(327), 및 절연층(328)을 갖는다. 소자층(301)은 도전층(307), 절연층(311), 절연층(312), 절연층(314), 절연층(315), 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터를 갖는다.
도전층(307)은 접속체(318)를 통하여 가요성 인쇄 회로(305)와 전기적으로 접속된다.
발광 소자(320)는 하부 전극(321), EL층(322), 및 상부 전극(323)을 갖는다. 하부 전극(321)은 트랜지스터(324)의 소스 전극 또는 드레인 전극과 전기적으로 접속된다. 하부 전극(321)의 단부는 절연층(315)으로 덮인다. 발광 소자(320)는 톱 이미션 구조를 갖는다. 상부 전극(323)은 투광성을 갖고 EL층(322)이 발하는 광을 투과시킨다.
발광 소자(320)와 중첩되는 위치에 착색층(327)이 제공되고 절연층(315)과 중첩되는 위치에 차광층(326)이 제공된다. 착색층(327) 및 차광층(326)은 절연층(328)으로 덮인다. 발광 소자(320)와 절연층(328) 사이는 밀봉층(317)으로 충전된다.
발광 장치는 광 추출부(303) 및 구동 회로부(304)에 트랜지스터를 복수로 갖는다. 트랜지스터는 절연층(311) 위에 제공된다. 절연층(311)과 기판(308)은 접착층(310)에 의하여 접합된다. 절연층(311)이나 절연층(325)에 투수성이 낮은 막을 사용하면 발광 소자(320)나 트랜지스터(324)에 물 등의 불순물이 침입되는 것을 억제할 수 있어 발광 장치의 신뢰성을 높일 수 있기 때문에 바람직하다.
구체적인 예 1에서는 제 1 제작 기판 위에 유기 재료층(302), 절연층(325), 착색층(327), 및 차광층(326)을 제작하고, 또한, 제 2 제작 기판 위에 절연층(311)이나 트랜지스터(324), 발광 소자(320)를 제작하고 이들 2개의 제작 기판을 밀봉층(317)을 접착층으로 하여 접합한 후, 제 2 제작 기판으로부터 절연층(311), 트랜지스터(324), 발광 소자(320), 유기 재료층(302), 절연층(325), 착색층(327), 및 차광층(326)을 분리하고 접착층(310)을 사용하여 절연층(311)과 기판(308)을 접합함으로써 제작할 수 있는 발광 장치를 제시한다.
기판에 내열성이 낮은 재료(수지 등)를 사용하는 경우, 제작 공정에서 기판을 고온으로 가열할 수 없기 때문에 상기 기판 위에 트랜지스터나 절연막을 제작하는 조건에 제한이 있다. 이와 같은 경우, 본 실시형태에 따른 제작 방법에서는 내열성이 높은 제작 기판 위에서 트랜지스터 등을 제작한 후 트랜지스터 등을 상기 기판에 전재할 수 있다. 또한, 제작 기판의 투수성이 높더라도 기판(308), 유기 재료층(302) 등, 및 이들이 제공되는 기판의 투수성이 충분히 낮다면 발광 장치의 신뢰성을 높일 수 있다.
유기 재료층(302) 및 기판(308)에는 각각 인성(靭性)이 높은 재료를 사용하는 것이 바람직하다. 이로써 내충격성이 뛰어나고 파손되기 어려운 발광 장치를 구현할 수 있다. 예를 들어, 유기 재료층(302)을 유기 수지 기판으로 하고, 기판(308)을 얇은 금속 재료나 합금 재료를 사용한 기판으로 함으로써 기판에 유리 기판을 사용하는 경우에 비하여 경량이며 파손되기 어려운 발광 장치를 구현할 수 있다.
금속 재료나 합금 재료는 열전도성이 높고 기판 전체에 열을 쉽게 전도할 수 있기 때문에 발광 장치의 온도가 국소적으로 상승되는 것을 억제 할 수 있어 바람직하다. 금속 재료나 합금 재료를 사용한 기판의 두께는 10μm 이상 200μm 이하가 바람직하고 20μm 이상 50μm 이하인 것이 더 바람직하다.
또한, 기판(308)에 열 방사율이 높은 재료를 사용하면 발광 장치의 표면 또는 내부의 온도가 높게 되는 것을 억제할 수 있어 발광 장치의 파손이나 신뢰성이 저하되는 것을 억제할 수 있다. 예를 들어, 기판(308)을 금속 기판과 열 방사율이 높은 층(예를 들어, 금속 산화물이나 세라믹 재료를 사용할 수 있음)으로 이루어지는 적층 구조로 하여도 좋다.
<구체적인 예 2>
도 16의 (A)에 발광 장치에서의 광 추출부(303)의 다른 예를 도시하였다. 도 16의 (A)에 도시된 발광 장치는 터치 조작이 가능한 발광 장치다. 또한, 이하에 기재된 구체적인 예 각각에서는 구체적인 예 1과 같은 구성에 대한 설명을 생략하였다.
도 16의 (A)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(308), 접착층(310), 밀봉층(317), 절연층(325), 차광층(326), 착색층(327), 절연층(328), 복수의 수광 소자, 도전층(338), 도전층(339), 절연층(340), 절연층(342), 및 절연층(344)을 갖는다. 소자층(301)은 절연층(311), 절연층(312), 절연층(314), 절연층(315), 스페이서(319), 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터를 갖는다.
구체적인 예 2에서는 절연층(315) 위에 스페이서(319)를 갖는다. 스페이서(319)를 제공함으로써 유기 재료층(302)과 기판(308) 사이의 간격을 조정할 수 있다.
도 16의 (A)에는 절연층(325) 및 밀봉층(317) 사이에 수광 소자를 갖는 예를 도시하였다. 기판(308) 측의 비발광 영역(예를 들어, 트랜지스터(324)나 배선이 제공된 영역)에 겹쳐서 수광 소자를 배치할 수 있기 때문에 화소(발광 소자)의 개구율을 저하시키지 않고 발광 장치에 터치 센서를 제공할 수 있다.
본 발명의 일 형태에 따른 발광 장치가 갖는 수광 소자에는 예를 들어, PN 포토 다이오드 또는 PIN 포토 다이오드를 사용할 수 있다. 본 실시형태에서는 수광 소자로서 p형 반도체층(330), i형 반도체층(332), 및 n형 반도체층(334)을 갖는 PIN 포토 다이오드를 사용한다.
또한, i형 반도체층(332)은 p형을 부여하는 불순물 및 n형을 부여하는 불순물을 각각 1×1020cm－3 이하의 농도로 포함하고, 암(暗)전도도에 대하여 광전도도가 100배 이상이다. i형 반도체층(332)에는 원자 주기율표 제 13족 또는 제 15족에 속하는 불순물 원소를 갖는 것도 그 범주에 포함된다. 즉, i형 반도체는, 가전자 제어를 위한 불순물 원소를 의도적으로 첨가하지 않는 경우, 약한 n형 전기 전도성을 나타내기 때문에 i형 반도체층(332)은 p형을 부여하는 불순물 원소가 성막 시 또는 성막 후에 의도적으로 또는 비의도적으로 첨가된 것을 그 범주에 포함한다.
차광층(326)은 수광 소자보다 기판(308) 측에 위치하고 수광 소자와 중첩된다. 수광 소자와 밀봉층(317) 사이에 위치하는 차광층(326)에 의하여 발광 소자(320)가 발하는 광이 수광 소자에 조사되는 것을 억제할 수 있다.
도전층(338) 및 도전층(339)은 각각 수광 소자와 전기적으로 접속된다. 도전층(338)은 수광 소자에 입사하는 광을 투과시키는 도전층을 사용하는 것이 바람직하다. 도전층(339)은 수광 소자에 입사하는 광을 차광하는 도전층을 사용하는 것이 바람직하다.
광학식 터치 센서를 유기 재료층(302)과 밀봉층(317) 사이에 제공하면 발광 소자(320)의 발광에 의한 영향을 받기 어렵고 S/N비를 향상시킬 수 있기 때문에 바람직하다.
<구체적인 예 3>
도 16의 (B)에 발광 장치에서의 광 추출부(303)의 다른 예를 도시하였다. 도 16의 (B)에 도시된 발광 장치는 터치 조작이 가능한 발광 장치다.
도 16의 (B)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(308), 접착층(310), 밀봉층(317), 절연층(325), 차광층(326), 착색층(327)을 갖는다. 소자층(301)은 절연층(311), 절연층(312), 절연층(314a), 절연층(314b), 절연층(315), 스페이서(319), 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터, 복수의 수광 소자, 도전층(337), 및 도전층(338)을 갖는다.
도 16의 (B)에는 절연층(311) 및 밀봉층(317) 사이에 수광 소자를 갖는 예를 도시하였다. 절연층(311) 및 밀봉층(317) 사이에 수광 소자를 제공함으로써 트랜지스터(324)를 구성하는 도전층이나 반도체층과 같은 재료, 같은 공정으로 수광 소자와 전기적으로 접속되는 도전층이나 수광 소자를 구성하는 광전 변환층을 제작할 수 있다. 따라서 제작 공정을 크게 증가시키지 않고 터치 조작이 가능한 발광 장치를 제작할 수 있다.
<구체적인 예 4>
도 17의 (A)에 발광 장치의 다른 예를 도시하였다. 도 17의 (A)에 도시된 발광 장치는 터치 조작이 가능한 발광 장치다.
도 17의 (A)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(308), 접착층(310), 밀봉층(317), 절연층(325), 차광층(326), 착색층(327), 도전층(331), 도전층(333), 절연층(335), 절연층(336)을 갖는다. 소자층(301)은 도전층(306), 도전층(307), 절연층(311), 절연층(312), 절연층(314), 절연층(315), 스페이서(319), 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터, 도전층(343), 및 도전층(345)을 갖는다.
도 17의 (A)에 절연층(325) 및 밀봉층(317) 사이에 정전 용량식 터치 센서를 갖는 예를 도시하였다. 정전 용량식 터치 센서는 도전층(331) 및 도전층(333)을 갖는다.
도전층(306) 및 도전층(307)은 접속체(318)를 통하여 가요성 인쇄 회로(305)와 전기적으로 접속된다. 도전층(343) 및 도전층(345)은 도전성 입자(341)를 통하여 도전층(333)과 전기적으로 접속된다. 따라서 가요성 인쇄 회로(305)를 통하여 정전 용량식 터치 센서를 구동시킬 수 있다.
<구체적인 예 5>
도 17의 (B)에 발광 장치의 다른 예를 도시하였다. 도 17의 (B)에 도시된 발광 장치는 터치 조작이 가능한 발광 장치다.
도 17의 (B)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(308), 접착층(310), 밀봉층(317), 절연층(325), 차광층(326), 착색층(327), 도전층(329), 도전층(331), 도전층(333), 절연층(335), 및 절연층(336)을 갖는다. 소자층(301)은 도전층(306), 도전층(307), 절연층(311), 절연층(312), 절연층(314), 절연층(315), 스페이서(319), 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터를 갖는다.
도 17의 (B)에 절연층(325) 및 밀봉층(317) 사이에 정전 용량식 터치 센서를 갖는 예를 도시하였다. 정전 용량식 터치 센서는 도전층(331) 및 도전층(333)을 갖는다.
도전층(306) 및 도전층(307)은 접속체(318a)를 통하여 가요성 인쇄 회로(305a)와 전기적으로 접속된다. 도전층(329)은 접속체(318b)를 통하여 가요성 인쇄 회로(305b)와 전기적으로 접속된다. 따라서 가요성 인쇄 회로(305a)를 통하여 발광 소자(320)나 트랜지스터(324)를 구동시키고, 가요성 인쇄 회로(305b)를 통하여 정전 용량식 터치 센서를 구동시킬 수 있다.
<구체적인 예 6>
도 18의 (A)에 발광 장치에서의 광 추출부(303)의 다른 예를 도시하였다.
도 18의 (A)에 도시된 광 추출부(303)는 소자층(301), 유기 재료층(302), 기판(309), 밀봉층(317)으로 이루어지고, 소자층(301)은 절연층(311), 절연층(312), 도전층(313), 절연층(314a), 절연층(314b), 절연층(315), 및 발광 소자(320)를 포함하는 복수의 발광 소자, 트랜지스터(324)를 포함하는 복수의 트랜지스터, 및 착색층(327)을 갖는다.
발광 소자(320)는 하부 전극(321), EL층(322), 및 상부 전극(323)을 갖는다. 하부 전극(321)은 도전층(313)을 통하여 트랜지스터(324)의 소스 전극 또는 드레인 전극과 전기적으로 접속된다. 하부 전극(321)의 단부는 절연층(315)으로 덮인다. 발광 소자(320)는 보텀 이미션 구조를 갖는다. 하부 전극(321)은 투광성을 갖고 EL층(322)이 발하는 광을 투과시킨다.
발광 소자(320)와 중첩되는 위치에 착색층(327)이 제공되고 발광 소자(320)가 발하는 광은 착색층(327)을 통하여 유기 재료층(302) 측에 추출된다. 발광 소자(320)와 기판(309) 사이는 밀봉층(317)으로 충전된다. 기판(309)은 상술한 기판(308)과 같은 재료를 사용하여 제작할 수 있다.
<구체적인 예 7>
도 18의 (B)에 발광 장치의 다른 예를 도시하였다.
도 18의 (B)에 도시된 발광 장치는 소자층(301), 유기 재료층(302), 기판(309), 및 밀봉층(317)을 갖는다. 소자층(301)은 절연층(311), 절연층(315), 도전층(316), 및 발광 소자(320)를 포함하는 복수의 발광 소자, 도전층(346a), 및 도전층(346b)을 갖는다.
도전층(346a) 및 도전층(346b)은 발광 장치의 외부 접속 전극이며, 가요성 인쇄 회로 등과 전기적으로 접속시킬 수 있다.
발광 소자(320)는 하부 전극(321), EL층(322), 및 상부 전극(323)을 갖는다. 하부 전극(321)의 단부는 절연층(315)으로 덮인다. 발광 소자(320)는 보텀 이미션 구조를 갖는다. 하부 전극(321)은 투광성을 갖고 EL층(322)이 발하는 광을 투과시킨다. 도전층(316)은 하부 전극(321)과 전기적으로 접속된다.
유기 재료층(302)은 광을 추출하는 구조로서 반구 렌즈, 마이크로 렌즈 어레이, 요철 구조가 제공된 필름이나, 광 확산 필름 등을 접합하여도 좋다. 예를 들어, 유기 재료층(302) 위에 상술한 렌즈나 필름을, 유기 재료층(302), 또는 상기 렌즈 또는 필름과 같은 정도의 굴절률을 갖는 접착제 등을 사용하여 접착함으로써 광을 추출하는 구조를 형성할 수 있다.
도전층(316)은 반드시 제공할 필요는 없지만 하부 전극(321)의 저항에 기인하는 전압 강하를 억제할 수 있기 때문에 제공하는 것이 바람직하다. 또한, 같은 목적으로 상부 전극(323)과 전기적으로 접속하는 도전층을 절연층(315) 위에 제공하여도 좋다.
도전층(316)은 구리, 티타늄, 탄탈럼, 텅스텐, 몰리브데넘, 크로뮴, 네오디뮴, 스칸듐, 니켈, 알루미늄으로부터 선택된 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층 또는 적층으로 하여 형성할 수 있다. 도전층(316)의 막 두께는 0.1μm 이상 3μm 이하로 할 수 있고 대표적으로는 0.1μm 이상 0.5μm 이하다.
상부 전극(323)과 전기적으로 접속되는 도전층의 재료로서 페이스트(은 페이스트 등)를 사용하면 상기 도전층을 구성하는 금속이 입자상으로 응집된다. 그러므로 상기 도전층의 표면은 거칠고 틈이 많은 구성이 되므로 EL층(322)으로 상기 도전층을 완전히 덮는 것이 어려워지고, 예를 들어, 절연층(315) 위에 상기 도전층을 형성하더라도 상부 전극과 상기 도전층을 쉽게 전기적으로 접속시킬 수 있어 바람직하다.
<재료의 일례>
다음에 본 발명의 일 형태에 따른 발광 장치에 사용할 수 있는 재료 등을 설명한다. 기판(308), 기판(309), 및 접착층(310)에 대해서는 실시형태 1의 제 1 접착층(204), 제 2 접착층(208), 필름 기판(209) 등의 기재를 참조하면 좋기 때문에 설명을 생략한다.
발광 장치가 갖는 트랜지스터의 구조는 특히 한정되지 않는다. 예를 들어, 스태거형 트랜지스터로 하여도 좋고, 역 스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트형 및 보텀 게이트형 중 어느 쪽 구조를 갖는 트랜지스터로 하여도 좋다. 트랜지스터에 사용하는 반도체 재료는 특별히 한정되지 않고 예를 들어, 실리콘, 게르마늄 등을 들 수 있다. 또는, In-Ga-Zn계 금속 산화물 등의 인듐, 갈륨, 및 아연 중 적어도 하나를 포함한 산화물 반도체를 사용하여도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고 비정질 반도체, 결정성을 갖는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 갖는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 갖는 반도체를 사용하면 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
발광 장치가 갖는 발광 소자는 하부 전극(321), 상부 전극(323), 및 하부 전극(321)과 상부 전극(323) 사이에 제공된 EL층(322)을 갖는다. 하부 전극(321) 및 상부 전극(323) 중 한쪽은 양극으로서 기능하고 다른 한쪽은 음극으로서 기능한다.
발광 소자는 톱 이미션 구조, 보텀 이미션 구조, 듀얼 이미션 구조 중 어느 구조를 가져도 좋다. 광을 추출하는 측 전극에는 가시광을 투과시키는 도전막을 사용한다. 또한, 광을 추출하지 않는 측 전극에는 가시광을 반사하는 도전막을 사용하는 것이 바람직하다.
가시광을 투과시키는 도전막으로서는 예를 들어, 산화 인듐, 인듐 주석 산화물(ITO: Indium Tin Oxide), 인듐 아연 산화물, 산화 아연, 갈륨이 첨가된 산화 아연 등을 사용하여 형성할 수 있다. 또한, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 티타늄 등의 금속 재료, 이들 금속 재료를 포함하는 합금, 또는 이들 금속 재료의 질화물(예를 들어, 질화 티타늄) 등도 투광성을 가질 정도로 얇게 형성함으로써 사용할 수 있다. 또한, 상술한 재료로 이루어지는 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 ITO로 이루어지는 적층막 등을 사용하면 도전성을 높일 수 있기 때문에 바람직하다. 또한, 그래핀 등을 사용하여도 좋다.
가시광을 반사하는 도전막으로서는 예를 들어, 알루미늄, 금, 백금, 은, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 또는 팔라듐 등의 금속 재료, 또는 이들 금속 재료를 포함하는 합금을 사용할 수 있다. 또한, 상술한 금속 재료나 합금에 란타넘, 네오디뮴, 또는 게르마늄 등이 첨가되어도 좋다. 또한, 알루미늄과 티타늄의 합금, 알루미늄과 니켈의 합금, 알루미늄과 네오디뮴의 합금 등의 알루미늄을 포함한 합금(알루미늄 합금)이나 은과 구리의 합금, 은과 팔라듐과 구리의 합금, 은과 마그네슘의 합금 등의 은을 포함한 합금을 사용하여 형성할 수 있다. 은과 구리를 포함한 합금은 내열성이 높기 때문에 바람직하다. 더구나 알루미늄 합금막에 접촉하도록 금속막 또는 금속 산화물막을 적층함으로써 알루미늄 합금막의 산화를 억제할 수 있다. 상기 금속막, 금속 산화물막의 재료로서는 티타늄, 산화 티타늄 등을 들 수 있다. 또한, 상술한 가시광을 투과시키는 도전막과 금속 재료로 이루어지는 막을 적층시켜도 좋다. 예를 들어, 은과 ITO의 적층막, 은과 마그네슘의 합금과 ITO의 적층막 등을 사용할 수 있다.
전극은 각각 증착법이나 스퍼터링법을 사용하여 형성하면 좋다. 그 외 잉크젯법 등의 토출법, 스크린 인쇄법 등의 인쇄법, 또는 도금법을 사용하여 형성할 수 있다.
하부 전극(321)과 상부 전극(323) 사이에 발광 소자의 문턱 전압보다 높은 전압을 인가하면 양극 측으로부터 EL층(322)에 정공이 주입되고 음극 측으로부터 EL층(322)에 전자가 주입된다. 주입된 전자와 정공은 EL층(322)에서 재결합하고, EL층(322)에 포함되는 발광 물질이 발광한다.
EL층(322)은 적어도 발광층을 갖는다. EL층(322)은 발광층 외의 층으로서 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블로킹 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성(bipolar) 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 더 가져도 좋다.
EL층(322)으로서는 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용할 수도 있고, 무기 화합물을 포함하여도 좋다. EL층(322)을 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사(轉寫)법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
절연층(311), 절연층(325)에는 무기 절연 재료를 사용할 수 있다. 특히, 상술한 투수성이 낮은 절연막을 사용하면 신뢰성이 높은 발광 장치를 구현할 수 있기 때문에 바람직하다.
절연층(312)은 트랜지스터를 구성하는 반도체에 불순물이 확산되는 것을 억제하는 효과를 나타낸다. 절연층(312)으로서는, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 무기 절연막을 사용할 수 있다.
절연층(314), 절연층(314a), 및 절연층(314b)으로서는 각각 트랜지스터 등에 기인한 표면 요철을 저감시키기 위하여 평탄화 기능을 갖는 절연막을 선택하는 것이 바람직하다. 예를 들어, 폴리이미드, 아크릴, 벤조사이클로부텐계 수지 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 외에, 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 무기 절연막 및 이들 재료로 형성되는 절연막을 복수로 적층시켜도 좋다.
절연층(315)은 하부 전극(321)의 단부를 덮어 제공된다. 절연층(315) 위에 형성되는 EL층(322)이나 상부 전극(323)의 피복성을 양호하게 하기 위하여 절연층(315)의 측벽이 연속적인 곡률을 갖는 경사면이 되는 것이 바람직하다.
절연층(315)의 재료로서는 수지 또는 무기 절연 재료를 사용할 수 있다. 수지로서는 예를 들어, 폴리이미드 수지, 폴리아마이드 수지, 아크릴 수지, 실록산 수지, 에폭시 수지, 또는 페놀 수지 등을 사용할 수 있다. 특히, 네거티브형 감광성 수지 또는 포지티브형 감광성 수지를 사용하면 절연층(315)의 제작이 쉽게 되어 바람직하다.
절연층(315)의 형성 방법에는 특별한 제한은 없지만, 포토리소그래피법, 스퍼터링법, 증착법, 액적 토출법(잉크젯법 등), 인쇄법(스크린 인쇄, 오프셋 인쇄 등) 등을 사용하면 좋다.
스페이서(319)는 무기 절연 재료, 유기 절연 재료, 또는 금속 재료 등을 사용하여 형성할 수 있다. 예를 들어, 유기 절연 재료로서는 네거티브형 감광성 수지나 포지티브형 감광성 수지, 비감광성 수지 등을 사용할 수 있다. 또한, 금속 재료로서는 티타늄, 알루미늄 등을 사용할 수 있다. 스페이서(319)에 도전 재료를 사용하고 스페이서(319)와 상부 전극(323)을 전기적으로 접속시키는 구성으로 함으로써 상부 전극(323)의 저항에 기인한 전위 강하를 억제할 수 있다. 또한, 스페이서(319)는 순 테이퍼 형상이라도 역 테이퍼 형상이라도 좋다.
절연층(335), 절연층(336), 절연층(340), 절연층(342), 및 절연층(344)은 각각 무기 절연 재료 또는 유기 절연 재료를 사용하여 형성할 수 있다. 특히 절연층(336)이나 절연층(344)은 센서 소자에 기인하는 표면 요철을 저감하기 위하여 평탄화 기능을 갖는 절연층을 사용하는 것이 바람직하다.
밀봉층(317)에는 2액 혼합형 수지 등의 상온으로 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지를 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드) 수지, 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 수지, EVA(에틸렌비닐 아세테이트) 수지 등을 사용할 수 있다. 밀봉층(317)에 건조제가 포함되어도 좋다. 또한, 밀봉층(317)을 통과하여 발광 소자(320)의 광이 발광 장치 외부에 추출되는 경우에는 밀봉층(317)에 굴절률이 높은 필러나 산란 부재를 포함하는 것이 바람직하다. 건조제, 굴절률이 높은 필러, 산란 부재에 대해서는 접착층(310)에 사용할 수 있는 재료와 같은 재료를 들 수 있다.
도전층(306), 도전층(307), 도전층(343), 및 도전층(345)은 각각 트랜지스터 또는 발광 소자를 구성하는 도전층과 같은 재료, 같은 공정으로 형성할 수 있다. 또한, 도전층(337)은 트랜지스터를 구성하는 도전층과 같은 재료, 같은 공정으로 형성할 수 있다.
예를 들어, 상기 도전층은 각각 몰리브데넘, 티타늄, 크로뮴, 탄탈럼, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들 원소를 포함한 합금 재료를 사용하여 단층 또는 적층하여 형성할 수 있다. 또한, 상술한 도전층은 각각 도전성 금속 산화물을 사용하여 형성하여도 좋다. 도전성 금속 산화물로서는 산화 인듐(In2O3 등), 산화 주석(SnO2 등), 산화 아연(ZnO), ITO, 인듐 아연 산화물(In2O3-ZnO 등), 또는 이들 금속 산화물 재료에 산화 실리콘이 포함된 것을 사용할 수 있다.
또한, 도전층(313), 도전층(316), 도전층(346a), 및 도전층(346b)도 각각 상기 금속 재료, 합금 재료, 또는 도전성 금속 산화물 등을 사용하여 형성할 수 있다.
도전층(331)과 도전층(333), 및 도전층(338)과 도전층(339)은 투광성을 갖는 도전층이다. 예를 들어, 산화 인듐, ITO, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등을 사용하여 형성할 수 있다. 또한, 도전층(329)은 도전층(331)과 같은 재료, 같은 공정으로 형성할 수 있다.
도전성 입자(341)로서는 유기 수지 또는 실리카 등의 입자 표면을 금속 재료로 피복시킨 것을 사용한다. 금속 재료로서 니켈이나 금을 사용하면 접촉 저항을 저감할 수 있기 때문에 바람직하다. 또한, 니켈을 금으로 더 피복시키는 등 2종류 이상의 금속 재료를 층상으로 피복시킨 입자를 사용하는 것이 바람직하다.
접속체(318)에는 열 경화성 수지에 금속 입자가 혼합된 페이스트 형상 또는 시트 형상의, 열압착에 의하여 이방성 도전성을 나타내는 재료를 사용할 수 있다. 금속 입자로서는 예를 들어, 니켈 입자를 금으로 피복한 것 등 2종류 이상의 금속이 층상으로 된 입자를 사용하는 것이 바람직하다.
착색층(327)은 특정한 파장 대역의 광을 투과시키는 유색층이다. 예를 들어, 적색의 파장 대역의 광을 투과시키는 적색(R)의 컬러 필터, 녹색의 파장 대역의 광을 투과시키는 녹색(G)의 컬러 필터, 청색의 파장 대역의 광을 투과시키는 청색(B)의 컬러 필터 등을 사용할 수 있다. 각 착색층은 다양한 재료를 사용하여, 인쇄법, 잉크젯법, 포토리소그래피법을 사용한 에칭 방법 등으로 각각 원하는 위치에 형성된다.
또한, 인접한 착색층(327)들 사이에 차광층(326)이 제공된다. 차광층(326)은 인접한 발광 소자로부터 침입하는 광을 차광하여 인접한 화소들 사이에서의 혼색을 억제한다. 여기서 착색층(327)의 단부를 차광층(326)과 중첩되도록 제공함으로써 광 누설을 억제할 수 있다. 차광층(326)은 발광 소자의 발광을 차광하는 재료를 사용할 수 있고 금속 재료나 안료나 염료를 포함하는 수지 재료 등을 사용하여 형성할 수 있다. 또한, 구동 회로부(304) 등의 광 추출부(303) 외의 영역에도 차광층(326)을 제공하면 도파광 등으로 인한 의도하지 않는 광 누설을 억제할 수 있기 때문에 바람직하다.
또한, 착색층(327)과 차광층(326)을 덮는 절연층(328)을 제공하면 착색층(327)이나 차광층(326)에 포함되는 안료 등의 불순물이 발광 소자 등에 확산되는 것을 억제할 수 있기 때문에 바람직하다. 절연층(328)은 투광성을 갖는 재료를 사용하고, 무기 절연 재료나 유기 절연 재료를 사용할 수 있다. 절연층(328)에 상술한 투수성이 낮은 절연막을 사용하여도 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
101: 흡착 척
102: 흡착용 구멍
103: 기판 홀더
104: 흡착용 마이크로구멍
105: 구멍이 제공되지 않는 부분
106: 오목부
107: 홈
108: 흡반
109: 롤러
110: 후크
111: 기판 홀더
200: 접합 기판
201: 제 1 기판
202: 제 1 박리층
203: 제 1 소자층
204: 제 1 접착층
205: 제 2 기판
206: 제 2 소자층
207: 제 2 박리층
208: 제 2 접착층
209: 필름 기판
210: 절결부
211: 스크라이브 홈
212: 제 1 소자 기판
213: 제 2 소자 기판
214: 가요성 인쇄 회로
215: 가요성 인쇄 회로
216: 절결부
301: 소자층
302: 유기 재료층
303: 광 추출부
304: 구동 회로부
305: 가요성 인쇄 회로
305a: 가요성 인쇄 회로
305b: 가요성 인쇄 회로
306: 도전층
307: 도전층
308: 기판
309: 기판
310: 접착층
311: 절연층
312: 절연층
313: 도전층
314: 절연층
314a: 절연층
314b: 절연층
315: 절연층
316: 도전층
317: 밀봉층
318: 접속체
318a: 접속체
318b: 접속체
319: 스페이서
320: 발광 소자
321: 하부 전극
322: EL층
323: 상부 전극
324: 트랜지스터
325: 절연층
326: 차광층
327: 착색층
328: 절연층
329: 도전층
330: p형 반도체층
331: 도전층
332: i형 반도체층
333: 도전층
334: n형 반도체층
335: 절연층
336: 절연층
337: 도전층
338: 도전층
339: 도전층
340: 절연층
341: 도전성 입자
342: 절연층
343: 도전층
344: 절연층
345: 도전층
346a: 도전층
346b: 도전층

Claims (20)

  1. 박리 방법에 있어서,
    제 1 기판, 제 2 기판, 및 상기 제 1 기판과 상기 제 2 기판 사이의 박리층을 포함하는 접합 기판을 형성하는 단계;
    상기 제 2 기판의 일부를 둘러싸도록 상기 제 2 기판에 홈을 형성하는 단계;
    상기 제 2 기판의 상기 일부를 제 1 표면의 제 1 부분에 배치하는 단계;
    흡인력에 의하여 상기 제 1 표면에 상기 접합 기판을 고정하는 단계; 및
    상기 박리층을 따라 상기 제 2 기판의 상기 일부로부터 상기 제 1 기판을 박리하는 단계를 포함하고,
    상기 제 1 표면은 상기 제 1 부분을 둘러싸는 제 2 부분을 더 포함하고,
    상기 제 1 부분의 흡인력은 상기 제 2 부분의 흡인력보다 큰, 박리 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 부분은 복수의 구멍을 포함하고,
    상기 제 2 부분은 구멍을 포함하지 않는, 박리 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 박리 방법에 있어서,
    제 1 기판, 제 2 기판, 및 상기 제 1 기판과 상기 제 2 기판 사이의 박리층을 포함하는 접합 기판을 형성하는 단계;
    상기 제 2 기판의 일부를 둘러싸도록 상기 제 2 기판에 홈을 형성하는 단계;
    상기 제 2 기판의 상기 일부를 제 1 표면의 제 1 부분에 배치하는 단계;
    흡인력에 의하여 상기 제 1 표면에 상기 접합 기판을 고정하는 단계; 및
    상기 박리층을 따라 상기 제 2 기판의 상기 일부로부터 상기 제 1 기판을 박리하는 단계를 포함하는, 박리 방법.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 제 2 기판과 상기 박리층 사이에 소자층이 제공되는, 박리 방법.
  11. 제 10 항에 있어서,
    상기 소자층과 상기 제 2 기판 각각은 가요성 재료를 포함하는, 박리 방법.
  12. 제 9 항에 있어서,
    상기 제 1 부분은 복수의 구멍을 포함하는, 박리 방법.
  13. 제 1 항 또는 제 9 항에 있어서,
    상기 제 1 표면과 반대의 제 2 표면에 오목부가 제공되는, 박리 방법.
  14. 제 1 항 또는 제 9 항에 있어서,
    상기 홈은 상기 박리층의 일부를 둘러싸는, 박리 방법.
  15. 제 1 항 또는 제 9 항에 있어서,
    상기 제 2 기판은 필름 기판인, 박리 방법.
  16. 박리 장치에 있어서,
    제 1 부분 및 제 2 부분을 포함하는 홀더; 및
    배기 수단을 포함하고,
    상기 제 1 부분은 복수의 구멍을 포함하고,
    상기 제 2 부분은 구멍을 포함하지 않고,
    상기 제 1 부분은 상기 제 2 부분에 의하여 분리되고,
    상기 제 1 부분은 상기 복수의 구멍을 통하여 상기 배기 수단에 의하여 공기를 흡인하는, 박리 장치.
  17. 제 16 항에 있어서,
    상기 홀더는 상기 홀더의 표면에 오목부를 포함하는, 박리 장치.
  18. 제 16 항에 있어서,
    상기 홀더는 상기 홀더의 표면에 홈을 포함하고,
    상기 복수의 구멍이 상기 홈과 겹치도록 제공되는, 박리 장치.
  19. 제 16 항에 있어서,
    상기 홀더와 상기 배기 수단 사이에 흡착 척을 더 포함하는, 박리 장치.
  20. 삭제
KR1020140051827A 2013-05-07 2014-04-29 박리 방법 및 박리 장치 Expired - Fee Related KR102187752B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013097245 2013-05-07
JPJP-P-2013-097245 2013-05-07

Publications (2)

Publication Number Publication Date
KR20140132276A KR20140132276A (ko) 2014-11-17
KR102187752B1 true KR102187752B1 (ko) 2020-12-07

Family

ID=51863937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140051827A Expired - Fee Related KR102187752B1 (ko) 2013-05-07 2014-04-29 박리 방법 및 박리 장치

Country Status (4)

Country Link
US (1) US10155368B2 (ko)
JP (2) JP6468682B2 (ko)
KR (1) KR102187752B1 (ko)
TW (1) TWI658527B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140147376A (ko) * 2013-06-19 2014-12-30 삼성전자주식회사 적층형 컬러-깊이 센서 및 이를 채용한 3차원 영상 획득 장치
KR102437483B1 (ko) * 2013-08-30 2022-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층의 가공 장치 및 가공 방법
KR102104334B1 (ko) * 2013-09-04 2020-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조방법
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN203910868U (zh) * 2014-06-25 2014-10-29 京东方科技集团股份有限公司 一种激光剥离设备
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102322479B1 (ko) * 2015-02-25 2021-11-05 삼성디스플레이 주식회사 기판 분리장치
KR102409955B1 (ko) 2015-08-25 2022-06-17 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법
US11114650B2 (en) * 2017-10-26 2021-09-07 Sakai Display Products Corporation Method and apparatus for producing flexible OLED device including lift-off light irradiation
WO2019215835A1 (ja) * 2018-05-09 2019-11-14 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法および製造装置
JP6674591B1 (ja) * 2018-05-09 2020-04-01 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法および製造装置
JP6694558B2 (ja) * 2018-05-09 2020-05-13 堺ディスプレイプロダクト株式会社 フレキシブル発光デバイスの製造方法および製造装置
KR102560167B1 (ko) * 2018-10-04 2023-07-25 코닝 인코포레이티드 디본딩 서포트 장치 및 이를 이용한 디본딩 방법
CN111016402B (zh) * 2019-12-17 2022-03-22 京东方科技集团股份有限公司 膜材剥离设备和膜材剥离方法
EP4459669A4 (en) 2021-12-27 2025-05-14 Mitsui Mining & Smelting Co., Ltd. BLADE FASTENING DEVICE, BLADE DETACHING DEVICE AND BLADE DETACHING METHOD
US12217121B2 (en) * 2023-03-31 2025-02-04 Torc Robotics, Inc. Decoding and validation of machine-readable codes via multiple spectra of light

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051117A (ja) 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2802340B1 (fr) * 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
EP2259300B1 (en) 2003-10-28 2020-04-08 Semiconductor Energy Laboratory Co., Ltd. Manufacture of semiconductor device
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
WO2006011664A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8698262B2 (en) 2004-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method of the same
US7307006B2 (en) 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2006123825A1 (en) 2005-05-20 2006-11-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7972910B2 (en) 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US7510950B2 (en) 2005-06-30 2009-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7465596B2 (en) 2005-06-30 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7723842B2 (en) 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
WO2007055142A1 (en) 2005-11-11 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Layer having functionality, method for forming flexible substrate having the same, and method for manufacturing semiconductor device
JP2007311590A (ja) 2006-05-19 2007-11-29 Seiko Epson Corp 被転写物の転写方法、半導体装置の製造方法および転写装置
TWI379409B (en) 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN102057488B (zh) 2008-06-06 2013-09-18 株式会社半导体能源研究所 半导体装置的制造方法
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US8507322B2 (en) 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP5902406B2 (ja) 2010-06-25 2016-04-13 株式会社半導体エネルギー研究所 分離方法および半導体装置の作製方法
JP2012215737A (ja) 2011-04-01 2012-11-08 Sony Corp 電子デバイスおよび表示装置の製造方法
JP2013052998A (ja) * 2011-09-06 2013-03-21 Asahi Glass Co Ltd 剥離装置、及び電子デバイスの製造方法
KR102250061B1 (ko) 2013-04-15 2021-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051117A (ja) 2003-07-30 2005-02-24 Oki Data Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014237545A (ja) 2014-12-18
TWI658527B (zh) 2019-05-01
TW201515133A (zh) 2015-04-16
US10155368B2 (en) 2018-12-18
US20140332150A1 (en) 2014-11-13
JP2019080067A (ja) 2019-05-23
JP6468682B2 (ja) 2019-02-13
KR20140132276A (ko) 2014-11-17

Similar Documents

Publication Publication Date Title
KR102187752B1 (ko) 박리 방법 및 박리 장치
JP7137670B2 (ja) 発光装置
KR20210052597A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140429

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190425

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140429

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200901

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201201

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20240912