KR100634340B1 - 질화물 반도체 소자 및 그 제조방법 - Google Patents

Abstract

단결정 GaN 층을 적어도 표면에 갖는 GaN 기판(30)상에, 질화물 반도체로 이루어진 복수의 소자 형성층을 적층한 질화물 반도체 소자에 있어서, GaN 기판(30)에 접하는 소자 형성층(1)의 열팽창 계수를 GaN보다도 작게 함으로써, 그 소자 형성층(1)에 압축 왜곡을 가한다. 이로 인해, 소자 형성층내에 발생하는 크랙이 억제되고, 수명특성이 뛰어난 질화물 반도체 소자를 얻을 수 있다.

질화물 반도체, GaN, 콘택층, 단결정, 요철

Description

질화물 반도체 소자 및 그 제조방법{NITRIDE SEMICONDUCTOR DEVICE AND ITS MANUFACTURINO METHOD}

본 발명은, 발광 다이오드(LED), 레이저 다이오드(LD) 혹은 다른 전자 디바이스, 파워 디바이스등에 사용되는 질화물 반도체 소자(In_xAl_yGa_1-X-YN, 0≤X, 0≤Y, X+Y≤1)에 관한 것으로, 특히, GaN 기판을 이용한 질화물 반도체 소자에 있어서, 질화물 반도체층에 생기는 미세한 크랙을 방지하는 것에 관한다.

최근, 질화물 반도체로 이루어진 청색 발광 다이오드가 실용화되고 있고, 더욱이, GaN 기판을 사용함으로써 질화물 반도체로 이루어진 청색 레이저 다이오드의 실용화도 가능하게 되었다.

예를 들면, 본 발명자들은 Jap. J. of Appl. Physics. Vo1.37 (1998) pp. L309-L312에 GaN 기판을 이용한 질화물 반도체 레이저 소자를 개시하고 있다. GaN 기판은, 예를 들어, 다음과 같이 하여 제조할 수가 있다. 사파이어상에 GaN층을 일단 성장시키고, 그 위에 SiO₂로 이루어진 보호막을 부분적으로 형성하고, 그 위에 단결정 GaN을 성장시킨 후, 사파이어 기판을 제거한다. 재차 성장시킨 단결정 GaN은 기판면에 대해 횡방향으로 우선적으로 성장하기 때문에, 전위의 진행을 멈출 수 있다. 따라서, 이 제조방법에 의하면 전위가 적은 GaN 기판을 얻을 수 있다. 그리고, 전위가 적은 GaN 기판을 이용하여 제조된 질화물 반도체 레이저 소자는 1만시간 이상의 연속발진을 달성할 수가 있었다.

1만 시간 이상 연속 발진 가능한 질화물 반도체 레이저 소자는 실용에 견디는 것이지만, 일부 사용에 있어서는 한층 더 수명의 연장이 요구되고 있다. 그리하여, 상술한 방법에 의해 얻은 질화물 반도체 레이저 소자를 상세히 조사한 결과, GaN 기판상에 성장된 질화물 반도체층, 특히 GaN 기판의 바로 위에 형성되는 n형 GaN 콘택층내에 극히 미세한 크랙이 발생하기 쉽다는 것이 밝혀졌다. 상기 미세한 크랙은 일반적인 광학 현미경으로는 관찰할 수가 없지만 형광 현미경에 의해서 관찰할 수 있다. GaN 기판상에 동일 조성의 GaN 층을 형성함에도 불구하고, GaN 층에 미세한 크랙이 발생하기 쉽다는 것은 놀랄만한 사실이다. 이러한 미세한 크랙의 발생은 횡방향 성장을 이용하여 제조한 GaN 기판에 특유의 현상일 가능성도 있지만, 두꺼운 막의 GaN 층에 박막의 GaN을 성장시킴으로써 발생하는 문제여서 GaN 기판을 이용했을 때에 일반적으로 생기는 문제라고도 생각된다. 상기 미세한 크랙은, 레이저 소자의 문턱값의 상승이나 수명 특성의 저하에 연결되어 있다고 예상된다. 또한, GaN 기판을 사용하여 레이저 소자 이외의 질화물 반도체 소자를 구성하는 경우에 있어서도, 미세한 크랙의 발생은 신뢰성 향상에 방해가 된다.

그래서, 본 발명은, GaN 기판을 이용한 질화물 반도체 소자에 있어서, 질화물 반도체 소자층에 발생하는 매우 미세한 크랙을 억제함으로써 GaN 기판을 이용 한 질화물 반도체 소자의 수명 특성을 높이고, 더욱이 신뢰성을 높이는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명의 질화물 반도체 소자는, GaN 기판상에 성장한 소자 형성층(질화물 반도체층)중, GaN 기판에 직접 접하는 층에 압축 왜곡을 가함으로써, 매우 미세한 크랙의 발생을 억제하는 것을 특징으로 하는 것이다.

압축 왜곡은, GaN 기판에 직접 접하는 소자 형성층의 열팽창 계수를 GaN보다도 작게함으로써 가할 수 있다.

열팽창 계수가 GaN보다도 작은 소자 형성층에는, Al_aGa_1-aN (0<a≤1)을 사용하는 것이 바람직하다. Al_aGa_1-aN의 열팽창 계수의 값은 GaN 기판에 비해 약간 작고, 또한, GaN 기판상에 양호한 결정으로서 성장시킬 수 있기 때문이다.

또한, GaN기판의 위에 형성하는 디바이스 구조는, A1을 함유하는 n형 크래드층, InGaN을 포함하는 활성층, 및 Al를 함유하는 p형 클래드층을 갖는 것이 바람직하다. 이로 인해, 미세한 크랙의 발생을 방지하는 것과 상승적으로 작용하여 특성이 양호한 소자가 얻어진다.

GaN 기판에 접하는 소자 형성층, 예를 들면 Al_aGa_1-aN (0<a≤1)층은, GaN 기판상에 형성되는 디바이스 구조에 따라 여러 가지 기능을 갖는 층으로 할 수 있다. 예를 들면, 미세한 크랙의 발생을 방지하기 위한 버퍼층이어도 좋고, n형 콘택층이어도 좋다. 또한, GaN 기판이 기판 전체로서 도전성인 경우에는 n형 클래드층으로 할 수도 있다.

또한, GaN 기판은 GaN의 횡방향 성장을 이용하여 제조된 것이 바람직하다. 횡방향 성장을 이용하여 성장된 GaN 기판을 이용하면, 소자 형성층으로의 미세한 크랙 뿐만 아니라 전위의 전파도 억제하여, 양호한 질화물 반도체 소자로 할 수 있다.

본 발명의 질화물 반도체의 제조방법은,

(a) 질화물 반도체와 다른 사파이어나 SiC 등의 보조 기판상에 제1 질화물 반도체층을 성장하는 공정과,

(b) 상기 제1 질화물 반도체층에 스트라이프 모양 또는 섬모양의 주기적 요철을 형성하는 공정과,

(c) 상기 제1 질화물 반도체층상에 단결정 GaN층을 성장하여 GaN 기판을 형성하는 공정과,

(d) 상기 GaN 기판상에 GaN보다도 열팽창 계수가 작은 제2 질화물 반도체층을 성장하는 공정을 갖는 것을 특징으로 한다.

또한, 상기 단결정 GaN 층의 성장 후, 더욱이 상기 보조 기판을 제거하여 GaN 기판을 형성해도 좋다.

본 발명에 의하면, GaN 기판에 접하는 소자 형성층의 열팽창 계수를 GaN보다도 작게 함으로써, 소자 형성층에 압축 왜곡을 가해 미세한 크랙의 발생을 억제할 수가 있다. 이는, 다음과 같이 설명할 수 있다. 예를 들면, Si, GaN, 사파이어 의 열팽창 계수를 각각 ε₁,ε₂.ε₃라 하면, ε₁<ε₂ <ε₃ 의 대소관계가 있다. SiC 기판상에 GaN을 성장시킨 경우, GaN에 크랙이 발생하기 쉽지만, 열팽창 계수ε₁<ε₂가 되기 때문에 SiC 기판상에 성장시킨 GaN에는 면내 방향으로 잡아 당겨 왜곡이 생긴다. 한편, 사파이어 기판에 GaN을 성장시킨 경우, GaN에 크랙이 발생하기 어렵지만, 열팽창 계수ε₂<ε₃이 되기 때문에 사파이어 기판상에 성장시킨 GaN에는 면내 방향으로 압축왜곡이 가해진다. 즉, 크랙 발생의 용이성은 그 층에 가해진 왜곡이 잡아 당김 왜곡인지 압축 왜곡인지에 의존한다. 기판상에 성장시키는 층의 열팽창 계수를 기판보다도 작게 함으로써, 그 층에 압축 왜곡을 가해 크랙을 억제할 수가 있다.

한편, GaN 기판상에 GaN을 성장시키는 경우에는, 성장시킨 GaN에 잡아당김 왜곡도 압축 왜곡도 가해질 리 없지만, 성장시킨 GaN에는 미세한 크랙이 발생하는 경향이 있다.

따라서, GaN 기판상에 성장시키는 질화물 반도체층의 열팽창 계수가, GaN의 열팽창 계수와 동등 이상이면 성장시킨 층내부에 미세한 크랙이 발생하고, 질화물 반도체층의 열팽창 계수를 기판보다도 작게 하여 약간 압축 왜곡을 가하면 크랙의 발생을 방지할 수 있다고 추정된다.

본 발명에 있어서 GaN 기판이란, 전위 밀도가 낮은 단결정 GaN층으로 이루어진 표면을 갖는 기판을 가리키며, 단체의 GaN 단결정층으로 이루어진 기판이더라도, 사파이어나 SiC 등의 질화물 반도체와 다른 재료로 이루어진 이종 기판상에 전 이 밀도가 낮은 GaN 단결정층을 성장시킨 기판이어도 좋다.

또한, GaN 기판의 제조에는, 소자를 형성 가능한 정도로 전위 밀도가 낮은 단결정 GaN을 성장시킬 수 있는 방법이면 여러가지 방법을 사용할 수 있지만, GaN 단결정층을 횡방향 성장 과정을 거쳐 성장시키는 방법을 사용하는 것이 바람직하다. 횡방향 성장 과정을 거침으로써 GaN 단결정가운데로 전위의 진행이 억제되고, 저전위 밀도의 GaN 기판으로 할 수 있다. 여기서 횡방향 성장과정에는, GaN 단결정이 기판 수직방향 뿐만 아니라 기판 평행 방향에도 성장함으로써, 기판 수직 방향으로의 결정 전위의 진행이 억제되는 모든 과정이 포함된다.

횡방향 성장과정을 거쳐 GaN 단결정층을 성장시키는 방법에는, 예를 들어, 상술한 J. J. A. P.에 기재되어 있는 SiO₂를 사용하여 GaN의 횡방향의 성장을 일으키는 방법 외에, USP09/202, 141, 특개평11-312825호, 동11-340508호 공보, 특원평 11-37827, 동11-37826, 동11-168079, 동11-218122 각호의 명세서등에 제안되고 있는 ELOG 성장법을 이용할 수 있다.

상기 각 명세서등에 기재되어 있는 ELOG 성장에 의해 얻어진 GaN은, 전위 밀도가 저감된 기판이 되고, 이들 기판에 본 발명을 적용함으로써, 소자의 수명 특성이 양호해 진다.

그 중에서도, 특원평 11-37827호 명세서에 제안한 방법을 이용하는 것이 바람직하다. 사파이어등의 이종 기판상에 GaN층 또는 AlGaN층 등의 질화물 반도체층을 형성하고, 상기 질화물 반도체층에 그 위에 성장시키는 GaN 단결정이 횡방향에도 성장하도록 주기적인 스트라이프 모양 또는 섬모양의 요철을 형성하고, 더욱이 그 요철 또는 마스크를 덮어 단결정 GaN을 성장시킨다. 이로 인해, GaN층을 횡방향으로 성장시켜 전위의 진행을 억제하고, 전위가 적은 GaN 기판을 얻을 수 있다. 한편, 질화물 반도체만으로 이루어진 GaN 기판으로 하는 경우에는, GaN 단결정을 두꺼운 막으로 성장하여 이종 기판을 제거하면 된다.

이러한 횡방향으로 성장시킨 GaN 단결정층을 표면에 갖는 기판위에 GaN보다도 열팽창 계수가 작은 질화물 반도체층을 성장시킴으로써, 그 위에 형성하는 질화물 반도체 소자에 있어서 전위 및 미세한 크랙의 발생을 양호하게 방지하여, 질화물 반도체 소자의 신뢰성을 향상할 수 있다. 이 방법에 의해 형성한 GaN 기판에 본 발명을 적용한 구체예를 이후에 설명할 실시예에 나타낸다.

한편, 상기 각 명세서에 기재된 제조 방법은, ELOG 성장후에 이종 기판을 제거하여 질화물 반도체만으로 이루어진 GaN 기판으로 하는 것이다. 그러나, ELOG 성장에 의해 이종 기판상에 전위가 저감된 질화물 반도체를 형성한 후, 이종 기판을 제거하지 않고서 이종 기판과 질화물 반도체로 이루어진 GaN기판으로서 사용할 수도 있다.

질화물 반도체만으로 이루어진 GaN 기판을 사용하면, GaN 기판의 디바이스 구조를 형성하는 면과는 반대면에 n전극을 형성할 수가 있어, 칩을 작게 할 수 있는 이점이 있다. 또한 GaN 기판이 질화물 반도체만으로 이루어지면, 방열성이나 벽개에 의한 공진면의 형성이 용이해 지는 등의 점에서도 이점이 있다. 이 경우, 질화물 반도체층을 적층하여 디바이스 구조를 형성하는 면은, 이종 기판을 제거한 면 과는 반대의 면으로 하는 것이 소자 특성의 점에서 바람직하다.

한편, 이종 기판과 질화물 반도체로 이루어지는 GaN 기판을 이용하면, 웨이퍼의 균열이나 결함을 방지할 수 있고 핸들링성의 점에서 이점이 있다. 더욱이, 이종 기판을 제거하는 공정이 불필요해 지기 때문에 제조시간의 단축화 등의 점에서도 이점이 있다. 한편, 이종 기판과 질화물 반도체로 이루어지는 GaN 기판의 경우에도, 이종 기판에 도전성이 있는 경우는 이종 기판의 이면에 n전극을 형성할 수가 있다.

또한, GaN 기판상에 GaN보다 열팽창 계수가 작은 질화물 반도체를 성장시키기 전에, GaN 기판의 표면을 에칭해도 된다. GaN 기판은 제작되는 과정에서 표면에 요철이 생기는 경우가 있으므로, 에칭하여 표면을 평탄하게 하고 나서 질화물 반도체를 성장시키는 것이 미세한 크랙을 방지하는 점에서 바람직하다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

도1은 GaN 기판의 제조 공정을 나타낸 모식적 단면도이다.

도2는 GaN 기판의 도1에 이은 제조공정을 나타낸 모식적 단면도이다.

도3은 GaN 기판의 도2에 이은 제조공정을 나타낸 모식적 단면도이다.

도4는 GaN 기판의 도3에 이은 제조공정을 나타낸 모식적 단면도이다.

도5는 본 발명의 일실시형태인 질화물 반도체 레이저 소자를 나타낸 모식적 단면도이다.

도6a 내지 도 6f는 리지 형상의 스트라이프를 형성하는 공정을 나타낸 부분 단면도이다.

도5는, 본 발명에 관한 질화물 반도체 소자의 일예를 나타낸 단면도이다. GaN 기판(30)상에 반도체 레이저를 구성하기 위한 질화물 반도체로 이루어진 소자 형성층(1∼10)이 적층되어 있다. GaN 기판(30)에 접하는 소자 형성층(1)의 열팽창 계수는 GaN보다도 작게 설정되고, 소자 형성층(1)에 압축응력이 가해져 미세한 크랙의 발생이 억제되도록 되어 있다.
GaN 기판(30)에 접하는 소자 형성층(1)은, GaN보다 열팽창 계수가 작은 재료이면 어떠한 질화물 반도체라도 좋지만, 더욱이, 결정성을 손상하지 않는 조성인 것이 바람직하다. 예를 들어, Al_aGa_1-aN (0<a≤1)이 바람직하고, 보다 바람직하게는 a의 값이 0<a<0.3이며, 더욱 바람직하게는 a의 값이 0<a<0.1이다. Al_aGa_1-aN은 미세한 크랙을 방지하는데 바람직한 재료이며, 더욱이 Al 조성비가 비교적 작으면 크랙을 방지하면서 결정성도 양호해지기 때문에 바람직하다.
또한, GaN 기판상에 열팽창 계수가 작은 질화물 반도체층을 형성하기 전에 GaN 기판의 형성면을 에칭해도 좋다. GaN 기판의 제작 방법 등에 의해서는, GaN 기판의 표면이 울퉁불퉁한 경우가 있으므로, 일단 표면을 에칭하여 평탄하게 하고 나서 열팽창 계수가 작은 질화물 반도체층을 형성하면 미세한 크랙의 방지 면에서 바람직하다.
GaN 기판보다 열팽창 계수가 작은 소자 형성층, 예를 들어 Al_aGa_1-aN의 막 두께는 특히 한정되지는 않지만, 바람직하게는 1㎛ 이상이며, 보다 바람직하게는 3∼10㎛이다. 이와같은 막 두께이면 미세한 크랙의 방지의 면에서 바람직하다.
또한, GaN 기판에 접하는 소자 형성층(1)은, 소자 구조에 의해서 여러가지 기능의 층으로 할 수 있다. GaN 기판에 접하는 소자 형성층(1)의 막두께는, 그 기능을 고려하여 상기 막 두께의 범위내에서 막 두께를 조정한다. 도5에 나타낸 질화물 반도체 소자에 있어서는, GaN 기판에 접하는 소자 형성층(1)은, 그 위의 소자 형성층(2)과 함께 n형 전극(21)을 붙이기 위한 콘택층으로서 기능하고, 그 위에 Al을 함유하는 n형 클래드층(4), InGaN을 포함하는 활성층(6), 및 A1를 함유하는 p형 클래드층(9)이 형성되어 반도체 레이저가 구성된다.
한편, GaN 기판(30)이 기판 전체로서 도전성인 경우, 예를 들어 SiC 기판상에 단결정 GaN층이 성장된 기판이나 단결정 GaN층만으로 이루어진 기판인 경우에는, n형 전극을 GaN 기판의 이면에 붙여, GaN 기판에 접하는 소자 형성층(1)을, 빛을 가두기 위한 클래드층으로 할 수도 있다.
또한, GaN 기판에 접하는 소자 형성층(1)을 성장시킬 때에, 그 기능에 따라서 불순물을 도프시켜도 좋다. 불순물로서는 특히 한정되지 않고, n형이어도 p형이어도 좋다. 불순물의 도프량은 클래드층이나 콘택층 등의 층의 기능에 맞추어 적절하게 조절한다.
도5에 나타낸 질화물 반도체 소자에 있어서는, GaN 기판(30)에 접하는 소자 형성층(1)을 언도프된 n형 A1_aGa_l-aN 콘택층(1)으로 하고, 그 위에 n형 Al_aGa_l-aN 콘택층(2)을 형성하고 있다. 이와 같이 언도프된 n형 Al_aGa_l-aN층(1)상에 불순물 도프한 n형 A1_aGa_1-aN을 성장시키면, 미세한 크랙의 방지 및 결정성의 면에서 바람직하다. 이 경우의 언도프된 n형 A1_aGa_l-aN 콘택층(1)은 버퍼층과 같은 작용을 겸비하고 있다. 언도프된 n형 A1_aGa_l-aN층의 막두께는 바람직하게는 수㎛ 이다.
한편, GaN 기판에 접하는 소자 형성층(1)상에 n형 전극(21)을 직접 형성하는 경우에는, n형 불순물(바람직하게는 Si)을 도프된 질화물 반도체층을 GaN 기판(30)상에 성장시킨다.
n형 불순물의 도프량으로서는, 바람직하게는 1 ×10¹⁸/cm³∼5 ×10¹⁸/cm³이다. 소자 형성층(1)을 단독으로 n형 콘택층으로 하는 경우의 막두께로서는 바람직하게는 1∼10㎛이다. 이 범위이면, 미세한 크랙을 방지하고, n형 콘택층으로서의 기능을 발휘할 수 있어 바람직하다.
GaN 기판(30)은 질화물 반도체만으로 이루어지는 기판이어도, 이종 기판과 질화물 반도체로 이루어지는 기판이어도 좋지만, 그 GaN 단결정층이 횡방향 성장 과정을 거쳐 성장된 것이 바람직하다. 횡방향 성장을 이용하여 제조된 GaN 기판(30)을 사용함으로써, 소자 형성층1∼10에 있어서의 전위의 발생을 억제하여 소자의 제반 특성을 양호하게 할 수 있다.
GaN 기판(30)은, 예를 들면, 다음과 같이 하여 제조된 것이 바람직하다. 우선, 도1에 나타낸 바와 같이, 질화물 반도체와 다른 재료로 이루어진 이종 기판(11)상에, 적당한 버퍼층을 통해 GaN층 또는 AlGaN층 등의 질화물 반도체층(12)을 형성한다. 이종 기판으로서는, 예를 들어, 사파이어, SiC, 스피넬(spinel)등을 사용할 수 있다. 이어서, 도2에 나타낸 바와 같이, 상기 질화물 반도체층(12)에, 그 위에 성장시키는 GaN 단결정이 횡방향으로도 성장하도록 주기적인 스트라이프 모양 또는 섬 모양의 요철을 형성한다. 상기 스트라이프 모양 또는 섬 모양의 요철은, 도2에 나타낸 바와 같이 질화물 반도체층(12)을 잔류하도록 형성해도 좋지만, 더욱이 질화물 반도체층(12)을 관통하여 이종 기판(11)의 일부를 제거하도록 형성해도 좋다. 이종 기판(11)의 일부를 제거하는 깊이로 요철을 형성함으로써, 볼록부에서 횡방향으로 성장하는 GaN 단결정이 접합하는 부분에서의 결정의 왜곡이 완화되어 보다 양호한 단결정 GaN을 얻을 수 있다. 또한, 질화물 반도체층(12)을 AlGaN과 GaN의 2층 구조로 하여, AlGaN의 일부를 제거하는 깊이까지 요철을 형성해도 좋다. 그리고, 도3 및 도4에 나타낸 바와 같이, 질화물 반도체층(12)의 요철을 덮어 단결정 GaN(13)을 성장시킨다. 이렇게 하여 이종 기판과 질화물 반도체로 이루어지는 GaN 기판을 얻을 수 있다.
질화물 반도체만으로 이루어지는 GaN 기판으로 하는 경우에는, GaN 단결정을 HVPE 성장법 등의 성장 방법에 의해 두꺼운 막으로 성장하고, 그 후에 사파이어 등의 이종 기판(11)을 제거하면 된다.
GaN 기판(30)에 이종 기판(11)을 남기는 경우, GaN 기판(30)의 단결정 GaN의 부분의 막 두께는 100㎛ 이하, 바람직하게는 50㎛ 이하, 보다 바람직하게는 20㎛ 이하인 것이 바람직하다. 막 두께의 하한은, ELOG 성장에 의해 보호막이나 요철이 덮여 전위가 저감할 수 있는 정도의 막 두께이면 된다. 예를 들면 수㎛ 이상이다. 막 두께가 이 범위이면, 전위의 저감의 면에서 바람직할 뿐만 아니라, 이종 기판과 질화물 반도체의 열팽창 계수차에 의한 웨이퍼의 휘어짐을 방지할 수 있고, 더욱이 그 위에 디바이스 구조를 양호하게 성장시킬 수 있다.
또한, GaN 기판(30)에서 이종 기판(1l)을 제거하는 경우, 질화물 반도체만으로 이루어지는 GaN 기판의 막 두께로서는, 특별히 한정되지는 않지만, 바람직하게는 50∼500㎛이며, 보다 바람직하게는 100∼300㎛ 이다. GaN 기판의 막 두께가 상기 범위이면, 전위가 양호한 저감과 함께 기계적 강도가 유지되어 바람직하다.
또한, 더욱이 결정성이 양호한 단결정 GaN층을 형성하기 위해서는, 상기 방법을 대신하여 다음과 같은 방법을 사용하는 것이 바람직하다. 우선, 상기 방법과 마찬가지로, 이종 기판(l1)의 위에 성장시킨 질화물 반도체층(12)에 요철을 형성하고, 그 위에 단결정 GaN층(13)을 HVPE 성장에 의해 두꺼운 막으로 성장시킨다 (첫번째의 단결정 GaN 성장). 이어서, 단결정 GaN층(13)상에 SiO₂ 등의 마스크를 주기적인 스트라이프 모양 또는 섬 모양으로 형성하고, 그 SiO₂ 등의 마스크를 덮어 단결정 GaN층을 MOCVD 법에 의해서 횡방향으로 성장시킨다 (두번째의 단결정 GaN 성장). 이종 기판(11)을 제거하는 경우에는, 첫번째의 GaN 단결정(13)의 성장이 끝난 후에 행하는 것이 바람직하다. 또한, 첫번째의 GaN 단결정(13)의 성장이 끝난 후, 에칭을 행하여 표면을 평탄화한 후에 두번째의 GaN 단결정 성장을 실행해도 좋다. 요철 형성과 HVPE에 의한 첫번째의 단결정 GaN 성장에 의해, 용이하게 두꺼운 막의 단결정 GaN을 얻을 수 있지만, 상기 단결정 GaN은 오목부 근방에 구멍이 생기는 등 결정성이 충분해 지지 않는 경우가 있다. 그리하여, SiO₂마스크를 사용하여 MOCVD법에 의해 두번째의 GaN 단결정 성장을 행함으로써, 보다 결정성이 양호한 단결정 GaN층을 얻을 수 있다.
한편, 횡방향 성장시킨 GaN 기판(30)에서 이종 기판(11)을 제거한 경우, GaN 단체에 약간 휘어짐이 생기는 경향이 있다. 이는, 이종 기판의 제거면과 성장면 표면의 물리적 성질이 다르다는 것을 나타내고 있다. 본 발명의 과제로서 설명한 미세한 크랙은, 이러한 표면의 물리적인 차이에 의해 발생하고 있을 가능성도 있다. 그러나, 원인이 어떻든지 간에, GaN 기판상에 열팽창 계수가 작은 층, 예를 들어 A1_aGa_l-aN층을 성장시킴으로써, 미세한 크랙의 발생을 방지할 수 있고, 결정성이 양호한 디바이스 구조를 형성할 수가 있다.
본 발명에 있어서, GaN 기판에 접하는 소자 형성층에 압축 응력을 가함으로써 미세한 크랙의 발생을 방지한다고 하는 효과는, GaN 기판의 위에 형성되는 소자 구조에 관계없이 얻어지는 것이다. 그러나, GaN 기판(30)의 위에 형성하는 소자가, Al을 함유하는 n형 클래드층, InGaN을 포함하는 활성층, 및 A1을 함유하는 p형 클래드층을 포함하는 발광소자인 것이 바람직하다. 상기 소자 구조를 채용함으로써, GaN 기판에 접하는 소자 형성층의 열팽창 계수를 GaN보다도 작게 하는 것과 상승적으로 작용하여, 신뢰성이 높은 질화물 반도체 발광 소자를 얻을 수 있다. 소자 형성층이 되는 질화물 반도체의 성장에는, MOVPE (유기금속 기상 성장법), MOCVD (유기금속 화학 기상 성장법), HVPE (할라이드 기상 성장법), MBE(분자선 기상 성장법)등, 질화물 반도체를 성장시키는 데 알려져 있는 모든 방법을 적용할 수 있다.
이하에 본 발명의 실시예를 게시한다. 그러나 본 발명은 이에 한정되지 않는다.

[실시예1]

실시예1로서, 도5에 나타낸 질화물 반도체 레이저 소자를 제조했다.

(GaN 기판의 제조방법)

도1∼도4에 나타낸 각 공정에 따라 GaN 기판을 제조했다. 2인치Φ, C면을 주면으로 하고, 올리프라면을 A면으로 하는 사파이어 기판(11)을 반응 용기내에 셋트하고, 온도를 510℃로 하여, 캐리어 가스로 수소, 원료 가스로 암모니아와 TMG (트리메틸 갈륨)를 이용하고, 사파이어 기판(11)상에 GaN으로 이루어진 버퍼층(도시안됨)을 약 200Å의 막 두께로 성장시켰다.

버퍼층을 성장한 후, TMG만 멈추고 온도를 1050℃까지 상승시켰다. 1050℃가 되면, 원료 가스로 TMG, 암모니아를 사용하고, 언도프된 GaN으로 이루어진 제1 질화물 반도체층(12)을 2㎛의 막 두께로 성장시켰다(도1).

제1 질화물 반도체층(12)을 성장한 후, 스트라이프 모양의 포토마스크를 형성하고, 스퍼터 장치에 의해 스트라이프 폭(볼록부의 상부가 되는 부분) 5㎛, 스트라이프 간격(오목부 저부가 되는 부분) 15㎛에 패터닝된 SiO₂막을 형성하고, 이어서, RIE 장치에 의해 SiO₂막이 형성되어 있지 않은 부분의 제1 질화물 반도체층(12)을 제1 질화물 반도체(12)가 잔류할 정도로 도중까지 에칭하여 요철을 형성함으로써, 오목부 측면에 제1 질화물 반도체 (l2)를 노출시켰다(도2). 도2와 같이 요철을 형성한 후, 볼록부 상부의 SiO₂를 제거했다. 한편, 스트라이프 방향은 올리프라면에 대하여 수직한 방향으로 형성했다.

이어서, 반응 용기내에 셋트하고, 온도를 1050℃에서 원료 가스로 TMG, 암모니아를 사용하고, 언도프된 GaN으로 이루어진 제2 질화물 반도체층(13)을 약 320㎛의 막 두께로 성장시켰다(도3 및 도4).

제2 질화물 반도체층(13)을 성장한 후, 웨이퍼를 반응 용기에서 꺼내고, 언도프된 GaN으로 이루어지는 GaN 기판(30)을 얻었다. 상기 얻어진 GaN 기판(30)에서 사파이어 기판을 제거하고, 제거한 면과는 반대의 성장면상에, 도5에 나타낸 바와 같이, 하기의 디바이스 구조를 성장시켰다. GaN으로 이루어지는 기판(30)의 막 두께는 약 300㎛ 였다.

(언도프된 n형 콘택층(1): 본 발명의 Al_aGa_1-aN)

GaN 기판(30)상에, 1050℃에서 원료 가스로 TMA (트리메틸알루미늄), TMG, 암모니아 가스를 사용하여 언도프된 Al_0.05Ga_0.95N으로 이루어진 언도프된 n형 콘택층(1)을 1㎛의 막 두께로 성장시켰다.

(n형 콘택층(2): 본 발명의 Al_aGa_l-aN) ·

이어서, 같은 온도에서, 원료 가스로 TMA, TMG 및 암모니아를 이용하고, 불순물 가스로 실란 가스(SiH₄)를 이용하고, Si를 3 ×10¹⁸/cm³ 도프한 Al _0.05Ga_0.95N으로 이루어진 n형 콘택층(2)을 3㎛의 막 두께로 성장시켰다.

여기서, 상기 성장된 n형 콘택층(2)(n형 콘택층(1)을 포함함)에는 미세한 크랙이 발생하지 않고, 미세한 크랙의 발생이 양호하게 방지되었다. 또한, GaN 기판(30)에 미세한 크랙이 생기더라도, n형 콘택층(2)을 성장시킴으로써 미세한 크랙의 전파를 방지할 수 있고 결정성이 양호한 소자 구조를 성장시킬 수 있다. 결정성의 개선은 n형 콘택층(2)만의 경우보다, 상기한 바와 같이 언도프된 n형 콘택층(1)을 성장시킴으로써 보다 양호해 진다.

(크랙 방지층(3))

이어서, 온도를 800℃로 하여, 원료 가스로 TMG, TMI(트리메틸인듐) 및 암모니아를 이용하고, 불순물 가스로 실란가스를 이용하고, Si를 5 ×10¹⁸/cm³ 도프한 In_0.08Ga_0.92N으로 이루어진 크랙 방지층(3)을 0.15㎛의 막 두께로 성장시켰다.

(n형 클래드층(4))

이어서, 온도를 1050℃로 하여, 원료 가스로 TMA, TMG 및 암모니아를 사용하고, 언도프된 Al_0.14Ga_0.86N으로 이루어진 A층을 25Å의 막 두께로 성장시키고, 이어서, TMA를 멈추고, 불순물 가스로서 실란 가스를 사용하고, Si를 5 ×10¹⁸/cm³ 도프한 GaN으로 이루어진 B층을 25Å의 막 두께로 성장시켰다. 그리고, 이 조작을 각각 160회 반복하여 A층과 B층을 적층하고, 총 막두께 8000Å의 다층막(초격자 구조)으로 이루어진 n형 클래드층(4)을 성장시켰다.

(n형 가이드층(5))

이어서, 같은 온도에서 원료가스로 TMG 및 암모니아를 사용하고, 언도프된 GaN으로 이루어진 n형 가이드층을 0.075㎛의 막두께로 성장시켰다.

(활성층(6))

이어서, 온도를 800℃로 하여, 원료 가스로 TMI, TMG 및 암모니아를 사용하고, 불순물 가스로서 실란 가스를 사용하고, Si를 5 ×10¹⁸/cm³ 도프한 In_0.01 Ga_0.99N으로 이루어진 장벽층을 100Å의 막두께로 성장시켰다.

이어서, 실란가스를 멈추고, 언도프된 In_0.11Ga_0.89N으로 이루어진 우물층을 50Å의 막 두께로 성장시켰다. 이 조작을 3회 반복하고, 마지막으로 장벽층을 적층하여 총 막두께 550Å의 다중 양자 우물 구조(MQW)의 활성층(6)을 성장시켰다.

(p형 전자 폐색층(7))

이어서, 같은 온도에서 원료가스로 TMA, TMG 및 암모니아를 사용하고, 불순물 가스로서 Cp₂Mg (시클로펜타디에닐마그네슘)을 사용하고, Mg을 1×l0¹⁹/cm³ 도프한 Al_0.4Ga_0.6N으로 된 p형 전자폐색층(7)을 100Å의 막두께로 성장시켰다.

(p형 가이드층(8))

이어서, 온도를 1050℃로 하여, 원료 가스로 TMG 및 암모니아를 사용하고, 언도프된 GaN 으로 된 p형 가이드층(8)을 0.075㎛의 막 두께로 성장시켰다.

상기 p형 가이드층(8)은 언도프로서 성장시켰지만, p형 전자 폐색층(7)에서의 Mg의 확산에 의해, Mg농도가 5 ×10¹⁶/cm³가 되어 p형을 나타낸다.

(p형 클래드층(9))

이어서, 같은 온도에서 원료 가스로 TMA, TMG 및 암모니아를 사용하고, 언도프된 Al_0.lGa_0.9N 으로 이루어진 A층을 25Å의 막두께로 성장시키고, 이어서 TMA를 멈추고, 불순물 가스로서 Cp₂Mg를 사용하고, Mg를 5×10^l8/cm³ 도프한 GaN 으로 이루어진 B층을 25Å의 막두께로 성장시켰다. 그리고, 이 조작을 각각 100회 반복하여 A층과 B층을 적층하고, 총 막두께 5000Å의 다층막(초격자 구조)으로 이루어진 p형 클래드층(9)을 성장시켰다.

(p형 콘택층(10))

이어서, 같은 온도에서 원료가스로 TMG 및 암모니아를 사용하고, 불순물 가스로서 Cp₂Mg를 사용하고, Mg를 1 ×10²⁰/cm³ 도프한 GaN으로 이루어진 p형 콘택층(10)을 150 옹스트롬의 막두께로 성장시켰다.

반응 종료후, 반응 용기내에서 웨이퍼를 질소 분위기중 700℃에서 어닐링을 행하여, p형층을 더욱 저저항화했다.

어닐링 후, 웨이퍼를 반응 용기에서 꺼내고, 최상층의 p측 콘택층의 표면에 SiO₂로 된 보호막을 형성하여, RIE(반응성 이온 에칭)를 사용하여 SiC1₄ 가스에 의해 에칭하고, 도5에 나타낸 바와 같이, n전극을 형성해야 할 n측 콘택층(2)의 표면을 노출시켰다.

이어서 도6A에 나타낸 바와 같이, 최상층의 p측 콘택층(10)의 거의 전면 에, PVD 장치에 의해 Si 산화물(주로 SiO₂)로 이루어진 제1 보호막(61)을 0.5㎛의 막두께로 형성한 후, 제1 보호막(61)상에 소정의 형상의 마스크를 덮고, 포토레지스트로 이루어진 제3 보호막(63)을, 스트라이프 폭1.8㎛, 두께1㎛로 형성했다.

이어서, 도 6B에 나타낸 바와 같이 제3 보호막(63) 형성후, RIE (반응성 이온 에칭)장치에 의해 CF₄가스를 이용하고, 제3 보호막(63)을 마스크로하여 상기 제1 보호막을 에칭하여 스트라이프 모양으로 했다. 그 후 에칭액으로 처리하여 포토 레지스터만을 제거함으로써, 도6C에 나타낸 바와 같이 p측 콘택층(10)상에 스트라이프 폭1.8㎛의 제1 보호막(61)을 형성할 수 있다.

더욱이, 도6D에 나타낸 바와 같이, 스트라이프 모양의 제1 보호막(61) 형성 후, 다시 RIE에 의해 SiCl₄가스를 사용하여, p측 콘택층(10), 및 p측 클래드층(9)을 에칭하여, 스트라이프 폭1.8㎛의 리지 형상의 스트라이프를 형성했다.

리지 스트라이프 형성 후, 웨이퍼를 PVD 장치로 이송하고, 도6E에 나타낸 바와 같이, Zr 산화물(주로 ZrO₂)로 이루어진 제2 보호막(62)을, 제1 보호막(61)의 위와, 에칭에 의해 노출된 p측 클래드층(9)의 위에 0.5㎛의 막두께로 연속하여 형성했다. 이와 같이 Zr 산화물을 형성하면 p-n면의 절연을 취할 수 있고, 가로 모드의 안정을 꾀할 수 있어 바람직하다.

이어서, 웨이퍼를 불산에 침지하고, 도6F에 나타낸 바와 같이, 제1 보호막(61)을 리프트 오프법에 의해 제거했다.

이어서, 도5에 나타낸 바와 같이 p측 콘택층(10)상의 제1 보호막(61)이 제거되어 노출된 그 p측 콘택층의 표면에 Ni/Au로 이루어진 p전극(20)을 형성했다. 한편, p 전극(20)은 100㎛의 스트라이프 폭으로서, 상기 도에 나타낸 바와 같이, 제2 보호막(62)의 위에 걸쳐 형성했다.

제2 보호막(62)형성 후, 도5에 나타난 바와 같이 노출시킨 n측 콘택층(2)의 표면에는 Ti/Al 로 이루어진 n전극(21)을 스트라이프와 평행한 방향으로 형성했다.

이상과 같이 하여, n 전극과 p 전극을 형성한 웨이퍼의 GaN 기판을 연마하여 거의 100㎛로 한 후, 스트라이프 모양의 전극에 수직한 방향으로, 기판측에서 바모양으로 벽개하고, 벽개면(11-00면, 육각기둥 형상의 결정의 측면에 상당하는 면=M면)에 공진기를 제작했다.

공진기면에 SiO₂와 TiO₂로 이루어진 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향에서, 바를 절단하여 도5에 나타낸 바와 같은 레이저 소자로 했다.

한편 공진기 길이는 300∼500㎛로 하는 것이 바람직하다.

얻어진 레이저 소자를 히트 싱크에 설치하고, 각각의 전극을 와이어 본딩하여, 실온에서 레이저 발진을 시도했다.

그 결과, 실온에 있어서 문턱값 2.5 kA/cm², 문턱값 전압 5V에서 발진 파장 400nm의 연속발진이 확인되고, 실온에서 1만 시간 이상의 수명을 나타냈다.

[실시예2]

실시예1에 있어서, 언도프된 n형 콘택층(1)을 성장시키지 않고 n형 콘택층(2)을 성장시킨 외에는 마찬가지 형태로 레이저 소자를 제조했다.

얻어진 소자는, 실시예 1에 비해 다소 결정성이 떨어지는 경향을 보이지만, 실시예1과 거의 마찬가지로 미세한 크랙의 발생이 방지되고, 소자 특성도 양호했다.

[실시예3]

실시예1에 있어서, 언도프된 n형 콘택층(1) 및 Si 도프된 n형 콘택층(2)의 Al조성의 비를 0. 05에서 0. 2로 변경하는 것 외에는 마찬가지 형태로 레이저 소자를 성장시켰다.

얻어진 소자는 실시예 1과 거의 마찬가지로 양호한 결과를 얻을 수 있었다.

[실시예4]

실시예1에 있어서, 언도프된 n형 콘택층(1) 및 Si 도프된 n형 콘택층(2)의 A1조성비를 0.05에서 0.5로 변경하는 것 외에는 마찬가지 형태로 레이저 소자를 성장시켰다.

얻어진 소자는 실시예1에 비해 A1조성의 비가 커졌기 때문에 결정성이 약간 떨어지는 경향을 보이지만, 실시예1와 같이 미세한 크랙을 방지할 수 있고, 소자특성도 양호했다.

[실시예5]

실시예 l에 있어서, 언도프된 n형 콘택층(1)을 AlN으로 하고, Si 도프된 n형 콘택층(2)을 AlN으로 하는 것 외에는 마찬가지 형태로 레이저 소자를 제작했다.

얻어진 레이저 소자는, 실시예 1보다 n형 콘택층(1) 및 n형 콘택층(2)의 Al 조성비가 크기 때문에 다소 결정성이 떨어지지만. 실시예 1과 마찬가지로 미세한 크랙을 방지할 수 있고, 실시예 1과 거의 동등하게 양호한 수명 특성을 얻을 수 있었다.

[실시예6]

실시예 l에 있어서, 제2 질화물 반도체층(13)의 막두께를 15㎛로 하고, 게다가 사파이어 기판을 제거하지 않는다, 이종 기판과 질화물 반도체로 이루어지는 GaN 기판으로 하는 것 외에는 마찬가지 형태로 레이저 소자를 제작했다.

얻어진 레이저 소자는, 실시예 1에 비해 휘어짐이 약간 큰 경향을 보이지만, 미세한 크랙은 실시예 1과 마찬가지로 방지되었다. 또한, 실시예6의 레이저 소자는, 절연성의 사파이어 기판을 갖고 있기 때문에, 실시예 1에 비하면 다소 방열성의 면에서 뒤떨어지긴 하지만, 실시예 1과 거의 동등한 수명 특성을 갖고 있었다.

본 발명은, 첨부 도면을 참조하면서 바람직한 실시 형태에 관련하여 충분히 기재되어 있지만, 이 기술이 숙련된 사람들에게 있어서는 여러가지 변형이나 수정은 명백하다. 그와 같은 변형이나 수정은, 첨부한 청구 범위에 의한 본 발명의 범위에서 벗어나지 않는 한, 그 속에 포함된다고 이해되어야 한다.

상기 내용에 포함되어 있음

Claims (8)

1. 질화물 반도체와는 다른 재료로 만들어진 보조기판과, 상기 보조기판 위에 형성되고 횡방향 성장과정에 의하여 형성되며 단결정 GaN으로 만들어진 표면을 가진 전위 경감층(dislocation-reducing layer)을 가지는 GaN기판과,

   상기 전위 경감층 위에 직접 형성된 Al_aGa_1-aN(0<a<0.1)층과,

   상기 Al_aGa_1-aN(0<a<0.1)층 위 또는 위쪽에(on or over) 형성되고 Al을 함유하는 n형 클래드층과,

   상기 n형 클래드층 위 또는 위쪽에 형성되고 InGaN을 함유하는 활성층과,

   상기 활성층 위 또는 위쪽에 형성되고 Al을 함유하는 p형 클래드층을 구비하는 질화물 반도체 소자.
2. 제 1항에 있어서,

   상기 Al_aGa_1-aN층은 n형 콘택층으로서 기능하는 질화물 반도체 소자.
3. 횡방향 성장법에 의해 질화물 반도체와는 다른 재료로 만들어진 보조기판상에 단결정 GaN로 만들어진 표면을 가지도록 전위 경감층을 형성하는 단계와,

   상기 전위 경감층 직접 위에 Al_aGa_1-aN(0<a<0.1)층을 형성하는 단계와,

   상기 Al_aGa_1-aN(0<a<0.1)층 위 또는 위쪽에 Al을 함유하는 n형 클래드층을 형성하는 단계와,

   상기 n형 클래드층 위 또는 위쪽에 InGaN을 함유하는 활성층을 형성하는 단계와,

   상기 활성층 위 또는 위쪽에 Al을 함유하는 p형 클래드층을 형성하는 단계를 구비하는 질화물 반도체 소자의 제조방법.
4. 제 3항에 있어서,

   상기 전위 경감층을 형성하는 단계는,

   상기 보조기판층 위에 제1질화물 반도체층을 형성하는 단계와,

   상기 제1질화물 반도체층 위에 스트라이프 모양 또는 섬 모양의 주기적인 요철구조를 형성하는 단계와,

   단결정 GaN층을 형성하는 단계를 구비하는 질화물 반도체 소자의 제조방법.
5. 제 3항에 있어서,

   상기 보조기판은 상기 단결정 GaN층 성장 후 제거되어서 GaN 기판을 형성하도록 하는 질화물 반도체 소자의 제조방법.
6. 삭제
7. 삭제
8. 삭제

Images