[go: up one dir, main page]

KR100610629B1 - 접착필름을갖는회로테이프,반도체장치및그의제조방법 - Google Patents

접착필름을갖는회로테이프,반도체장치및그의제조방법 Download PDF

Info

Publication number
KR100610629B1
KR100610629B1 KR1019970021685A KR19970021685A KR100610629B1 KR 100610629 B1 KR100610629 B1 KR 100610629B1 KR 1019970021685 A KR1019970021685 A KR 1019970021685A KR 19970021685 A KR19970021685 A KR 19970021685A KR 100610629 B1 KR100610629 B1 KR 100610629B1
Authority
KR
South Korea
Prior art keywords
tape
circuit tape
semiconductor device
semiconductor element
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970021685A
Other languages
English (en)
Other versions
KR970077572A (ko
Inventor
아키라 나가이
슈지 에구치
마사히코 오기노
마사노리 세가와
도시아키 이시이
노부타케 츠유노
히로요시 고카쿠
리에 핫토리
마코토 모리시마
이치로 안죠
구니히로 츠보사키
쥬이치 미야자키
마코토 기타노
마모루 미타
노리오 오카베
Original Assignee
히다치 덴센 가부시키 가이샤
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 덴센 가부시키 가이샤, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 히다치 덴센 가부시키 가이샤
Publication of KR970077572A publication Critical patent/KR970077572A/ko
Application granted granted Critical
Publication of KR100610629B1 publication Critical patent/KR100610629B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/107—Punching and bonding pressure application by punch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249955—Void-containing component partially impregnated with adjacent component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

전기특성, 실장신뢰성 및 조립성이 우수하고, 고밀도, 다핀화 및 고속전송에 대응할 수 있는 회로테이프, 반도체장치 및 그의 제조방법에 관한 것으로서, 반도체소자와 실장기판의 열팽창율의 차로 인해 발생되는 열응력으로 인해 접속 신뢰성이 저하한다는 문제점을 해소하기 위해, 패턴층을 갖는 회로테이프와 반도체소자와 전기적으로 접속하고, 회로테이프상에 회로테이프와 실장기판을 전기적으로 접속하기 위한 외부단자를 마련하고, 절연성을 가지며 회로테이프와 반도체소자를 접착하기 위한 재료로서 필름재료를 사용하며, 실장 땜납 리플로 조건의 온도범위(200 ∼ 250℃)에서 접착용 필름재료의 탄성율이 1MPa 이상인 반도체장치를 마련하였다.
상기 장치를 이용하는 것에 의해서, 회로테이프와 반도체소자를 전기적으로 접속하고 있는 리이드 부분 및 반도체장치와 실장기판을 전기적으로 접속하고 있는 범프의 양쪽의 접속 신뢰성을 동시에 만족시킬 수 있으며, 내리플로특성, 대량생산성에 우수한 제조방법을 제공할 수 있다는 효과가 얻어진다.

Description

접착필름을 갖는 회로테이프, 반도체장치 및 그의 제조방법
본 발명은 전기특성, 실장신뢰성 및 조립성이 우수하고, 고밀도탑재, 다핀화탑재 및 고속전송에 대응할 수 있는 회로테이프, 반도체장치 및 그의 제조방법에 관한 것이다.
최근, 전자부품의 고성능화에 따라 반도체의 고집적화 및 고밀도화가 강하게 요구되고 있다. 따라서 반도체소자는 LSI, VLSI 및 ULSI 등과 같이 고집적화 및 고성능화가 개선되고, 소자의 대용량화, 다편화, 고속화 및 소비전력화가 진척되고 있다. 상기 요구에 따라서, 다핀용의 반도체장치의 패키지구조는 소자의 2변에 접속단자를 구비한 구조에서 소자의 4변 모두에 접속단자를 구비하는 진보된 구조로 변화되고 있다. 또 핀 수의 증가에 대응하기 위해 그리드 어레이구조가 실용화되고 있다. 그리드 어레이구조라는 것은 다층 캐리어기판을 사용해서 소자의 실장면 전체에 접속단자가 격자상으로 구비되는 반도체소자의 구조를 의미한다. 그리드 어레이구조에는 고속신호전송을 가능하게 하기 위해 접속단자 길이를 단축한 볼 그리드 어레이구조(BGA)가 포함된다. 접속단자의 볼형구조는 도체의 폭도 증가한다. 그러므로 인덕턴스를 감소시키는데에도 효과적이다. 최근에는 고속신호전송의 요구에 대응하기 위해, 다층 캐리어기판으로 비교적 유전율이 낮은 유기재료가 검토되고 있다. 그러나, 유기재료는 일반적으로 반도체소자보다 높은 열팽창율을 가지므로 열팽창율의 차에 의해 발생하는 열응력이 접속 신뢰성 등에 문제로 되고 있다.
최근, BGA패키지에 있어서 캐리어기판을 사용하지 않는 구조가 제안되고 있다.
즉, 반도체소자와 실장기판의 열팽창율의 차로 인해 발생되는 열응력을 저감하기 위해 저탄성율의 탄성중합체를 사용하여 접속 신뢰성을 향상시키는 새로운 반도체소자 패키지구조가 제안되고 있다(미국특허 5,148,265). 상기 패키지구조는 반도체소자와 실장기판의 전기적 접속을 캐리어기판 대신에 폴리이미드 등으로 구성되는 회로테이프를 사용하고 있다. 따라서 반도체소자와 회로테이프의 전기적 접속점은 와이어본딩법 또는 리이드에 의한 본딩접속에 의해서 접속되고, 회로테이프와 실장기판은 땜납볼단자에 의해 전기적으로 접속된다. 종래기술의 탄성중합체에 있어서, 내열성이 우수한 저탄성율재료라는 관점에서 실리콘재료가 일반적으로 사용된다. 실리콘재료를 사용하여 응력완충층을 형성하는 일반적인 방법으로서, 마스크를 사용해서 회로테이프상에 미경화 액상수지를 인쇄하고, 인쇄된 수지를 경화시키는 방법이 일반적으로 사용된다. 상기 방법은 인쇄에 의해 얻어진 완충층의 평탄성을 유지하는 것이 곤란한 점과 인쇄하는데에 장시간을 요구하는 인쇄공정의 복잡성과 같은 문제점이 있다. 따라서, 상기 방법은 대량생산공정에 적합하지 않고, 완충층의 평탄성을 유지할 수 없기 때문에 조립성 및 실장신뢰성에 문제가 있다.
본 발명의 목적은 반도체장치에 있어서, 열응력을 감소시키기 위한 탄성중합체 재료로서 필름재료를 사용하는 것에 의해 평탄성이 우수한 응력완충층을 얻는 방법과 대량생산성에 우수한 반도체장치를 제공하는 것이다.
상기 목적을 실현하기 위해, 본 발명은 이하의 수단을 마련한다.
이 수단은 반도체소자와 전기적으로 접속된 패턴층을 갖는 회로테이프, 회로테이프와 실장기판을 전기적으로 접속하기 위해 회로테이프상에 마련된 외부단자 및 회로테이프와 반도체소자 사이에 절연성을 유지하며 회로테이프에 반도체소자를 접착하기 위한 필름재료를 포함하며, 접착용 필름재료가 실장 땜납 리플로 조건의 온도범위(200 ∼ 250℃)에서 필름재료의 탄성율이 1MPa 이상인 물성을 갖는 것을 특징으로 하는 반도체장치를 제공하는 것에 의해서 달성될 수 있다.
상기 접착용 필름재료는 반도체장치의 제조공정에 있어서, 실장기판과 회로테이프를 접속하기 위한 땜납볼 등으로 외부단자를 형성하는 공정, 또는 실장기판 상에 본 발명의 반도체소자를 실장하기 위한 땜납 리플로공정을 거친다. 리플로온도는 일반적으로 200 ∼ 250℃ 범위의 고온이다. 그러므로, 반도체장치가 수분을 흡수하면 열처리시 수분이 증발하여 증발압에 의해 필름재료가 팽창한다.
그 팽창이 임계값을 초과하면, 발포현상이 발생하고 보이드형성, 박리 등의 결함이 발생한다. 그러므로, 사용하는 필름재료는 가능한 흡습율이 낮고 리플로온도의 범위에서 탄성율이 높은 것이 요구된다. 본 발명에 의하면, 여러가지의 필름재료를 검토해서 리플로공정의 온도범위에서 탄성율이 1MPa 이상인 접착재료가 리플로특성이 우수한 것을 발견하였다. 재료의 탄성율의 온도의존성의 예들을 도 1에 도시한다.
또, 실장리플로 조건의 온도범위에서 탄성율이 1MPa 이상을 유지하는 재료를 사용하면, 내리플로특성이 양호한 결과가 얻어지는 것을 발견하였다. 팽창량은 증발압과 탄성율의 비로 결정하고, 탄성율이 높을 수록 팽창량이 작아진다. 팽창량이 재료의 기계적 특성의 하나인 파괴 신장율을 초과하면 발포현상이 발생된다. 또, 탄성율은 접착용 필름재료의 기계적 강도와도 관계가 있어 일반적으로 탄성율이 높을수록 파괴강도 및 파괴 신장율이 증가하는 경향이 있다. 따라서, 리플로온도의 범위에 있어서 탄성율이 높은 재료를 사용하는 것에 의해 팽창량 및 기계적 특성의 양측면에서 리플로특성이 향상된다. 이 경우, 접착용 필름재료는 열경화성 수지 또는 열가소성 수지로 이루어진다.
접착층은 상기 재료로 이루어진 접착제 이외에 점착성 수지나 점착성 및 응착성 접착수지로 구성되는 경우도 있다. 리플로공정의 온도범위에서 1MPa이상의 탄성율을 유지하기 위해서 열가소성 수지는 리플로공정의 온도범위(200 ∼ 250℃)보다 높은 유리전이온도 즉 탄성율의 변화점을 갖는 것이 바람직하다.
열경화성 수지는 유리전이온도보다 높은 고무영역의 온도에서 화학적 또는 물리적 교차구조를 갖는 것이 바람직하다. 즉, 고무영역에서의 탄성율은 교차밀도와 일반적으로 비례관계이고, 탄성율을 증가시키기 위해서는 교차밀도를 증기시킬 필요가 있다. 필름재료는 응력완충층으로서 기능하기 위해 실온에서 4000MPa이하의 탄성율을 갖는 저탄성계수 수지로 구성되는 것이 바람직하다.
필름재료의 특성의 하나로서, 리플로특성의 관점에서 85℃/85%RH 168시간에서의 흡수율이 3% 이하인 것이 바람직하다. 필름재료로서는 실리콘재료 이외의 낮은 탄성율 재료가 적용가능하다. 필름재료의 구조는 접착제 성분으로 구성된 균일 구조에 한정되는 것이 아니고, 예를 들면 지지체의 양면에 각각 접착층을 갖는 3층 구조, 다공질의 지지체로 접착제가 침투된 구조를 사용할 수도 있다. 필름의 형상으로서, 압형에 의한 여러가지 형상, 메시형상 등이 적용될 수 있다. 메시형상은 접착면적을 작게할 수 있으므로, 수분 흡수시에 내리플로특성을 향상시키는 데에 효과적이다.
3층 구조로 대표되는 다층구조의 경우, 지지체와 접착층은 상기 접착제, 점성접착제, 점성 및 응착성접착제 등의 적어도 2종류의 조합으로 구성할 수 있다. 접착층은 지지체의 각 양면에 위치하고, 각 접착층은 서로 다른 종류의 재료로 형성될 수 있다. 예를 들면, 회로테이프측의 패턴층의 요철을 평평하게 하기 위해 사용되는 높은 유동성을 갖는 열경화성 수지 및 반도체소자를 접착하는 반대측의 평탄한 부분에 사용되며 고온에서 단시간으로 접착할 수 있는 열가소성수지의 조합이 사용가능하다.
본 발명의 반도체장치의 일반적인 제조공정의 흐름을 나타내는 개략도를 도 2에 도시한다.
이 공정은 3개의 대표적인 공정으로 구분된다. 첫번째 공정(도 2a)은 [1]패턴층을 갖는 테이프(2.1)에 접착필름(2.2)을 접착하는 스텝1, [2]절연성을 유지한 상태에서 패턴층을 갖는 테이프(2.1)를 접착필름(2.2)에 의해 반도체소자(2.3)에 접착하는 스텝2, [3]테이프(2.1)상에 형성된 패턴층과 반도체소자(2.3)상의 패드를 전기적으로 접속하는 스텝3, [4]전기적으로 접속된 부분을 절연재(2.4)로 봉지하는 스텝4, [5]실장기판과 접속하기 위해 테이프(2.1)상에 외부단자(2.5)를 형성하는 스텝5를 포함하는 반도체소자의 제조방법이다.
상기 방법은 후술하는 바와 같이, 회로테이프와 필름재료를 릴공정의 감는 방식으로 취급하기 때문에, 생산성을 개선하는 데에 효과적이다.
두번째 공정(도 2b)은 [1]반도체소자(2.3)에 접착필름(2.2)을 접착하는 스텝6, [2]절연성을 유지한 상태에서 패턴층을 갖는 테이프(2.1)를 접착필름(2.2)에 의해 반도체소자(2.3)에 접착하는 스텝7, [3]테이프(2.1)상에 형성된 패턴층과 반도체소자(2.3)상에 패드를 전기적으로 접속하는 스텝8, [4]전기적으로 접속된 부분을 절연재(2.4)로 봉지하는 스텝9, [5]실장기판과 접속하기 위해 테이프상에 외부단자(2.5)를 형성하는 스텝10을 포함하는 반도체소자의 제조방법이다.
상기 방법은 반도체소자 자체의 제조효율을 개선하는 데에 효과적이다.
상기 방법에 의하여, 웨이퍼단계의 상태에서 반도체소자상에 응력완충층을 형성할 수 있다.
세번째 공정(도 2c)은 [1]패턴층을 갖는 테이프(2.1)와 위치맞춤하여 장착하고 절연성을 유지한 상태에서 접착필름(2.2)에 의해 동시에 반도체소자(2.3)에 접착하는 스텝11, [2]테이프(2.1)상에 형성된 패턴층과 반도체소자(2.3)상의 패드를 전기적으로 접속하는 스텝13, [4]실장기판과 접속하기 위해 테이프(2.1)상에 외부 단자(2.5)를 형성하는 스텝14를 포함하는 반도체소자의 제조방법이다.
상기 방법은 공정에 있어 스텝수를 감소시킬 수 있으므로, 제조시간을 단축하는 데에 효과적이다.
이들 방법은 필수적으로 다음의 스텝을 포함한다. 패턴층을 갖는 테이프재료와 반도체소자 사이에 본 발명의 접착필름재료를 임의의 방법에 의해 마련하고, 소정의 온도, 압력 및 시간의 조건에 의해 동시에 또는 연속적으로 테이프재료와 반도체소자를 접착한다. 다음에, 테이프상의 패턴층이 반도체소자의 접속패드와 전기적으로 접속된다. 반도체소자와 접속하기 위한 회로로서 회로테이프상에 미리 형성된 접속리이드를 사용하는 접속방법으로서, 단일점 본딩방법, 집단본딩방법 등이 사용된다.
다른 접속방법으로서, 패턴층과 반도체소자가 와이어본딩으로 접속되는 방법이 사용된다.
다음에, 접속부분을 절연재료로 봉지하고, 마지막으로 실장기판과의 전기적 접속단자인 외부단자를 회로테이프상에 형성한다. 외부단자로서는 일반적으로 땜납볼이 사용되며 땜납볼은 대부분 도금에 의해 형성된다. 도금용 금속은 금, 니켈, 구리, 땜납 등이 있다.
제조공정에서 대량생산성을 향상시키기 위해서는 도 2a에 도시한 바와 같이, 접착용 필름재료를 미리 회로테이프와 일체화시키는 공정이 중요하다.
상기 공정의 일반적인 방법으로서 도 3에 도시한 바와 같이, 패턴층이 형성된 테이프를 롱릴장치(3.1)로 이송하고, 접착필름을 소정의 형상으로 압형하고, 회로 테이프상으로 소정형상의 접착필름을 접착하는 공정을 포함하는 방법이 대량생산성에 효과적이다. 접착필름이 열경화성 수지로 이루어질 경우, 미경화된 A단계 또는 반경화된 B단계의 상태에서 접착필름을 회로테이프에 접착한다. 또, 얻어진 접착필름이 부착된 회로테이프를 반도체소자에 접착하는 스텝시에 있어서, 수지는 최종 경화된 C단계로 더욱 경화된다. 또는, 접착필름이 회로테이프에 접착될 때 접착제가 최종 경화되는 C단계의 상태에 도달하면, 경화된 필름부분상에 접착층이 새롭게 형성되는 경우도 있다.
접착층을 형성하는 방법으로서, 일반적으로 도포법, 필름 접착법 등이 사용된다. 접착성분이 실온에서 점착성이 없는 것이 바람직하지만, 만약 점착성이 있는 경우는 이형지(離型紙)등을 사용한다.
도 4는 접착필름(4.2)이 부착된 회로테이프(4.1)의 구성을 도시한다. 회로테이프(4.1)는 반도체소자(4.3)에 접착가능하다. 회로테이프(4.1)측의 접착에 열경화성 수지를 사용하고 반도체소자에 접착되는 측의 접착층에 열가소성 수지를 사용하면, 도 4에 도시한 접착능력을 갖는 회로테이프(4.1)를 용이하게 마련할 수가 있다.
접착층이 열가소성, 점착성 또는 응착성 재료로 구성되는 경우, 회로테이프와 반도체소자를 접착하는 2스텝의 조건은 매우 동일하게 설정할 수 있다. 열경화성 수지의 경우와 다르게 경화반응을 도중의 스텝에서 제어할 필요가 없고, 작업성에 우수한 제조공정을 제공할 수가 있다.
접착층이 점착성 또는 응착성 재료로 구성되는 경우, 재료가 실온에서도 접착될 수 있으므로, 이 재료는 반도체소자의 휨의 관점에서 유리하다. 미리 접착필름이 회로테이프와 일체화되어 있는 경우는 반도체소자를 회로테이프에 접착할 때 쉽게 위치맞춤된다. 따라서, 접착장치의 지그를 간단화할 수 있고, 이 방법은 대량 생산성에 유리하게 된다.
본 발명에 관한 반도체장치에 있어서, 회로테이프상의 패턴회로의 요철을 필름의 접착층으로 충전하는 경우도 있다. 이 경우, 충전시에 접착층의 적합성을 회로테이프의 일체화 스텝에서 확인할 수 있다. 그러므로 반도체소자를 접착하기 전에 부적합한 접착층을 제거할 수 있어 반도체의 손실을 방지할 수 있고, 제조효율을 증가시키는 데에 유리하다.
필름재료의 접착성분을 포함하는 대표적인 열경화성 수지 및 열가소성 수지는 에폭시수지, 폴리이미드수지, 폴리아미드수지, 시아네이트수지, 이소시아네이트수지, 플르오르함유수지, 실리콘함유수지, 우레탄수지, 아크릴레이트수지, 스티렌수지, 말레이미드수지, 페놀수지, 불포화 폴리에스테르수지, 디아릴 프탈레이트수지, 시안아미드수지, 폴리부타디엔수지, 폴리아미드이미드수지, 폴리에테르수지, 폴리술폰수지, 폴리에스테르수지, 폴리올레핀수지, 폴리스테렌수지, 폴리염화비닐, 트렌스-폴리이소프렌수지, 폴리아세탈수지, 폴리카르보네이트수지, 폴리페닐렌 에테르수지, 폴리페닐렌 술파이드수지, 폴리아크릴레이트수지, 폴리에테르 이미드수지, 폴리에테르 술폰수지, 폴리에테르 케톤수지, 액정 폴리에스테르수지, 폴리아릴에테르 니트릴수지, 폴리벤조이미드아졸수지, 각종 폴리마블렌드 및 폴리머 합금 등이 있다.
상기 열경화성 수지 및 열가소성 수지는 가열로 인한 용융 또는 경화에 의해 접착성을 갖는 재료이다. 이에 반해서, 점착 또는 응착성의 재료는 압력을 가하는 것에 의해 접착성을 갖는 재료이다.
대표적인 점착성 또는 응착성 재료로서는 실리콘계, 부타디엔계 및 이소프렌계 등의 각종 고무계, 아크릴레이트계, 폴리비닐 에테르계 등이 있다. 응착성 재료는 실온 경화형, 열, UV 및 전자빔조사 등에 의한 경화형, 촉진제병용에 의한 경화형 등을 포함한다. 실온경화형은 공기 중의 수분으로 반응하는 습기 반응형, 광개시제를 함유하는 광반응형 및 과산화물 등을 함유하는 항산소형 재료를 포함한다. 열경화성 수지는 일반적으로 티우륨계, 페놀계 및 이소시아네이트계 등과 같은 교차제를 포함하고, 소정의 온도에서 접착성분이 3차원으로 교차되어 접착층을 형성한다.
UV 또는 전자빔조사에 의한 경화형의 재료는 각종 광개시제를 포함한다. 촉진제병용에 의한 경화형의 재료는 반응촉진제와 교차제를 포함한 용액이 점착층의 표면상에 도포되어 있고, 접촉압력으로 상기 2개의 성분을 혼합해서 연속적으로 2개의 성분을 반응시키는 것에 의해 최종적으로 접착층을 형성한다. 본 발명의 응착제에 대해 열경화성 수지가 비교적 적합하다. 열경화성 수지를 사용하는 것에 의해, 실온에서 회로테이프와 반도체소자를 위치맞춤하여 배선 테이프와 반도체소자를 세트로 접촉시키고, 항온조 등의 용기 내에서 접착강도를 확인하는 스텝을 포함하는 방법을 사용하는 것에 의해서, 대량생산성 및 신뢰성이 우수한 반도체 장치를 마련할 수가 있다.
리플로 특성의 관점에 있어서, 접착용 필름재료의 탄성율은 높은 온도영역에서 높은 것이 바람직하지만, 실온에서는 가능한 낮은 것이 바람직하다. 왜냐하면, 반도체소자와 실장기판은 일반적으로 열팽창율이 서로 다르므로, 실장시에 땜납볼 등으로 구성되는 외부단자에 열응력이 발생한다. 그래서 접속 신뢰성이 매우 중요하게 된다.
반도체소자와 실장기판 사이에 존재하는 접착필름의 탄성율이 낮으면, 접착층의 영역이 응력완충층으로 되고, 접속 신뢰성의 관점에서 유리하게 된다. 실온에서의 탄성율은 4000MPa 이하인 것이 좋고, 더욱 바람직하게는 열사이클 시험의 전체영역(-55℃ ∼ 150℃)에서의 탄성율이 2000MPa 이하인 것이 좋다. 고온에서 높은 탄성율을 갖고 실온을 포함하는 저온 영역에서 비교적 낮은 탄성율을 갖는 재료로서는 실리콘계 재료가 사용되는 경우가 많다. 실리콘계 재료로 이루어지는 필름재료는 본 발명에 있어서 매우 중요한 1종류이다.
그러나 상기 특성을 갖는 실리콘계 재료 이외의 필름재료는 실리콘계 재료와 비교해 이점이 있다. 즉, 실리콘의 응착에너지가 약하기 때문에, 고온(예를 들면, 150℃ 이상)에 방치하는 등의 장시간 가열처리시에 고리형상의 저분자중량 실리콘계성분이 점차로 열분산되어 주위환경으로의 오염의 원인이 되는 경우도 있다.
본 발명의 필름재료의 구성은 접착제 성분으로 구성된 균일 조건뿐만 아니라, 예를 들면 양면에 각각 접착제층을 갖는 지지체와 같은 3층구조와 다공질의 지지체로 접착제가 침투되어 있는 구조도 있다. 필름재료의 지지체로서는 폴리이미드, 에폭시, 폴리에틸렌 텔레프탈레이트, 셀룰로스, 아세테이트 및 플루오르함유폴리머 등으로 이루어진 필름 또는 다공질 재료를 사용할 수 있다.
필름의 형상으로서는 압형에 의해 얻을 수 있는 각종 형상, 메시형상 등을 사용할 수 있다. 메시형상은 접착면적을 작게 할 수 있으므로, 수분 흡수시의 내리플로특성을 향상시키는데에 효과적이다. 3층구조는 지지체의 양면의 접착층의 두께 및 종류를 임의로 제어할 수 있어서 접착시의 접착층의 유동성을 용이하게 제어할 수 있다. 또한, 절연층은 접착층 사이의 중간 사이에 위치한 지지체에 의해 확보된다.
85℃/85%RH에서 3% 이하의 수분 흡수율을 갖는 필름재료를 사용하는 것에 의해서, 리플로시의 수분흡수에 의한 접착재료의 증기압의 값을 낮게 유지할 수 있어 양호한 리플로특성이 얻어진다.
패턴층을 갖는 테이프는 일반적으로 유연성의 회로기판으로 구성된다. 즉, 절연층으로서는 폴리이미드계 재료, 도체와의 접착층으로서는 에폭시계 재료, 폴리이미드계 재료, 페놀계 재료 및 폴리아미드계 재료 등이 사용된다. 일반적으로 동은 도전체로서 사용된다. 배선회로로서 구리는 니켈 금도금 등으로 피복되는 경우도 있다. 유연한 회로기판으로서는 도전체와의 접착층을 사용하지 않지만, 폴리이미드 절연층상에 직접 동층이 형성되어 있는 재료가 사용되기도 한다.
패턴층을 갖는 테이프는 다층 배선구조로 구성되는 경우도 있다. 이 경우, 회로테이프내에 신호층 이외에도 전압층, 접지층 등을 형성할 수가 있어 전기 특성에 우수한 반도체장치를 제공할 수 있다. 패턴층을 갖는 테이프재료와 반도체소자를 전기적으로 접속하기 위한 반도체소자상의 패드단자의 대표적인 2개의 배치구조는 다음과 같다.
그 하나는 도 5에 도시한 바와 같이, 주변패드(5.1.1) 배치구조이다. 이 경우, 반도체장치(5.1)의 외부단자의 배치구조로서 도 6a, 도 6b 및 도 6c에 도시한 바와 같은 구조들이 있다. 즉, 외부단자가 반도체소자의 하부에 위치하는 경우(Fan In type, 도 6a), 외부단자가 반도체소자의 외측에 위치하는 경우(Fan Out type, 도 6b) 및 외부단자가 반도체소자의 하부 및 외측의 양쪽에 위치하는 경우(Fan In/Out type, 도 6c)가 적용될 수 있다.
패드(7.1.1)배치구조의 다른 경우로서는 도 7에 도시한 바와 같은 중앙배치 구조가 있다. 이 경우에 있어서, 반도체장치는 도 8에 도시한 구조로 구성된다.
본 발명에 의하면, 반도체소자라는 것은 Si, GaAs 등으로 반도체로 이루어지는 웨이퍼상에 메모리, 로직, 게이트어레이, 커스톰 및 파워 트랜지스터 등의 IC, LSI 등을 형성하고, 리이드, 범프 등에 접속하는 단자를 갖는 소자를 말한다.
본 발명에 의하면, 반도체소자와 실장기판 사이의 연결재로서 사용되는 패턴층을 갖는 테이프를 포함하는 반도체장치에 있어서, 배선테이프와 반도체소자 사이의 절연성을 유지한 상태에서 접착재료로서 고온영역인 리플로영역(200∼250℃)에서의 탄성율이 1MPa 이상인 필름재료를 사용하는 것에 의해, 내리플로특성 및 접속 신뢰성에 우수한 반도체장치를 제공하는 것이 가능하게 되었다. 필름재료를 사용하는 것에 의해서, 종래의 인쇄법에 비해 대량생산성이 우수한 제조방법을 제공할 수 있게 되었다.
실시예 1
에폭시계 접착필름(Hitachi Chemical Co., Ltd. 제조, AS 3000, 두께 50㎛)(6.2)이 반도체소자(6.3)와 회로테이프(6.1) 사이에 위치를 맞추어 배치되어 170℃ 1분, 압력 50kgf/㎠로 접착되고, 180℃ 60분의 항온조내에서 후경화된다. 그 다음에, 회로테이프(6.1)상의 접속리이드가 단일점 본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hitachi Chemical Co., Ltd. 제조, RC021C)(6.4)로 봉지된다. 마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6a에 도시한 반도체장치가 얻어졌다.
85℃/85%RH의 항온조에서 168시간 수분을 흡수한 후, 얻어진 반도체장치를 최고 온도 245℃의 적외선 리플로장치에 장착하고, 접착층을 발포하는 것에 의한 박리 및 보이드 등과 같은 결함이 발생하는지 아닌지를 확인하였다. 이 경우, 실장기판으로서 유리 에폭시 동박 적층판 RF-4(Hitachi Chemical Co., Ltd. 제고, MCL-E-67)를 사용하였다. 신뢰성은 온도 사이클 시험(-55℃ ∼ 150℃, 100시간)을 실시하는 것에 의해 평가하였다.
실시예 2
폴리이미드 필름(Ube Co.,Ltd., SGA 제조, 두께 50㎛)의 양면에 다이본딩 필름재료로 이루어진 접착제(Hitachi Chemical Co., Ltd. 제조, DF335)를 각각 50㎛로 접착하는 것에 의해 3층 구조를 갖는 필름재료(6.2)가 얻어졌다. 얻어진 필름재료를 회로테이프(6.1)에 170℃, 5초, 압력 30kgf/㎠로 위치맞춤하여 접착하였다. 상기의 조건에서 미접착된 접착층은 반도체소자(6,3)를 접착하는 데에 충분한 접착력을 갖는다. 200℃, 1분, 30kgf/㎠ 압력으로 접착된 필름재료(6.2)에 회로테이프(6.1)가 부착되고, 200℃, 60분 항온조에서 후경화된다. 다음에, 집단본딩에 의해 회로테이프(6.1)상의 접속리이드가 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hitachi Chemical Co., Ltd. 제조, RC021C)(6.4)로 봉지된다. 마지막으로, 회로테이프(6.1)상의 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6b에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 3
에폭시수지 및 아크릴 고무로 이루어진 저탄성 접착필름(Hitachi Chemical Co., Ltd.의 시험제조품, 두께 150㎛)(6.2)이 반도체소자(6.3)와 회로테이프(6.1) 사이에 위치맞춤하여 배치되어 180℃, 30초, 압력 100kgf/㎠로 접착되고, 180℃ 60분의 항온조내에서 후경화된다. 그 다음에, 회로테이프(6.1)상의 접속리이드가 와이어 본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toshiba Silicone Co.,Ltd. 제조, TSJ3150)(6.4)로 봉지된다. 마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정하는 것에 의해 도 6c에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 4
유리 에폭시수지 적층판(Hitachi Chemical Co., Ltd. 제조 MCL-E-679의 양면 동박 에칭제거품)의 양면에 에폭시수지와 아크릴 고무로 이루어진 저탄성 접착필름(Hitachi Chemical Co., Ltd.의 시험제조품, 두께 50㎛)을 접착하는 것에 의해서 3층 구조를 갖는 필름재료(8.2)가 얻어졌다.
필름재료(8.2)가 반도체소자(8.3)와 회로테이프(8.1) 사이에 위치맞춤하여 배치되어 200℃, 20초, 압력80kgf/㎠로 접착되고, 180℃, 60분의 항온조 내에서 후경화된다.
다음에, 단일점 본딩에 의해 회로테이프(8.1)상의 접속리이드가 반도체소자(8.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toshiba Silicone Co.,Ltd. 제조, TSJ3150)(8.5)로 봉지된다. 마지막으로, 회로테이프(8.1)상에 실장 기판과의 접속단자인 땜납볼(8.5)을 고정하는 것에 의해 도 8에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 5
3층 구조를 갖는 LOC(Lead on chip)필름을 위치맞춤하여 회로테이프에 300℃, 2초, 압력 150kgf/㎠로 접착하였다. 이 접착공정에 있어서는 도 3에 도시한 바와 같이, 롱스케일장치(3.3)를 이용하여 필름을 소정의 형상으로 압형하고, 압형된 필름을 회로테이프에 연속적으로 접착하였다. 필름의 접착층은 열가소성수지로 이루어져 있으므로, 접착층의 미접착부는 여전히 반도체소자로의 충분한 접착력을 갖는다.
필름재료(6.2)를 부착한 회로테이프(6.1)를 반도체소자(6.3)에 300℃, 10분, 압력 100kgf/㎠로 부착한다. 다음에, 회로테이프(61.)상의 접속리이드가 단일점 본딩에 의해서 반도체 소자(6.3)의 패드에 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hokuriku Toryo Co.,Ltd. 제조, Chip coat 8107)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6a에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 6
열가소성 폴리이미드 필름(Mitshui Chemicals, Inc. 제조, 레귤러스 PI-UAY, 두께 100㎛)을 반도체소자에 위치맞춤하여 250℃, 2초, 압력 30kgf/㎠로 접착하였다. 필름은 회로테이프를 접착하는 데에 충분한 접착력을 갖는다.
필름재료(6.2)를 접착한 반도체소자(6.3)를 250℃, 10분, 압력 20kgf/㎠로 회로테이프(6.1)에 접착하였다. 다음에, 회로테이프(6.1)상의 접속리이드가 와이어 본딩에 의해서 반도체소자(6.3)의 패드에 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hokuriku Toryo Co., Ltd. 제조, Chip coat 8107)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6b에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 7
폴리이미드필름(Ube Kosan Co. Ltd., SGA제조, 두께 50㎛)의 한쪽 면에 플루오르함유 폴리이미드(헥사플루오로비스페놀 AF와 비스(4-아미노페녹시페닐)헥사플루오로프로판의 반응물, 유리전이온도 260℃)를 두께 50㎛)로 도포하고, 폴리이미드필름이 다른 쪽 면에 폴리에테르에테르케톤(디히드록시-나프탈렌과 디플루오로벤조페논의 반응물, 유리전이온도 154℃)을 두께 50㎛로 도포하는 것에 의해서 2개의 다른 종류의 접착층을 갖는 3층 구조로 이루어진 필름재료가 얻어졌다.
얻어진 필름재료(6.2)를 낮은 유리전이온도를 갖는 접착층을 사용하여 회로테이프(6.1)에 위치맞춤해서 접착하였다. 접착조건은 200℃, 1분, 압력 30kgf/㎠로 하였다. 필름의 접착층은 열가소성수지로 이루어져 있으므로, 접착층은 반도체소자(6.3)에 접착하는 데에 충분한 접착력을 갖는다. 필름재료(6.2)를 부착한 회로테이프(6.1)를 반도체소자(6.3)에 300℃, 10초, 압력 80kgf/㎠로 부착하였다.
다음에, 회로테이프(6.1)상의 접속리이드가 집단본딩에 의해서 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hokuriku Toryo Co. Ltd. 제조, Chip coat 8107)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6c에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 8
실리콘필름(Toray Dow Corning Silicon Co. Ltd.제조, JCR126, 두께 150㎛, 압압성형품)의 한쪽 면에 실리콘 접착제(Shinetsu Chemical Co., Ltd. 제조, KE1820)를 두께 20㎛로 도포하였다. 그리고, 실리콘필름(8.2)을 회로테이프(8.1)에 위치맞춤하여 부착하였다. 접착조건은 150℃, 1분, 압력 30kgf/㎠로 하였다.
또, 반도체소자(8.3)를 접착하기 위해, 실리콘필름(8.2)의 다른 쪽 면에 실리콘 접착제(Shinetsu Chemical Co. Ltd. 제조, KE1820)을 두께 20㎛로 도포하고, 필름재료를 부착한 회로테이프(8.1)를 반도체소자(8.3)에 접착하였다. 접착조건은 200℃, 30초, 압력 20kgf/㎠로 하였다.
다음에, 회로테이프(8.1)상의 접속리이드가 집단본딩에 의해 반도체소자(8.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toray Dow Corning Sillicon Co. Ltd.제조, DA6501)(8.4)로 봉지된다.
마지막으로, 회로테이프(8.1)상에 실장기판과의 접속단자인 땜납볼(8.5)을 고정시키는 것에 의해 도8에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 9
양면 BT수지(비스말레이미드-트리아진수지)를 도포한 다공질 폴리테트라플루오로에틸렌(Japan Gore-tex Inc.제조, 두께 190㎛)를 회로테이프에 위치맞춤하여 접착하였다. 접착조건은 150℃, 1분, 압력 30kgf/㎠로 하였다. 필름의 접착층은 B스테이지 상태(반경화 상태)에 있으므로, 접착층은 반도체소자를 접착하는 데에 충분한 접착력을 갖는다. 필름재료(6.2)를 부착한 회로테이프(6.1)와 반도체소자(6.3)의 접착조건을 200℃, 2분, 압력 70kgf/㎠로 하였다.
다음에, 회로테이프(61.)상의 접속리이드가 집단본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hitachi Chemical., 제조, R021C)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6a에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 10
3층 구조를 갖는 점착테이프(Teraoka Seisakusyo. Ltd.제조, 테이프No.760, 두께 145㎛, 캡톤필름(Du Pont의 상업용 명칭)의 양면에 실리콘 접착제를 도포)를 회로테이프에 위치맞춤하여 실온에서 5초, 압력 50kgf/㎠로 접착하였다. 이 접착공정에 있어서, 도3에 도시한 롱스케일장치(3.3)를 사용해서 필름을 소정의 형상으로 압형하고, 압형된 필름을 회로테이프에 연속적으로 접착하였다. 필름의 접착층이 점착수지로 이루어져 있으므로, 접착층의 미접착부는 여전히 반도체소자로의 충분한 접착력을 갖는다.
필름재료(6.2)를 부착한 회로테이프(6.1)를 실온에서 10초, 압력 5kgf/㎠로 반도체소자(6.3)에 접착하였다.
다음에, 회로테이프(6.1)상에 접속리이드가 단일점 본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toshiba Silicone Co.,Ltd.제조, TSJ3150)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6b에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 11
3층 구조를 갖는 점착테이프(두께 150㎛, 아라미드 부직포(두께 100㎛)의 양면에 부타디엔계 접착제)를 반도체와 회로테이프 사이에 위치맞춤하여 실온에서 5초, 압력 50kgf/㎠로 접착하였다. 상기 상태에서는 접착층이 점착상태이므로, 어느정도의 위치맞춤의 수정이 가능하다. 그리고, 접착층이 점착수지로 이루어져 있으므로, 3차원 교차구조의 접속상태를 형성하도록 필름의 접착층을 180℃, 60분 항온조 내에서 경화시켰다.
다음에, 회로테이프(61.)상의 접속리이드가 단일점 본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toshiba Silicone Co.,Ltd 제조, TSJ3150)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6a에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 12
벤조페논 테트라카르복실산 이무수물(Wako Pure Chemicals 제조)과 비스(4-(2-아미노페녹시페닐)에테르(화합물)의 등량을 디메틸아세트아미드중 5℃에서 반응시키는 것에 의해 폴리아마드산을 생성하였다. 그리고, 폴리이미드를 얻기 위해 반응물을 250℃로 가열하였다. 불휘발성 20중량%의 와니스를 얻기 위해서, 얻어진 폴리이미드 100g을 디메틸아세트아미드중에서 4,4'-글리시딜-3,3', 5,5'-테트라메틸비페닐에테르(Yuka Shell 제조)19.5g, 페녹 노볼락(Meiwa Kasei 제조)10.6g 및 촉매로서 트리페닐포스페이트(Wako Pure Chemicals 제조)0.2g과 혼합하였다. 얻어진 와니스로 두께 10㎛의 필름을 제작하였다.
제작된 필름(6.2)을 회로테이프(6.1)에 위치맞춤하여 접착하였다. 접착조건은 170℃, 10초, 압력 30kgf/㎠로 접착하였다. 상기 상태에서, 접착층의 미접착부는 반도체소자(6.3)를 접착하는 데에 충분한 접착력을 갖는다. 필름재료(6.2)를 부착한 회로테이프(6.1)와 반도체소자(6.3)의 접착조건은 200℃, 1분, 압력 30kgf/㎠로 하였다.
다음에, 200℃, 60분, 항온조 내에서 후경화를 실시하였다. 그리고, 회로테이프(6.1)상의 접속리이드가 집단본딩에 의해서 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hitachi Chemicals Co., Ltd. 제작, RC021C)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6b에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
실시예 13
폴리이미드필름(Ube Kosan Co., Ltd. 제작, SGA, 두께 50㎛)의 한쪽 면에 실시예 12에서 얻어진 와니스를 두께 20㎛로 도포하고, 폴리이미드필름의 다른쪽 면에 플루오르함유-폴리이미드(헥사플루오로비스페놀 AF와 비스(4-아미노페녹시페닐)헥사플루오로프로판의 반응물, 유리전이온도 260℃ 즉, 실시예 7에서 얻어진 와니스를 두께 10㎛로 도포하는 것에 의해서 3층 구조를 갖는 필름(6.2)을 제작하였다. 열경화성 수지성분이 도포된 표면에서 필름(6.2)을 회로테이프(6.1)에 위치맞춤하여 접착하였다. 접착조건은 170℃, 10초, 압력 30kgf/㎠로 하였다. 그리고 200℃, 60분, 항온조 내에서 후경화를 실시하였다.
다음에, 열가소성 수지성분이 도포된 표면에 반도체소자(6.3)를 접착하였다. 접착조건은 350℃, 2초, 압력 80kgf/㎠로 하였다. 그리고, 회로테이프(6.1)상에 접속리이드가 집단본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 에폭시 봉지재(Hokuriku Toryo 제조, Chip Coat 8107)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 도 6b에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
비교예 1
실리콘계 수지를 회로테이프에 위치맞춤하고 금속마스크를 사용하여 인쇄하는 것에 의해서 두께 150㎛의 탄성중합체를 형성하였다. 형성 후 150℃, 60분, 항온조 내에서 후경화를 실시하였다. 그리고, 탄성중합체의 평탄도를 레이저 막 두께 측정장치에 의해 측정하였다. 탄성중합체를 갖는 회로테이프에 반도체소자를 접착하기 위한 접착층으로서, 탄성중합체의 표면상에 실리콘 접착제(Sinetsu Chemical Co.Ltd.제조, KE 1820) 두께 20㎛로 도포하고, 회로테이프를 반도체소자에 위치맞춤하여 접착하였다. 접착조건은 150℃, 1분, 압력 30kgf/㎠로 하였다. 그리고, 회로테이프(6.1)상에 접속리이드가 집단본딩에 의해 반도체소자(6.3)의 패드와 전기적으로 접속된다. 접속부는 실리콘 봉지재(Toshiba Silicon 제조, TSJ 3150)(6.4)로 봉지된다.
마지막으로, 회로테이프(6.1)상에 실장기판과의 접속단자인 땜납볼(6.5)을 고정시키는 것에 의해 얻어진 도 6a에 도시한 반도체장치가 얻어졌다.
얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
비교예 2
폴리이미드필름(Ube Kosan Co.Ltd. 제조, SGA, 두께 50㎛)의 양면에 접착층(두께 30㎛)으로서 200℃ 이하의 융점을 갖는 열가소성 수지(폴리아미드12, m.p.175℃)를 도포하는 것에 의해서 3층 구조를 갖는 필름을 제작하였다. 3층 구조를 갖는 필름은 실시예 1과 동일한 방법으로 반도체장치를 제작하는 데에 사용되고, 얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
비교예 3
폴리이미드필름(Ube Kosan Co.Ltd. 제조, SGA)의 양면에 접착층(두께 20㎛)으로서 고탄성율을 갖는 에폭시 수지(Hitachi Chemical Co., Ltd. 제조, RO21C)를 실온에서 도포하는 것에 의해 3층 구조를 갖는 필름을 제작하였다. 3층 구조를 갖는 필름을 실시예 1과 동일한 방법으로 반도체장치를 제작하는 데에 사용되고, 얻어진 반도체장치의 리플로 특성과 리이드 및 땜납 범프의 접속 신뢰성을 실시예 1과 동일한 방법에 의해서 확인하였다.
Figure pat00001
탄성중합체의 평탄도 : 비교예의 고, 저의 차는 두께 150㎛에 대해서 50㎛였고, 다른 샘플들은 모두 5㎛이내였다.
리플로 시험 조건 : 예비 : 85℃/85%RH, 48시간, 수분흡수 240℃ X 3시간, 적외선 환경.
본 발명에 의하면, 회로층을 갖는 테이프재료와 반도체소자가 전기적으로 접속되고, 회로테이프상에 실장기판과 전기적으로 접속하기 위한 외부단자를 마련하고, 회로테이프와 반도체소자를 접착하는 재료로서 필름재료가 사용되는 반도체장치에 있어서, 리플로 온도범위에서 탄성율이 1MPa 이상인 접착용 필름재료를 사용하는 것에 의해 우수한 내리플로 특성을 제공할 수 있다. 반도체소자와 실장기판의 열팽창율의 차에 의해 발생되는 열응력을 완충하는 부분에 필름재를 사용하는 것에 의해서 대량생산성이 우수한 제조방법을 제공할 수 있다.
필름재료는 평탄화에 우수하며, 두께 150㎛에 대해서 고저차 5㎛이내로 확보할 수 있고, 작업성에 우수한 제조방법을 제공할 수가 있다. 필름재료의 응력완충효과에 의해, 온도 사이클 시험에서 회로테이프와 반도체소자를 전기적으로 접속하고 있는 리이드 부분 및 반도체장치와 실장기판을 전기적으로 접속하고 있는 범프의 양쪽의 접속 신뢰성을 동시에 만족시킬 수 있다.
도 1은 재료의 탄성율의 온도 의존성을 나타낸 그래프,
도 2a, 도 2b 및 도 2c는 본 발명의 반도체장치의 제조공정을 도시한 개략적인 도면으로서, 도 2a는 필름을 회로테이프에 미리 접착하는 방법을 도시한 도면, 도 2b는 필름을 반도체소자에 미리 접착하는 방법을 도시한 도면, 도 2c는 회로테이프와 반도체소자가 필름을 거쳐서 동시에 접착하는 방법을 도시한 도면,
도 3은 롱릴을 사용한 필름을 접착하는 연속공정을 도시한 개략적인 도면,
도 4는 접착제층이 있는 필름을 갖는 회로테이프의 구성을 도시한 개략적인 단면도,
도 5는 주변패드를 갖는 반도체소자의 개략적인 평면도,
도 6a, 도 6b 및 도 6c는 주변패드를 갖는 반도체소자를 사용한 반도체장치의 구조의 개략적인 단면도,
도 7은 소자의 중앙에 위치하는 패드를 갖는 반도체소자를 도시한 개략적인 도면,
도 8은 소자의 중앙에 위치하는 패드를 갖는 반도체소자를 사용한 반도체 장치의 구조를 도시한 개략적인 단면도.

Claims (11)

  1. 패턴층을 갖는 회로테이프와 반도체소자를 전기적으로 접속하고,
    상기 회로테이프상에 회로테이프와 실장기판을 전기적으로 접속하기 위한 외부단자를 마련하고,
    상기 회로테이프와 상기 반도체소자를 절연성을 유지한 상태로 접착하기 위한 재료로서 필름재료를 사용하며,
    상기 접착용 필름재료의 탄성율이 실온에서 4000MPa 이하이고, 실장 리플로 조건의 온도범위(200∼250℃)에서 적어도 1MPa 이상인 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 필름재료가 지지체와 상기 지지체의 양면에 도포된 2개의 접착층을 갖는 3층 구조로 구성되어 있는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서,
    상기 필름재료는 접착제가 포함되어 있는 다공질의 지지체로 구성되어 있는 것을 특징으로 하는 반도체장치.
  4. 복수의 금속 패턴이 마련된 유전체필름으로 이루어지는 기재 및,
    반도체소자에 회로테이프를 접속할 수 있는 상태에서 상기 반도체소자와 절연을 유지한 상태로 접착가능한 접착층을 포함하며,
    상기 접착층이 필름재료로 구성되고,
    상기 접착층의 물성으로서 탄성율이 실온에서 4000MPa 이하이고, 실장 리플로 조건의 온도범위(200∼250℃)에서 적어도 1MPa 이상인 것을 특징으로 하는 회로테이프.
  5. 제4항에 있어서,
    상기 접착층을 갖는 유전체필름은 폴리이미드재료로 이루어지고, 상기 금속 패턴 도전층은 구리로 이루어지는 것을 특징으로 하는 회로테이프.
  6. 제4항에 있어서,
    상기 금속 패턴 도전층이 다층구조로 구성되어 있는 것을 특징으로 하는 회로테이프.
  7. 제1항에 있어서,
    상기 패턴층을 갖는 상기 회로테이프 재료와 반도체소자를 상기 회로테이프상에 형성된 회로를 포함하는 접속리이드에 의해서 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서,
    상기 패턴층을 갖는 상기 회로테이프와 반도체소자와 와이어본딩에 의해서 전기적으로 접속하는 것을 특징으로 하는 반도체장치.
  9. [1] 패턴층을 갖는 테이프상에 접착층을 형성하는 스텝으로서, 상기 접착층의 탄성율이 실온에서 4000MPa 이하이고, 실장 리플로 조건의 온도범위(200∼250℃)에서 적어도 1MPa 이상인 스텝,
    [2] 패턴층을 갖는 테이프를 상기 접착층을 거쳐서 절연성을 유지한 상태로 반도체소자에 접착하는 스텝,
    [3] 상기 회로테이프상에 형성된 상기 패턴층과 상기 반도체소자상의 패드를 전기적으로 접속하는 스텝,
    [4] 상기 전기적으로 접속된 부분을 절연재료로 봉지하는 스텝과
    [5] 상기 회로테이프상에 실장기판과 접속하기 위한 외부단자를 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. [1] 반도체소자상에 접착층을 형성하는 스텝으로서, 상기 접착층의 탄성율이 실온에서 4000MPa 이하이고, 실장 리플로 조건의 온도범위(200∼250℃)에서 적어도 1MPa 이상인 스텝,
    [2] 패턴층을 갖는 테이프를 상기 접착층을 거쳐서 절연성을 유지한 상태로 상기 반도체소자에 접착하는 스텝,
    [3] 상기 회로테이프상에 형성된 상기 패턴층과 상기 반도체소장의 패드 전기적으로 접속하는 스텝,
    [4] 상기 전기적으로 접속된 부분을 절연재료로 봉지하는 스텝 및
    [5] 상기 테이프상에 실장기판과 접속하기 위한 외부단자를 형성하는 스텝을 포함하는 반도체장치의 제조방법.
  11. [1] 패턴층을 갖는 테이프와 반도체소자를 위치맞춤하는 스텝,
    [2] 상기 패턴층을 갖는 상기 테이프를 동시에 접착층을 거쳐서 절연성을 유지한 상태로 상기 반도체소자에 접착하는 스텝으로서, 상기 접착층의 탄성율이 실온에서 4000MPa 이하이고, 실장 리플로 조건의 온도범위(200∼250℃)에서 적어도 1MPa 이상인 스텝,
    [3] 상기 테이프상에 형성된 상기 패턴층과 상기 반도체소자상의 패드를 전기적으로 접속하는 스텝,
    [4] 상기 전기적으로 접속된 부분을 절연재료로 봉지하는 스텝 및
    [5] 상기 회로테이프상에 실장기판과 접속하기 위한 외부단자를 형성하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019970021685A 1996-05-30 1997-05-29 접착필름을갖는회로테이프,반도체장치및그의제조방법 Expired - Fee Related KR100610629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13615996A JP3195236B2 (ja) 1996-05-30 1996-05-30 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP96-136159 1996-05-30

Publications (2)

Publication Number Publication Date
KR970077572A KR970077572A (ko) 1997-12-12
KR100610629B1 true KR100610629B1 (ko) 2006-10-31

Family

ID=15168704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021685A Expired - Fee Related KR100610629B1 (ko) 1996-05-30 1997-05-29 접착필름을갖는회로테이프,반도체장치및그의제조방법

Country Status (4)

Country Link
US (3) US6114753A (ko)
JP (1) JP3195236B2 (ko)
KR (1) KR100610629B1 (ko)
TW (1) TW345724B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009131364A3 (ko) * 2008-04-21 2010-01-21 (주)모디스텍 전자 디바이스용 기판 및 그를 제조하는 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JP3652488B2 (ja) * 1997-12-18 2005-05-25 Ｔｄｋ株式会社 樹脂パッケージの製造方法
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
KR20000015583A (ko) * 1998-08-31 2000-03-15 김규현 반도체 패키지 제조를 위한 회로필름과 일레스토마테이프 접착장치
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP4534100B2 (ja) * 1998-11-10 2010-09-01 日立化成工業株式会社 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置
US6541872B1 (en) 1999-01-11 2003-04-01 Micron Technology, Inc. Multi-layered adhesive for attaching a semiconductor die to a substrate
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
TW556329B (en) 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
JP3344372B2 (ja) 1999-06-29 2002-11-11 日本電気株式会社 半導体装置の製造方法
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
KR100430203B1 (ko) 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2001131501A (ja) * 1999-11-04 2001-05-15 Hitachi Chem Co Ltd 三層接着フィルム、半導体チップ搭載用基板及び半導体装置
JP2001152107A (ja) * 1999-11-25 2001-06-05 Hitachi Chem Co Ltd 積層接着フィルム、半導体チップ搭載用基板及び半導体装置
EP1139415B1 (en) * 2000-03-30 2009-02-25 Nitto Denko Corporation Water-permeable adhesive tape for semiconductor processing
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
US6730595B2 (en) * 2000-12-12 2004-05-04 Mitsui Chemicals, Inc. Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method
JP4701339B2 (ja) * 2001-02-22 2011-06-15 日東電工株式会社 通気性接着シートの製造方法
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
JP2003003134A (ja) * 2001-06-20 2003-01-08 Japan Gore Tex Inc Ｉｃチップ接着用シートおよびｉｃパッケージ
DE10133361C2 (de) * 2001-07-10 2003-05-28 Infineon Technologies Ag Verfahren zur Herstellung einer Verpackung für Halbleiterchips
TWI226084B (en) * 2002-03-28 2005-01-01 Mitsui Chemicals Inc Adhesive film for protection of semiconductor wafer surface and method of protecting semiconductor wafer with the adhesive film
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US20060128065A1 (en) * 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
JP4370513B2 (ja) * 2004-02-27 2009-11-25 エルピーダメモリ株式会社 半導体装置
CN101451053A (zh) * 2004-05-18 2009-06-10 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
US8278751B2 (en) 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
JP4709144B2 (ja) * 2005-02-21 2011-06-22 パナソニック株式会社 光ピックアップおよび光ディスク装置
SG160331A1 (en) * 2005-03-25 2010-04-29 Sumitomo Bakelite Co Semiconductor device, resin composition for buffer coating, resin composition for die bonding, and resin composition for encapsulating
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
TW200802771A (en) * 2006-06-08 2008-01-01 Chipmos Technologies Inc BGA package with leads on chip
US8071693B2 (en) * 2006-06-22 2011-12-06 Sabic Innovative Plastics Ip B.V. Polysiloxane/polyimide copolymers and blends thereof
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
US20080236864A1 (en) * 2007-03-28 2008-10-02 General Electric Company Cross linked polysiloxane/polyimide copolymers, methods of making, blends thereof, and articles derived therefrom
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
US20090001599A1 (en) * 2007-06-28 2009-01-01 Spansion Llc Die attachment, die stacking, and wire embedding using film
US20120113361A1 (en) * 2010-11-10 2012-05-10 Tpk Touch Solutions Inc. Optical Level Composite Pressure-Sensitive Adhesive and an Apparatus Therewith
WO2012067883A2 (en) * 2010-11-15 2012-05-24 Applied Materials, Inc. An adhesive material used for joining chamber components
DE102014115099B4 (de) 2014-10-16 2021-05-06 Infineon Technologies Ag Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5882217U (ja) 1981-11-27 1983-06-03 ヤマウチ株式会社 成形プレス用クッション材
JPH01175747A (ja) 1987-12-29 1989-07-12 Canon Inc 導電性接着膜の切断装置および切断方法
JP2834841B2 (ja) 1990-04-20 1998-12-14 沖電気工業株式会社 高耐熱性樹脂封止型半導体装置
DE69106362T2 (de) 1990-06-29 1995-05-18 Analog Devices Inc Verfahren und vorrichtung zur abspeicherung eines digitalen signals zur anwendung in einer synchronlaufzeitkette.
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5219640A (en) 1991-02-08 1993-06-15 Rogers Corporation Flexible circuit having flexing section of reduced stiffness, and method of manufacture thereof
US5440756A (en) * 1992-09-28 1995-08-08 Larson; Bruce E. Apparatus and method for real-time extraction and display of musical chord sequences from an audio signal
JPH06256733A (ja) 1992-10-01 1994-09-13 Toray Ind Inc 耐熱性接着材料
US5406124A (en) * 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
JP2645969B2 (ja) 1993-02-10 1997-08-25 株式会社巴川製紙所 半導体用接着テープ
JP3385711B2 (ja) 1993-04-13 2003-03-10 東レ株式会社 耐熱性接着材料
US5507910A (en) * 1993-04-28 1996-04-16 Apic Yamada Corporation Lead frame taping machine
JP3386567B2 (ja) 1993-04-28 2003-03-17 アピックヤマダ株式会社 テーピング装置
US5521323A (en) * 1993-05-21 1996-05-28 Coda Music Technologies, Inc. Real-time performance score matching
TW258829B (ko) * 1994-01-28 1995-10-01 Ibm
JPH0831868A (ja) 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH08111473A (ja) 1994-10-07 1996-04-30 Hitachi Ltd ボールグリッドアレイ型パッケージ及びそれを用いた実装構造
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
WO1996037915A1 (en) 1995-05-26 1996-11-28 Sheldahl, Inc. Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink
US5646451A (en) * 1995-06-07 1997-07-08 Lucent Technologies Inc. Multifunctional chip wire bonds
JPH09107046A (ja) 1995-10-11 1997-04-22 Hitachi Chem Co Ltd 半導体パッケ−ジ
JPH09275161A (ja) 1996-04-04 1997-10-21 Hitachi Ltd 半導体装置
JP3195236B2 (ja) 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US5952597A (en) * 1996-10-25 1999-09-14 Timewarp Technologies, Ltd. Method and apparatus for real-time correlation of a performance to a musical score
US5900312A (en) 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5990545A (en) 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US6166314A (en) * 1997-06-19 2000-12-26 Time Warp Technologies, Ltd. Method and apparatus for real-time correlation of a performance to a musical score
US5800758A (en) * 1997-09-16 1998-09-01 Kimberly-Clark Worldwide, Inc. Process for making microporous films with improved properties
US5913259A (en) * 1997-09-23 1999-06-15 Carnegie Mellon University System and method for stochastic score following
US6057502A (en) * 1999-03-30 2000-05-02 Yamaha Corporation Apparatus and method for recognizing musical chords
JP4389330B2 (ja) * 2000-03-22 2009-12-24 ヤマハ株式会社 演奏位置検出方法および楽譜表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009131364A3 (ko) * 2008-04-21 2010-01-21 (주)모디스텍 전자 디바이스용 기판 및 그를 제조하는 방법

Also Published As

Publication number Publication date
US7202570B2 (en) 2007-04-10
JPH09321084A (ja) 1997-12-12
US20040224149A1 (en) 2004-11-11
JP3195236B2 (ja) 2001-08-06
US20020160185A1 (en) 2002-10-31
TW345724B (en) 1998-11-21
KR970077572A (ko) 1997-12-12
US6114753A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
KR100610629B1 (ko) 접착필름을갖는회로테이프,반도체장치및그의제조방법
CN100487888C (zh) 半导体器件、半导体晶片、半导体组件及半导体器件的制造方法
EP0883180B1 (en) Semiconductor device and wiring tape for semiconductor device
US6118183A (en) Semiconductor device, manufacturing method thereof, and insulating substrate for same
US20060290009A1 (en) Semiconductor device and method for manufacturing the same
JP4176961B2 (ja) 半導体装置
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
JP2001230341A (ja) 半導体装置
US6791194B1 (en) Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP3895920B2 (ja) 半導体装置
JPH1197578A (ja) 半導体装置及び製造方法
JP4489742B2 (ja) ボールグリッドアレイ構造半導体装置
JP3718083B2 (ja) 半導体装置用接着フィルム
JP3195315B2 (ja) 半導体装置用接着層付き配線テープ及びその製造方法
JP3576870B2 (ja) 半導体装置
JP3915226B2 (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
TW565898B (en) Method for producing a package for semiconductor chips
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
JP2001267462A (ja) 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JP3314142B2 (ja) 半導体パッケージの製造方法
KR100567677B1 (ko) 반도체장치및반도체장치용배선테이프
JP4103482B2 (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
JP2006286782A (ja) 配線基板、半導体装置、及び半導体装置の製造方法
JPH1187562A (ja) 半導体装置及び製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970529

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020521

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970529

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050131

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20050929

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050131

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20051025

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20050929

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060504

Appeal identifier: 2005101007285

Request date: 20051025

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20051025

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20051025

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20050531

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20020521

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051229

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060504

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20051201

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090714

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100628

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110706

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120724

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130719

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709