[go: up one dir, main page]

JP3840921B2 - プリント基板のおよびその製造方法 - Google Patents

プリント基板のおよびその製造方法 Download PDF

Info

Publication number
JP3840921B2
JP3840921B2 JP2001179117A JP2001179117A JP3840921B2 JP 3840921 B2 JP3840921 B2 JP 3840921B2 JP 2001179117 A JP2001179117 A JP 2001179117A JP 2001179117 A JP2001179117 A JP 2001179117A JP 3840921 B2 JP3840921 B2 JP 3840921B2
Authority
JP
Japan
Prior art keywords
conductor pattern
film
ceramic substrate
forming
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001179117A
Other languages
English (en)
Other versions
JP2002374067A (ja
Inventor
芳彦 白石
宏司 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001179117A priority Critical patent/JP3840921B2/ja
Priority to US10/163,998 priority patent/US6818836B2/en
Priority to DE60227609T priority patent/DE60227609D1/de
Priority to EP02012743A priority patent/EP1267596B1/en
Priority to SG200203455A priority patent/SG115480A1/en
Priority to TW091112666A priority patent/TW556454B/zh
Priority to KR1020020033020A priority patent/KR100574847B1/ko
Priority to MXPA02005828A priority patent/MXPA02005828A/es
Priority to CNB021232261A priority patent/CN1193646C/zh
Publication of JP2002374067A publication Critical patent/JP2002374067A/ja
Priority to US10/909,434 priority patent/US7240429B2/en
Application granted granted Critical
Publication of JP3840921B2 publication Critical patent/JP3840921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/4921Contact or terminal manufacturing by assembling plural parts with bonding
    • Y10T29/49211Contact or terminal manufacturing by assembling plural parts with bonding of fused material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板およびその製造方法に関し、特に、セラミック基板上に樹脂基材を積層した所謂複合プリント基板およびその製造方法に関する。
【0002】
【従来の技術】
従来から、放熱性等の熱的特性に優れるとともに、高密度実装化に対応可能なプリント基板として、セラミック基板上に樹脂基材を積層した複合プリント基板と呼ばれるプリント基板が知られている。
【0003】
そして、その製造方法としては、例えば、まず、印刷導体パターンや印刷抵抗体等を形成したセラミック基材(セラミック基板)上に、未硬化状態の熱硬化性樹脂(ポリイミド樹脂等)をコーティングした後これを加熱硬化する。次に、ビアとなる部位の熱硬化樹脂層にレーザ加工等でビアホールを形成した後、めっき加工もしくはスパッタ加工等により熱硬化樹脂層上への導体パターン形成とビアの形成を行なう。
【0004】
さらに多層化する場合には、硬化した熱硬化樹脂層上に未硬化状態の熱硬化性樹脂をコーティングし、以下上記と同様の工程を繰り返して所望の層数の複合プリント基板を製造するものである。
【0005】
【発明が解決しようとする課題】
しかしながら、上記の従来技術では、セラミック基板上に未硬化状態の熱硬化樹脂をコーティングから導体パターンやビア形成までの加工工数が大きく、さらに多層化を進める場合には、順次同様の工程を繰り返してビルドアップしていく必要があり、製造工程が非常に複雑であるという問題がある。
【0006】
本発明は上記点に鑑みてなされたもので、セラミック基板上に樹脂基材を積層したプリント基板であっても、製造工程を簡素化することが可能なプリント基板およびその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明のプリント基板では、熱可塑性樹脂からなる樹脂フィルム(23)の表面に導体パターン(22)が形成された導体パターン形成フィルム(21)とセラミック基板(31)とを、複数の導体パターン形成フィルム(21)を積層後、加圧しつつ加熱して相互に接着して、セラミック基板(31)に樹脂基材(26)を積層形成している。そして、樹脂フィルム(23)に形成されたビアホール(24)内に充填された導電ペースト(50)により、一つの樹脂フィルム(23)に形成された導体パターン(22)が、積層される他の樹脂フィルム(23)に形成された導体パターン(22)に電気的に接続されており、加熱前の導電ペースト(50)は、平均粒径が0.5〜20μmで、比表面積が0.1〜1.5m/gの錫粒子と銀粒子を、有機溶剤によりペースト化したものである。さらに、セラミック基板(31)は、導体パターン形成フィルム(21)が接着した面に、電気素子形成ペーストを印刷した後焼成して形成された印刷電気素子(33)のみを備え、樹脂フィルム(23)に形成されたビアホール(24)内に充填された導電ペースト(50)により、印刷電気素子(33)と樹脂フィルム(23)に形成された導体パターン(22)とを電気的に接続していることを特徴としている。
【0008】
これによると、樹脂基材(26)は熱可塑性樹脂からなる樹脂フィルム(23)により形成され、セラミック基板(31)とともに加圧しつつ加熱することでセラミック基板(31)上に樹脂基材(26)を接着したプリント基板とすることができる。
また、セラミック基板(31)と導体パターンフィルム(21)との接着面に印刷電気素子(33)を内蔵することができる。従って、プリント基板(100)の最表面に実装すべき電気素子(61)を少なくすることができるので、プリント基板(100)を小型化することが可能となる。これに加えて、セラミック基板(31)の導体パターン形成フィルム(21)接着面上に印刷導体パターン(32)を形成する必要がないので、製造工程を一層簡素化することができる。
【0009】
従って、加工工数が小さく、多層化を行なう場合には加圧しつつ加熱することで一括して接着することも可能である。このようにして、プリント基板の製造工程を簡素化することが可能となる。
【0010】
また、請求項2に記載の発明のプリント基板では、熱可塑性樹脂は、加圧しつつ加熱するときの加熱温度において、弾性率が1〜1000MPaであることを特徴としている。
【0011】
これによると、樹脂フィルム(23)の弾性率を1〜1000MPaと充分に低下させた状態で加圧することにより樹脂フィルム(23)およびセラミック基板(31)相互を確実に接着することができる。
【0012】
また、請求項3に記載の発明のプリント基板のように、導体パターン形成フィルム(21)は、具体的には、樹脂フィルム(23)の片面のみに導体パターン(22)が形成された片面導体パターンフィルム(21)とすることができる。
【0013】
これによると、複数の導体パターン形成フィルム(21)を積層し多層化を行なう場合において、複数種の導体パターン形成フィルムを準備、加工する必要がないので、製造工程を一層簡素化することが可能である。
【0018】
また請求項4に記載の発明のプリント基板の製造方法では、熱可塑性樹脂からなる樹脂フィルム(23)の表面に導体パターン(22)とビアホール(24)とを形成する工程と、
樹脂フィルム(23)に形成されたビアホール(24)内に、平均粒径が0.5〜20μmで、比表面積が0.1〜1.5m/gの錫粒子と銀粒子を、有機溶剤によりペースト化した導電ペースト(50)を充填する充填工程と、
樹脂フィルム(23)の表面に導体パターン(22)が形成された複数の導体パターン形成フィルム(21)とセラミック基板(31)とを積層する積層工程と、
積層工程後に、積層した前記導体パターン形成フィルム(21)とセラミック基板(31)との積層体を両面から加圧しつつ加熱することにより、導体パターン形成フィルム(21)および前記セラミック基板(31)相互の接着を行なうとともに、ビアホール(24)内に充填された導電ペースト(50)により、一つの樹脂フィルム(23)に形成された導体パターン(22)を積層された他の樹脂フィルム(23)に形成された導体パターン(22)に電気的に接続する接着工程とを備え、
セラミック基板(31)に樹脂基材(26)を積層形成する製造方法において、
積層工程を行なう前に、接着工程においてセラミック基板(31)の導体パターン形成フィルム(21)が接着する面に、電気素子形成ペーストを印刷後焼成して印刷電気素子(33)を形成する印刷電気素子形成工程を備えるとともに、
ビアホール(24)を形成する工程は、導体パターン形成フィルム(21)に形成された導体パターン(22)を底面とする有底ビアホール(24)を形成する工程からなり、
接着工程において、有底ビアホール(24)内の導電ペースト(50)を介して、導体パターン形成フィルム(21)の導体パターン(22)とセラミック基板(31)の印刷電気素子(33)とを導通させることを特徴としている。
【0019】
これによると、請求項1に記載のプリント基板を製造することができる。従って、加工工数が小さく、多層化を行なう場合には加圧しつつ加熱することで一括して接着することも可能である。このようにして、プリント基板の製造工程を簡素化することが可能となる。
【0020】
また、請求項5に記載の発明のプリント基板の製造方法では、導体パターン(22)は少なくとも金属成分を含有し、接着工程において、250℃以上、かつ樹脂フィルム(23)を形成する熱可塑性樹脂の弾性率が1〜1000MPaとなる温度で加熱することを特徴としている。
【0021】
これによると、接着工程において、樹脂フィルム(23)の弾性率を1〜1000MPaと充分に低下させた状態で加圧することにより樹脂フィルム(23)およびセラミック基板(31)相互を確実に接着することができる。また、250℃以上に加熱することで、導体パターン(22)の金属成分の表面の活性度を向上させ、弾性率が充分に低下した樹脂フィルム(23)と加圧することにより、導体パターン(22)と樹脂フィルム(23)とを確実に接着することができる。
【0022】
また、請求項6に記載の発明のプリント基板の製造方法のように、導体パターンフィルム(21)は、具体的には、樹脂フィルム(23)の片面のみに導体パターン(22)が形成された片面導体パターンフィルム(21)とすることができる。
【0023】
これによると、複数の導体パターン形成フィルム(21)を積層し多層化を行なう場合において、複数種の導体パターン形成フィルムを準備、加工する必要がないので、製造工程を一層簡素化することが可能である。
【0028】
なお、上記各手段に付した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
【0030】
図1および図2は、本実施形態におけるプリント基板の製造工程を示す工程別断面図である。
【0031】
図1(a)において、21は絶縁基材である樹脂フィルム23の片面に貼着された導体箔(本例では厚さ18μmの銅箔)をエッチングによりパターン形成した導体パターン22を有する片面導体パターンフィルムである。本例では、樹脂フィルム23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ25〜75μmの熱可塑性樹脂フィルムを用いている。片面導体パターンフィルム21は本実施形態における導体パターン形成フィルムである。
【0032】
図1(a)に示すように、導体パターン22の形成が完了すると、次に、図1(b)に示すように、樹脂フィルム23側から炭酸ガスレーザを照射して、導体パターン22を底面とする有底ビアホールであるビアホール24を形成する。ビアホールの形成は、炭酸ガスレーザの出力と照射時間等を調整することで、導体パターン22に穴を開けないようにしている。
【0033】
ビアホール24の形成には、炭酸ガスレーザ以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等のビアホール形成方法も可能であるが、レーザビームで穴あけ加工すると、微細な径で穴あけでき、導体パターン22にダメージを与えることが少ないため好ましい。
【0034】
図1(b)に示すように、ビアホール24の形成が完了すると、次に、図1(c)に示すように、ビアホール24内に層間接続材料である導電ペースト50を充填する。導電ペースト50は、平均粒径5μm、比表面積0.5m2/gの錫粒子300gと、平均粒径1μm、比表面積1.2m2/gの銀粒子300gとに、有機溶剤であるテルピネオール60gを加え、これをミキサーによって混練しペースト化したものである。
【0035】
導電ペースト50は、スクリーン印刷機により、片面導体パターンフィルム21のビアホール24内に印刷充填された後、140〜160℃で約30分間テルピネオールを乾燥させる。ビアホール24内への導電ペースト50の充填は、本例ではスクリーン印刷機を用いたが、確実に充填ができるのであれば、ディスペンサ等を用いる他の方法も可能である。
【0036】
ここで、ペースト化のために添加する有機溶剤として、テルピネオール以外を用いることも可能であるが、沸点が150〜300℃の有機溶剤を用いることが好ましい。沸点が150℃未満の有機溶剤では、導電ペースト50の粘度の経時変化が大きくなるという不具合を発生し易い。一方、沸点が300℃を超える有機溶剤では、乾燥に要する時間が長くなり好ましくない。
【0037】
また、本例では、導電ペースト50を構成する金属粒子として、平均粒径5μm、比表面積0.5m2/gの錫粒子と、平均粒径1μm、比表面積1.2m2/gの銀粒子とを用いたが、これらの金属粒子は、平均粒径が0.5〜20μmであるとともに、比表面積が0.1〜1.5m2/gであることが好ましい。
【0038】
金属粒子の平均粒径が0.5μm未満であったり、比表面積が1.5m2/gを超える場合には、ビアホール充填に適した粘度にペースト化するために多量の有機溶剤を必要とする。多量の有機溶剤を含んだ導電ペーストは乾燥に時間を要し、乾燥が不充分であると、層間接続時の加熱により多量のガスを発生するため、ビアホール24内にボイドが発生し易く、層間接続信頼性を低下させる。
【0039】
一方、金属粒子の平均粒径が20μmを超えたり、比表面積が0.1m2/g未満の場合には、ビアホール24内に充填し難くなるとともに、金属粒子が偏在し易くなり、加熱しても均一な合金からなる後述する導電性組成物51を形成し難く、層間接続信頼性を確保し難いという問題があり好ましくない。
【0040】
また、ビアホール24内へ導電ペースト50を充填する前に、導体パターン22のビアホール24に面する部位を薄くエッチング処理したり還元処理してもよい。これによると、後述するビア接続が一層良好に行なわれる。
【0041】
一方、図1(d)において、31はセラミック基板であり、本例では厚さ0.6〜1.0mmのアルミナ基板を用いている。セラミック基板31の上面には、導体形成ペーストをパターン印刷した後に、これを加熱焼成することにより形成された印刷導体パターン32が配置されている。
【0042】
本例では、印刷導体パターン32を形成する導体形成ペーストとして、銀粒子とガラス粒子とに有機溶剤等を加えて混練しペースト化したものを用い、600〜900℃で約60分間加熱することにより印刷導体パターン32を形成している。本例では、導体形成ペーストに添加する金属粒子として、銀粒子を用いたが、銀粒子にプラチナ粒子もしくはパラジウム粒子等を混合したものを用いてもよいし、銅粒子や金粒子等を用いることもできる。
【0043】
図1(d)に示すように、印刷導体パターン32の形成が完了すると、次に、図1(e)に示すように、セラミック基板31の上面に、印刷導体パターン32に接続するように、抵抗体形成ペーストをパターン印刷した後に、これを加熱焼成することにより印刷抵抗体33を形成する。印刷抵抗体33は本実施形態における印刷電気素子である。
【0044】
本例では、印刷抵抗体33を形成する抵抗体形成ペーストとして、酸化ルテニウム(RuO2)粒子とガラス粒子とに有機溶剤等を加えて混練しペースト化したものを用い、600〜900℃で約60分間加熱することにより印刷抵抗体33を形成している。
【0045】
本例では、抵抗体形成ペーストに添加する抵抗体粒子として、酸化ルテニウム粒子を用いたが、シリカ(SiO2)粒子やホウ化ランタン(LaB6)粒子等を用いることもできる。また、印刷電気素子としては、コンデンサ等の電気素子を印刷焼成形成したものであってもよい。
【0046】
なお、上記のようにして形成された印刷抵抗体33には、必要に応じてレーザトリミング加工等を施し、抵抗値を高精度に調整するものであってもよい。
【0047】
図1(c)に示す片面導体パターンフィルム21のビアホール24内への導電ペースト50の充填、および図1(e)に示すセラミック基板31上への印刷抵抗体33の形成が完了すると、図2(f)に示すように、複数枚(本例では3枚)の片面導体パターンフィルム21とセラミック基板31とを積層する。
【0048】
このとき、片面導体パターンフィルム21は導体パターン22が設けられた側を上側として積層する。すなわち、片面導体パターンフィルム21は、導体パターン22が形成された面と導体パターン22が形成されていない面とが向かい合うように積層する。
【0049】
そしてさらに、積層された複数層の片面導体パターンフィルム21下方側には、セラミック基板31を印刷導体パターン32および印刷抵抗体33が形成された面を上側として積層する。ちなみに、セラミック基板31と接する最下層の片面導体パターンフィルム21の樹脂フィルム23には、印刷導体パターン32と接続できる位置にビアホール24が配置されている。
【0050】
図2(f)に示すように片面導体パターンフィルム21およびセラミック基板31を積層したら、これらの上下両面から真空加熱プレス機により加熱しながら加圧する。本例では、250〜350℃の温度に加熱し1〜10MPaの圧力で10〜20分間加圧した。
【0051】
これにより、図2(g)に示すように、各片面導体フィルムパターン21およびセラミック基板31相互が接着される。樹脂フィルム23は全て同じ熱可塑性樹脂材料によって形成されているので、容易に熱融着して一体化し、樹脂基材26となる。
【0052】
さらに、ビアホール24内の導電ペースト50が焼結して一体化した導電性組成物51により隣接する導体パターン22の層間接続が行なわれるとともに、印刷抵抗体33と接続した印刷導体パターン32と導体パターン22との接続が行なわれ、印刷抵抗体33を内蔵した多層のプリント基板100が得られる。ここで、導電性組成物51は層間接続材料であり、ビアホール24と導電性組成物51とで、ビアを構成している。
【0053】
ここで、導体パターン22の層間接続のメカニズムを簡単に説明する。ビアホール24内に充填され乾燥された導電ペースト50は、錫粒子と銀粒子とが混合された状態にある。そして、このペースト50が250〜350℃に加熱されると、錫粒子の融点は232℃であり、銀粒子の融点は961℃であるため、錫粒子は融解し、銀粒子の外周を覆うように付着する。
【0054】
この状態で加熱が継続すると、融解した錫は、銀粒子の表面から拡散を始め、錫と銀との合金(融点480℃)を形成する。このとき、導電ペースト50には1〜10MPaの圧力が加えられているため、錫と銀との合金形成に伴い、ビアホール24内には、焼結により一体化した合金からなる導電性組成物51が形成される。
【0055】
ビアホール24内で導電性組成物51が形成されているときには、この導電性組成物51は加圧されているため、導体パターン22のビアホール24の底部を構成している面に圧接される。これにより、導電性組成物51中の錫成分と、導体パターン22を構成する銅箔の銅成分とが相互に固相拡散し、導電性組成物51と導体パターン22との界面に固相拡散層を形成して電気的に接続する。
【0056】
また、印刷導体パターン32は、前述の導体形成ペーストを焼成することにより、セラミック基板31との界面側においてガラス成分がリッチな状態となり、表面側において銀成分がリッチな状態となっている。そして、上述の導体パターン22の層間接続とほぼ同様のメカニズムにより、印刷導体パターン32は、ビアホール24内で形成された導電性組成物51と、導電性組成物51と導体パターン22との界面および導電性組成物51と印刷導体パターン32との界面に形成された固相拡散層とを介して導体パターン22と電気的に接続する。
【0057】
真空加熱プレス機により加圧しつつ加熱されているとき、樹脂フィルム23の弾性率は約5〜40MPaに低下している。また、導体パターン22、印刷導体パターン32および導電性組成物51は、250℃以上に加熱されることで表面の活性度が向上している。従って、各樹脂フィルム23およびセラミック基板31相互を確実に接着できるとともに、導体パターン22、印刷導体パターン32および導電性組成物51と樹脂フィルム23とを確実に接着することができる。
【0058】
なお、加熱プレス時の樹脂フィルム23の弾性率は1〜1000MPaであることが好ましい。弾性率が1000MPaより大きいと樹脂フィルム23間が熱融着し難く、加圧により導体パターン22に大きな応力が加わり断線等の不具合が発生し易い。また、弾性率が1MPaより小さいと加圧により樹脂フィルムが流れ易く、導体パターン22が移動したりしてプリント基板100を形成し難い。
【0059】
上記のようにしてプリント基板100が得られたら、その後、図2(h)に示すように、プリント基板100の上面に形成された導体パターン22上にフリップチップ素子のような実装部品61をマウントして半田付けを行ない、部品実装を行う。
【0060】
なお、上述の製造工程において、図1(c)に示す工程が本実施形態における充填工程であり、図1(d)に示す工程が本実施形態における印刷導体パターン形成工程、図1(e)に示す工程が本実施形態における印刷電気素子形成工程、図2(f)に示す工程が本実施形態における積層工程である。また、図2(f)に示す積層体を加熱プレスして図2(g)に示すプリント基板100を形成する工程が本実施形態における接着工程である。
【0061】
上述の構成および製造方法によれば、複数の片面導体パターンフィルム21とセラミック基板31とを積層し、この積層体を両面から加熱プレスすることにより、各樹脂フィルム23とセラミック基板31相互を一括して接着し、セラミック基板31上に樹脂フィルム23からなる樹脂基材26を接着した所謂多層化複合基板であるプリント基板100が得られる。従って、従来に比べてプリント基板の製造工程を簡素化することが可能となる。
【0062】
また、セラミック基板31上に同一構成の片面導体パターンフィルム21を積層して多層化することができる。従って、複数種の導体パターン形成フィルムを準備、加工する場合に比べて、製造工程を一層簡素化することが可能である。
【0063】
また、プリント基板100は下面側にセラミック基板31を備える基板であり、図2(h)に示すように、プリント基板100の上面に電気素子61を表面実装するとともに、印刷抵抗体33を内蔵することにより、放熱性等の熱的性質に優れるとともに、高密度実装に対応することができる。
【0064】
また、図2(h)に示すような実装基板において、両面に配置されるセラミック基板31とフリップチップ素子等の表面実装された電気素子61とは、樹脂基材26に比較して高剛性であるとともに、両者の熱膨張係数が近似している。従って、実装基板において熱影響による応力集中を発生し難い。
【0065】
(他の実施形態)
上記一実施形態において、プリント基板製造時に、図1(d)に示すように、セラミック基板31上に印刷導体パターン32を形成した後、図1(e)に示すように印刷抵抗体33を形成したが、セラミック基板31上に印刷抵抗体33等の印刷電気素子のみ形成し、印刷導体パターンを形成しないものであってもよい。
【0066】
ただし、この場合には、積層工程においてセラミック基板31と接する最下層の片面導体パターンフィルム21の樹脂フィルム23には、印刷抵抗体33と接続できる位置にビアホール24を配置し、加熱プレスによって、図3に示すように、ビアホール24内の導電性組成物51(導電ペースト50が焼結した組成物)を介して導体パターン22と印刷抵抗体33とを電気的に接続するものである。
【0067】
これによれば、上記一実施形態に対し印刷導体パターン形成工程を省略することができるので、製造工程の一層の簡素化が可能である。
【0068】
また、上記一実施形態において、樹脂フィルム23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる樹脂フィルムを用いたが、これに限らず、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)もしくはポリエーテルイミド(PEI)を単独で使用することも可能である。
【0069】
さらに、熱可塑性ポリイミド、または所謂液晶ポリマー等の熱可塑性樹脂を用いてもよい。加熱プレス時の加熱温度において弾性率が1〜1000MPaであり、後工程である半田付け工程等で必要な耐熱性を有する樹脂フィルムであれば好適に用いることができる。
【0070】
また、上記一実施形態において、導体パターン22は、導体箔をエッチングしてパターン形成するものであったが、金属成分を含有する導電ペーストをパターン印刷する等の方法により形成するものであってもよい。
【0071】
また、上記一実施形態において、セラミック基板31をプリント基板100の片面の全面に設けるものであったが、片面の一部に設けるものであってもよいし、両面に設けるものであってもよい。また、セラミック基板31の両面に導体パターン形成フィルムを接着し樹脂基材を形成するものであってもよい。
【0072】
また、上記各実施形態において、プリント基板100は4層基板であったが、層数が限定されるものではないことは言うまでもない。
【図面の簡単な説明】
【図1】本発明における一実施形態のプリント基板の概略の製造工程の一部を示す工程別断面図である。
【図2】本発明における一実施形態のプリント基板の概略の製造工程の一部(図1に図示した工程に続く工程)を示す工程別断面図である。
【図3】本発明における他の実施形態のプリント基板の断面図である。
【符号の説明】
21 片面導体パターンフィルム(導体パターン形成フィルム)
22 導体パターン
23 樹脂フィルム
24 ビアホール(有底ビアホール)
26 樹脂基材
31 セラミック基板
32 印刷導体パターン
33 印刷抵抗体(印刷電気素子)
50 導電ペースト(層間接続材料)
51 導電性組成物(層間接続材料)
61 電気素子
100 プリント基板

Claims (6)

  1. 熱可塑性樹脂からなる樹脂フィルム(23)の表面に導体パターン(22)が形成された導体パターンフィルム(21)とセラミック基板(31)とを、複数の導体パターンフィルムを積層後加圧しつつ加熱して相互に接着して、セラミック基板(31)に樹脂基材(26)を積層形成するプリント基板において、前記樹脂フィルム(23)に形成されたビアホール(24)内に充填された導電ペースト(50)により、一つの樹脂フィルム(23)に形成された導体パターン(22)が積層される他の樹脂フィルム(23)に形成された導体パターン(22)に電気的に接続されており、加熱前の導電ペースト(50)は、平均粒径が0.5〜20μmで、比表面積が0.1〜1.5m/gの錫粒子と銀粒子を、有機溶剤によりペースト化したものであって、
    前記セラミック基板(31)は、前記導体パターン形成フィルム(21)が接着した面に、電気素子形成ペーストを印刷した後焼成して形成された印刷電気素子(33)のみを備え、
    前記樹脂フィルム(23)に形成されたビアホール(24)内に充填された導電ペースト(50)により、前記印刷電気素子(33)と前記樹脂フィルム(23)に形成された前記導体パターン(22)とが電気的に接続していることを特徴とするプリント基板。
  2. 前記熱可塑性樹脂は、前記加圧しつつ加熱するときの加熱温度において、弾性率が1〜1000MPaであることを特徴とする請求項1に記載のプリント基板。
  3. 前記導体パターン形成フィルム(21)は、前記樹脂フィルム(23)の片面のみに前記導体パターン(22)が形成された片面導体パターンフィルム(21)であることを特徴とする請求項1または請求項2に記載のプリント基板。
  4. 熱可塑性樹脂からなる樹脂フィルム(23)の表面に導体パターン(22)とビアホール(24)とを形成する工程と、
    樹脂フィルム(23)に形成されたビアホール(24)内に、平均粒径が0.5〜20μmで、比表面積が0.1〜1.5m/gの錫粒子と銀粒子を、有機溶剤によりペースト化した導電ペースト(50)を充填する充填工程と、
    樹脂フィルム(23)の表面に導体パターン(22)が形成された複数の導体パターン形成フィルム(21)とセラミック基板(31)とを積層する積層工程と、
    前記積層工程後に、積層した前記導体パターン形成フィルム(21)と前記セラミック基板(31)との積層体を両面から加圧しつつ加熱することにより、前記導体パターン形成フィルム(21)および前記セラミック基板(31)相互の接着を行なうとともに、前記ビアホール(24)内に充填された導電ペースト(50)により、一つの樹脂フィルム(23)に形成された導体パターン(22)を積層された他の樹脂フィルム(23)に形成された導体パターン(22)に電気的に接続する接着工程とを備え、
    セラミック基板(31)に樹脂基材(26)を積層形成する製造方法において、
    前記積層工程を行なう前に、前記接着工程において前記セラミック基板(31)の前記導体パターン形成フィルム(21)が接着する面に、電気素子形成ペーストを印刷後焼成して印刷電気素子(33)を形成する印刷電気素子形成工程を備えるとともに、
    前記ビアホール(24)を形成する工程は、前記導体パターン形成フィルム(21)に形成された前記導体パターン(22)を底面とする有底ビアホール(24)を形成する工程からなり、
    前記接着工程において、前記有底ビアホール(24)内の前記導電ペースト(50)を介して、前記導体パターン形成フィルム(21)の前記導体パターン(22)と前記セラミック基板(31)の前記印刷電気素子(33)とを導通させることを特徴とするプリント基板の製造方法。
  5. 前記導体パターン(22)は少なくとも金属成分を含有し、前記接着工程において、250℃以上、かつ前記樹脂フィルム(23)を形成する前記熱可塑性樹脂の弾性率が1〜1000MPaとなる温度で加熱することを特徴とする請求項4に記載のプリント基板の製造方法。
  6. 前記導体パターン形成フィルム(21)は、前記樹脂フィルム(23)の片面のみに前記導体パターン(22)が形成された片面導体パターンフィルム(21)であることを特徴とする請求項4または請求項5に記載のプリント基板の製造方法。
JP2001179117A 2001-06-13 2001-06-13 プリント基板のおよびその製造方法 Expired - Fee Related JP3840921B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2001179117A JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法
US10/163,998 US6818836B2 (en) 2001-06-13 2002-06-07 Printed circuit board and its manufacturing method
DE60227609T DE60227609D1 (de) 2001-06-13 2002-06-07 Mehrschichtige gedruckte Leiterplatte umfassend einen Keramik Substrat
EP02012743A EP1267596B1 (en) 2001-06-13 2002-06-07 Multilayer printed circuit board comprising a ceramic substrate
TW091112666A TW556454B (en) 2001-06-13 2002-06-11 Printed circuit board and its manufacturing method
SG200203455A SG115480A1 (en) 2001-06-13 2002-06-11 Printed circuit board and its manufacturing method
KR1020020033020A KR100574847B1 (ko) 2001-06-13 2002-06-12 인쇄회로기판 및 그의 제조방법
MXPA02005828A MXPA02005828A (es) 2001-06-13 2002-06-12 Placa de circuitos impresos y su metodo de manufactura.
CNB021232261A CN1193646C (zh) 2001-06-13 2002-06-13 印刷电路板及其制造方法
US10/909,434 US7240429B2 (en) 2001-06-13 2004-08-03 Manufacturing method for a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001179117A JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2002374067A JP2002374067A (ja) 2002-12-26
JP3840921B2 true JP3840921B2 (ja) 2006-11-01

Family

ID=19019725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001179117A Expired - Fee Related JP3840921B2 (ja) 2001-06-13 2001-06-13 プリント基板のおよびその製造方法

Country Status (9)

Country Link
US (2) US6818836B2 (ja)
EP (1) EP1267596B1 (ja)
JP (1) JP3840921B2 (ja)
KR (1) KR100574847B1 (ja)
CN (1) CN1193646C (ja)
DE (1) DE60227609D1 (ja)
MX (1) MXPA02005828A (ja)
SG (1) SG115480A1 (ja)
TW (1) TW556454B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389010B1 (en) * 1995-10-05 2002-05-14 Intermec Ip Corp. Hierarchical data collection network supporting packetized voice communications among wireless terminals and telephones
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP2003332749A (ja) 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
US6981318B2 (en) * 2002-10-22 2006-01-03 Jetta Company Limited Printed circuit board manufacturing method
JP2004184797A (ja) * 2002-12-05 2004-07-02 Seiko Epson Corp 電子装置及びその製造方法並びに電子機器
JP2004266074A (ja) * 2003-02-28 2004-09-24 Olympus Corp 配線基板
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005026445A (ja) * 2003-07-02 2005-01-27 North:Kk 多層配線板とその製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US20050094465A1 (en) * 2003-11-03 2005-05-05 Netlist Inc. Printed circuit board memory module with embedded passive components
JP4541051B2 (ja) * 2004-07-07 2010-09-08 大日本印刷株式会社 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
JP2006190901A (ja) * 2005-01-07 2006-07-20 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP2006253225A (ja) * 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
US7374811B2 (en) * 2005-04-05 2008-05-20 Sv Probe Pte Ltd. Probe pad structure in a ceramic space transformer
JP4341588B2 (ja) * 2005-06-09 2009-10-07 株式会社デンソー 多層基板及びその製造方法
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
US7334323B2 (en) * 2005-07-11 2008-02-26 Endicott Interconnect Technologies, Inc. Method of making mutilayered circuitized substrate assembly having sintered paste connections
JP4544066B2 (ja) * 2005-07-13 2010-09-15 株式会社デンソー 電子制御装置及び電子制御装置の製造方法
WO2007043165A1 (ja) * 2005-10-11 2007-04-19 Fujitsu Limited 多層配線基板及びその製造方法
JP4777764B2 (ja) * 2005-12-08 2011-09-21 ニチコン株式会社 温度補償回路基板の製造方法
KR100797716B1 (ko) * 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 led-백라이트유닛 및 그 제조방법
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
US7808797B2 (en) * 2006-12-11 2010-10-05 Intel Corporation Microelectronic substrate including embedded components and spacer layer and method of forming same
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ic検査装置用基板及びその製造方法
DE102007063282A1 (de) * 2007-12-27 2009-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines elektrischen Leiters durch Auftragen zumindest einer Paste, insbesondere Dickschichtpaste
KR100990942B1 (ko) 2008-08-29 2010-11-01 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8076587B2 (en) * 2008-09-26 2011-12-13 Siemens Energy, Inc. Printed circuit board for harsh environments
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
KR101125752B1 (ko) * 2009-03-03 2012-03-27 코아셈(주) 인쇄 회로 기판 및 그 제조 방법
US8289727B2 (en) 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
JP6113664B2 (ja) * 2011-12-16 2017-04-12 エプコス アクチエンゲゼルシャフトEpcos Ag 抵抗体内蔵多層ガラスセラミック基板
JP6064479B2 (ja) 2012-09-19 2017-01-25 株式会社ジェイテクト 制御装置および同装置を備えるモータユニット
JP6092572B2 (ja) * 2012-10-30 2017-03-08 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
EP2919286A4 (en) * 2012-11-06 2016-05-11 Ngk Insulators Ltd SUBSTRATE FOR LIGHT-EMITTING DIODES
WO2014073039A1 (ja) * 2012-11-06 2014-05-15 日本碍子株式会社 発光ダイオード用基板
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10068445B2 (en) 2015-06-24 2018-09-04 Google Llc Systems and methods of home-specific sound event detection
JP7070684B2 (ja) * 2018-07-25 2022-05-18 株式会社村田製作所 複合基板及び複合基板の製造方法
JP7279324B2 (ja) * 2018-09-14 2023-05-23 富士電機株式会社 半導体モジュール
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
GB2104058A (en) 1981-08-03 1983-03-02 Avx Corp Silver-filled glass metallizing paste
US4401767A (en) 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
US4436785A (en) 1982-03-08 1984-03-13 Johnson Matthey Inc. Silver-filled glass
US4459166A (en) 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
US4521329A (en) 1983-06-20 1985-06-04 E. I. Du Pont De Nemours And Company Copper conductor compositions
JPS60113993A (ja) 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
US4763403A (en) * 1986-12-16 1988-08-16 Eastman Kodak Company Method of making an electronic component
JPH01220893A (ja) 1988-02-29 1989-09-04 Toshiba Corp 多層回路基板
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JPH02110903A (ja) 1989-08-31 1990-04-24 Murata Mfg Co Ltd 抵抗体の製造方法
JPH0744343B2 (ja) 1990-10-11 1995-05-15 三菱マテリアル株式会社 抵抗内蔵型多層基板
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JPH0575260A (ja) 1991-09-17 1993-03-26 Toshiba Corp 多層回路基板の製造方法
JPH06232558A (ja) 1993-02-04 1994-08-19 Toshiba Corp 多層プリント配線板の製造方法
US5622769A (en) * 1993-02-12 1997-04-22 Kabushiki Kaisha Toshiba Ceramic circuit board having a thermal conductivity substrate
JPH06336562A (ja) 1993-05-28 1994-12-06 Hitachi Chem Co Ltd 導電ペースト
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
DE69417684T2 (de) 1993-10-29 1999-09-09 Dai-Ichi Kogyo Seiyaku Co. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
JP2603053B2 (ja) 1993-10-29 1997-04-23 松下電器産業株式会社 ビアホール充填用導体ペースト組成物並びにそれを用いた両面及び多層プリント基板とその製造方法
JPH0818240A (ja) 1994-06-29 1996-01-19 Kyocera Corp 厚膜回路基板
JPH08148828A (ja) 1994-11-18 1996-06-07 Hitachi Ltd 薄膜多層回路基板およびその製造方法
JP2933519B2 (ja) 1995-05-02 1999-08-16 内浜化成株式会社 樹脂の接着方法及び接着強度の向上した異種樹脂を含むプラスチック製品
US5740603A (en) 1995-07-31 1998-04-21 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing low dielectric constant multiple layer ceramic circuit board
KR0173234B1 (ko) * 1995-07-31 1999-05-01 이형도 다층 세라믹 회로 기판의 제조방법
JPH0955583A (ja) 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
JPH09199635A (ja) 1996-01-19 1997-07-31 Shinko Electric Ind Co Ltd 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09246723A (ja) * 1996-03-11 1997-09-19 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック回路基板
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ,半導体装置及び製造方法
JPH1081857A (ja) 1996-09-05 1998-03-31 Hitachi Cable Ltd 両面接着テープ、リードフレーム及び集積回路装置
TW383435B (en) 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP3299679B2 (ja) 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
JP3687041B2 (ja) 1997-04-16 2005-08-24 大日本印刷株式会社 配線基板、配線基板の製造方法、および半導体パッケージ
JPH11168282A (ja) 1997-12-05 1999-06-22 Sharp Corp 抵抗体内蔵多層配線板及びその製造方法
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
MY126446A (en) * 1998-05-13 2006-10-31 Mitsui Chemicals Incorporated Crystalline polyimide for melt molding having good thermal stability
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP4124297B2 (ja) * 1998-09-16 2008-07-23 大日本印刷株式会社 多層配線基板とその製造方法
JP3119630B2 (ja) 1998-09-18 2000-12-25 日本電気株式会社 半導体チップモジュール用多層回路基板およびその製造方法
JP3169907B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 多層配線構造およびその製造方法
JP3514647B2 (ja) 1999-01-05 2004-03-31 三菱樹脂株式会社 多層プリント配線板およびその製造方法
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
KR100332865B1 (ko) * 1999-09-15 2002-04-17 이형도 다층인쇄회로기판의 적층방법
JP2001217356A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板および半導体装置
US6535398B1 (en) * 2000-03-07 2003-03-18 Fujitsu Limited Multichip module substrates with buried discrete capacitors and components and methods for making

Also Published As

Publication number Publication date
US6818836B2 (en) 2004-11-16
KR20020094930A (ko) 2002-12-18
US20020189859A1 (en) 2002-12-19
EP1267596A2 (en) 2002-12-18
TW556454B (en) 2003-10-01
JP2002374067A (ja) 2002-12-26
US7240429B2 (en) 2007-07-10
DE60227609D1 (de) 2008-08-28
EP1267596A3 (en) 2004-05-12
KR100574847B1 (ko) 2006-04-27
EP1267596B1 (en) 2008-07-16
MXPA02005828A (es) 2004-12-13
CN1391428A (zh) 2003-01-15
CN1193646C (zh) 2005-03-16
SG115480A1 (en) 2005-10-28
US20050000725A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
JP3840921B2 (ja) プリント基板のおよびその製造方法
JP3969192B2 (ja) 多層配線基板の製造方法
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3867523B2 (ja) プリント基板およびその製造方法
KR100526079B1 (ko) 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
JP2007324550A (ja) 多層基板
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004186645A (ja) 回路基板およびその製造方法
JP3956087B2 (ja) プリント基板の製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2006093439A (ja) 多層基板及びその製造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP3900862B2 (ja) プリント基板の製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004111702A (ja) 配線基板およびその製造方法
JPH0265194A (ja) 厚膜素子を有するプリント配線板の製造方法
JP2002026527A (ja) 積層配線基板及びその製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP3915662B2 (ja) 多層回路基板の製造方法
JP2004031814A (ja) 配線基板およびそれを用いた電子装置
JP2007053393A (ja) 多層基板およびその製造方法
JP2003110220A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees