[go: up one dir, main page]

JP2007324550A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2007324550A
JP2007324550A JP2006156687A JP2006156687A JP2007324550A JP 2007324550 A JP2007324550 A JP 2007324550A JP 2006156687 A JP2006156687 A JP 2006156687A JP 2006156687 A JP2006156687 A JP 2006156687A JP 2007324550 A JP2007324550 A JP 2007324550A
Authority
JP
Japan
Prior art keywords
electronic component
conductor pattern
multilayer substrate
resin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006156687A
Other languages
English (en)
Inventor
Satoshi Takeuchi
聡 竹内
Hiroteru Kamiya
博輝 神谷
Motonori Shimizu
元規 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006156687A priority Critical patent/JP2007324550A/ja
Priority to DE102007024435A priority patent/DE102007024435A1/de
Priority to US11/806,485 priority patent/US20080017409A1/en
Priority to CNA2007101088414A priority patent/CN101087492A/zh
Publication of JP2007324550A publication Critical patent/JP2007324550A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10909Materials of terminal, e.g. of leads or electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品の電極の接続信頼性を向上させることができる多層基板を提供すること。
【解決手段】真空加熱プレス機により加圧しつつ加熱されることによって形成されるものであり、絶縁性材料からなる絶縁基材39に導電性組成物51にて電気的に接続される導体パターンが多層に配置されると共に、絶縁基材39内に電子部品41が内蔵されてなる多層基板100であって、電子部品41は、導電性組成物51及び導体パターン22の少なくとも一方と電気的に接続するものであり、真空加熱プレス機により加圧しつつ加熱する際の温度よりも溶融点が高い材料で形成された電極42を備える。
【選択図】図1

Description

本発明は、電子部品が内蔵される多層基板に関するものである。
従来、電子部品を内蔵する多層基板として特許文献1に示すものがあった。
特許文献1に示す多層基板は、導体パターンと層間接続部の少なくとも一方が形成された複数の片面導体パターンフィルム(樹脂フィルム)の内一部の片面導体パターンフィルムに貫通孔を形成する。この貫通穴を有する片面導体パターンフィルムを複数層積層し、貫通穴が形成されていない片面導体パターンフィルムでその貫通穴を塞ぐことによって凹部を形成する。そして、この凹部に電極を備える電子部品を配置して、貫通穴が形成されていない片面導体パターンフィルムで電子部品が配置された凹部を塞ぎ、積層した片面導体パターンフィルムの両面から加熱プレスすることによって形成するものである。
特開2003−289578号公報
凹部のサイズは、電子部品の外形ばらつき、貫通孔の加工精度、電子部品の搭載位置精度を考慮して電子部品の外形より若干大きくする場合がある。したがって、電子備品と凹部との間には、クリアランスが生じることとなる。
一方、電子部品の電極は、電極を構成する材料の溶融点が加熱プレス時の温度よりも低い場合、加熱プレス時の過熱温度によって溶融する。
したがって、電極は、凹部に電子部品を配置して加熱プレスすると、溶融してクリアランスに流れ込み、電子部品の電極同士で接続してしまったりして接続信頼性が低下する可能性があった。
本発明は、上記問題点に鑑みなされたものであり、電子部品の電極の接続信頼性を向上させることができる多層基板を提供することを目的とする。
上記目的を達成するために請求項1に記載の多層基板は、絶縁性材料からなる基部に加熱処理によって層間接続部と電気的に接続される導体パターンが多層に配置されると共に、その基部内に電子部品が内蔵されてなる多層基板であって、電子部品は、加熱処理によって層間接続部及び前記導体パターンの少なくとも一方と電気的に接続するものであり、加熱処理の温度よりも溶融点が高い材料で形成された電極を備えることを特徴とするものである。
このように、電子部品の電極は、多層基板を形成する際の過熱処理の温度よりも溶融点が高い材料とすることによって、加熱処理時に溶融することがないので、電極間などの意図しない箇所と電気的に接続することを抑制することができる。
また、多層基板は、請求項2に示すように、基部は、少なくとも層間接続部及び導体パターンを備える樹脂フィルムを含む複数の樹脂フィルムを積層してなるものであり、電子部品は、樹脂フィルムに貫通孔を設けることによって基部に形成された空間部に配置されるようなものであってもよい。
このように、電子部品を配置する空間部を樹脂フィルムに設けた貫通穴によって形成することによって、積層する樹脂フィルムの枚数を調整するだけで電子部品に対応する深さの空間部とすることができる。
また、樹脂フィルムは、請求項3に示すように、熱可塑性樹脂フィルムを含むようにしてもよい。樹脂フィルムに貫通穴を形成する場合、加工精度、位置精度、電子部品の外形精度などを吸収するためにクリアランスを加味した寸法で形成するものである。また、樹脂フィルムを積層して基部を形成する場合、プレス加工で加熱・加圧することがある。そこで、請求項3に示すように、樹脂フィルムとして熱可塑性樹脂フィルムを含むことによって、プレス加工時に熱可塑性樹脂フィルムが溶融し、流動することでクリアランスはなくなり、電子部品を熱可塑性樹脂によって完全に封止することができる。
また、電極は、請求項4に示すように、金、ニッケル、銅、銅とニッケルとの合金、銀、層間接続部及び導体パターンの少なくとも一方と合金を形成しうる第1金属と加熱処理時の温度よりも高い溶融点を有する第2金属とからなる導電ペーストのいずれか、又は、それらのいくつかを積層して組み合わせたものとすることによって、加熱処理時に溶融せず、層間接続部及び導体パターンの少なくとも一方と強固に接続することができる。
また、請求項5に示すように、電極は、層間接続部との界面に形成された金属拡散層によって電気的に接続することによって、より一層強固に接続することができる。
以下、本発明の実施の形態を図に基づいて説明する。図1は、本発明の実施の形態における多層基板の概略構成を示す断面図である。図2は、本発明の実施の形態における多層基板の製造工程を示す工程別断面図である。図3は、本発明の実施形態における多層基板の電子部品を内蔵する箇所の部分的拡大斜視図である。図4は、本発明の実施形態における多層基板の電子部品を内蔵する箇所の部分的拡大断面図である。
図1に示すように、本実施の形態における多層基板100は、導体パターン22、絶縁基材39(基部)、導電性組成物51(層間接続部)、電子部品41、電子部品61などを備える。そして、多層基板100は、内蔵された電子部品41が、各樹脂フィルム23相互が確実に接着された絶縁基材39に対し位置決めされ、導体パターン22と確実に電気的接続されるとともに、絶縁基材39中に確実に封止される。
また、多層基板100は、少なくとも一方側の面(本実施の形態では、下面)にヒートシンク46を備えることによって、多層基板100の上面に電子部品61を表面実装するとともに、電子部品41を内蔵する場合でも、良好な放熱性を有することができる。すなわち、絶縁基材39は金属に比べて熱伝導率が低いため放熱がよくない。そこで絶縁基材39の片面に熱伝導率のよい金属製のヒートシンク46を備えることよって、多層基板100の熱伝導率を実効的に上げ、放熱性を向上させることができる。
電子部品41は、例えば、抵抗体、コンデンサ、フィルタ、IC等からなる。この電子部品41は、導体パターン22、導電ペースト50と電気的に接続するために、片面導体パターンフィルム21、31の積層方向の面を含む両端部に電極42が形成されている。
また、電極42は、電子部品41の両端部表面、すなわち、両端面と両端面からの所定範囲内のチップ表面にスパッタリング、イオンプレーティング、蒸着等によって下地電極(例えば、Cu,NiCr、Niなど)が形成される。そして、その下地電極の表面に、電解メッキなどによって多層基板100を製造する際に行う加熱処理時の温度よりも溶融点が高い材料が形成される。この多層基板100を製造する際に行う加熱処理時の温度よりも溶融点が高い材料としては、例えば、金、ニッケル、銅、銅とニッケルとの合金、銀、導電ペーストなどかならなる。なお、電極42の材料としては、金などの空気中で酸化しない材料が好ましい。また、導電ペーストは、導電性組成物51及び導体パターン22の少なくとも一方と合金を形成しうる第1金属と加熱処理時の温度よりも高い溶融点を有する第2金属とからなる。具体的には、特開2003−110243号公報に記載されている導電ペーストであり、平均粒径5μm、比表面積0.5m/gの錫粒子(本発明における第1金属)300gと、平均粒径1μm、比表面積1.2m/gの銀粒子(本発明における第2金属)300gとに、有機溶剤であるテルピネオール60gを加え、これをミキサーによって混練しペースト化したものである。
ここで、本発明の実施の形態における多層基板の製造方法に関して説明する。
図2(a)において、21は絶縁基材である樹脂フィルム23の片面に貼着された導体箔(本例では厚さ18μmの銅箔)をエッチングによりパターン形成した導体パターン22を有する片面導体パターンフィルムである。本例では、樹脂フィルム23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ75μmの熱可塑性樹脂フィルムを用いている。
図2(a)に示すように、導体パターン22の形成が完了すると、次に、図2(b)に示すように、樹脂フィルム23側から炭酸ガスレーザを照射して、導体パターン22を底面とする有底ビアホールであるビアホール24を形成する。ビアホールの形成は、炭酸ガスレーザの出力と照射時間等を調整することで、導体パターン22に穴を開けないようにしている。
ビアホール24の形成には、炭酸ガスレーザ以外にエキシマレーザ等が使用可能である。レーザ以外のドリル加工等のビアホール形成方法も可能であるが、レーザビームで穴あけ加工すると、微細な径で穴あけでき、導体パターン22にダメージを与えることが少ないため好ましい。
図2(b)に示すように、ビアホール24の形成が完了すると、次に、図2(c)に示すように、ビアホール24内に電気的な接続材料である導電ペースト50を充填する。導電ペースト50は、平均粒径5μm、比表面積0.5m/gの錫粒子300gと、平均粒径1μm、比表面積1.2m/gの銀粒子300gとに、有機溶剤であるテルピネオール60gにエチルセルロース樹脂6gを溶解したものを加え、これをミキサーによって混練しペースト化したものである。
ここで、エチルセルロース樹脂は、導電ペースト50に保形性を付与するために添加されており、保形性付与剤としてはアクリル樹脂等を採用することもできる。
導電ペースト50は、メタルマスクを用いたスクリーン印刷機により、片面導体パターンフィルム21のビアホール24内に印刷充填された後、140〜160℃で約30分間テルピネオールを乾燥させる。ビアホール24内への導電ペースト50の充填は、本例ではスクリーン印刷機を用いたが、確実に充填ができるのであれば、ディスペンサ等を用いる他の方法も可能である。
ここで、ペースト化のために添加する有機溶剤として、テルピネオール以外を用いることも可能であるが、沸点が150〜300℃の有機溶剤を用いることが好ましい。沸点が150℃未満の有機溶剤では、導電ペースト50の粘度の経時変化が大きくなるという不具合を発生し易い。一方、沸点が300℃を超える有機溶剤では、乾燥に要する時間が長くなり好ましくない。
また、本例では、導電ペースト50を構成する金属粒子として、平均粒径5μm、比表面積0.5m/gの錫粒子と、平均粒径1μm、比表面積1.2m/gの銀粒子とを用いたが、これらの金属粒子は、平均粒径が0.5〜20μmであるとともに、比表面積が0.1〜1.5m/gであることが好ましい。
金属粒子の平均粒径が0.5μm未満であったり、比表面積が1.5m2/gを超える場合には、ビアホール充填に適した粘度にペースト化するために多量の有機溶剤を必要とする。多量の有機溶剤を含んだ導電ペーストは乾燥に時間を要し、乾燥が不充分であると、層間接続時の加熱により多量のガスを発生するため、ビアホール24内にボイドが発生し易く、層間接続信頼性を低下させる。
一方、金属粒子の平均粒径が20μmを超えたり、比表面積が0.1m2/g未満の場合には、ビアホール24内に充填し難くなるとともに、金属粒子が偏在し易くなり、加熱しても均一な合金からなる後述する導電性組成物51を形成し難く、層間接続信頼性を確保し難いという問題があり好ましくない。
また、ビアホール24内へ導電ペースト50を充填する前に、導体パターン22のビアホール24に面する部位を薄くエッチング処理したり還元処理してもよい。これによると、後述するビア接続が一層良好に行なわれる。
一方、図2(d)において、31は、片面導体パターンフィルム21と同様に、図2(a)〜(c)に示した工程により、絶縁基材である樹脂フィルム23に導体パターン22の形成、ビアホール24の形成および導電ペースト50の充填を行なった片面導体パターンフィルムである。
なお、片面導体パターンフィルム31には、図2(b)に示すビアホール24の形成時に、後述する内蔵される電子部品41の配置位置に対応した位置に、レーザ加工により電子部品41の外形に対応する貫通孔35を形成している。
また、片面導体パターンフィルム31は、図3(a)に示すように、電子部品41を貫通穴35(空間部36)に挿設した際に、電子部品41を適切な位置に位置決めして固定するための突起311を部分的に形成している。突起の代わりに接着剤等によりフィルムに位置決めして固定してもよい。貫通孔35の寸法は、図3(b)に示すように、貫通孔35内に電子部品41を挿設したときに、電子部品41と樹脂フィルム23とのクリアランス312が、電子部品41の全周に渡って20μm以上でかつ樹脂フィルム23の厚さ(本例では75μm)以下となる寸法であることが好ましい。また、各片面導体パターンフィルム21,31間には、片面導体パターンフィルム21,31を積層した際に、図4の(a)に示すように、導体パターン22の厚みによるクリアランスも形成される。
貫通孔35の形成は、ビアホール24形成時にレーザ加工により行なったが、ビアホール24の形成時とは別に、パンチ加工やルータ加工等により形成することも可能である。
ここで、片面導体パターンフィルム31の樹脂フィルム23として、本例では、片面導体パターンフィルム21の樹脂フィルム23と同様に、ポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる厚さ75μmの熱可塑性樹脂フィルムを用いている。
片面導体パターンフィルム31への貫通孔35の形成、片面導体パターンフィルム21、31のビアホール24内への導電ペースト50の充填および乾燥が完了すると、図1(e)に示すように、片面導体パターンフィルム21、31を複数枚(本例では6枚)積層する。
このとき、片面導体パターンフィルム21、31は導体パターン22が設けられた側を上側として積層する。すなわち、片面導体パターンフィルム21、31は、導体パターン22が形成された面と導体パターン22が形成されていない面とが向かい合うように積層する。
ここで、図2、図3(a)、及び図4(a)に示すように、貫通孔35により形成された空間部36の厚さが後述する電子部品41の厚さに対応するように、同じ位置に貫通孔35を設けた片面導体パターンフィルム31を複数枚(本例では2枚)隣接して積層している。本例では、電子部品41の厚さが160μmであるため、空間部36の厚さがこれに対し略同等以下となるように、厚さ方向の寸法が75μmの貫通孔35が2つ隣接するように(すなわち空間部36の厚さが150μmとなるように)片面導体パターンフィルム31を積層した。そして、片面導体パターンフィルム21、31を積層するときに、貫通孔35により形成される空間部36内には、電子部品41が挿設される。
そして、電子部品41が挿設される空間部36の上側に積層配置される片面導体パターンフィルム21には、導体パターン22と電極42とを電気的に接続できる位置に、導電ペースト50が充填されたビアホール24が配置されている。
さらに、積層された複数層の片面導体パターンフィルム21、31の下方側には、アルミニウム製のヒートシンク46を積層する。ヒートシンク46は本実施形態における金属ベース部材である。ちなみに、ヒートシンク46と接する最下層の樹脂フィルム23にはビアホール24は形成していない。このように、積層された複数層の片面導体パターンフィルム21、31の少なくとも一方側の面(本実施の形態では下方側)にヒートシンク46を設けることによって、金属に比べて熱伝導率が低い絶縁基材39を備える多層基板100の熱伝導率を実効的に上げ、放熱性を向上させることができる。
図2(e)に示すように片面導体パターンフィルム21、31およびヒートシンク46を積層したら、これらの上下両面から真空加熱プレス機により加熱しながら加圧する。本例では、250〜350℃の温度に加熱し1〜10MPaの圧力で10〜20分間加圧した(加熱処理)。
これにより、図2(f)に示すように、各片面導体パターンフィルム21、31およびヒートシンク46相互が接着される。樹脂フィルム23は全て同じ熱可塑性樹脂材料によって形成されているので、容易に熱融着して一体化した絶縁基材39となる。
さらに、ビアホール24内の導電ペースト50が焼結して一体化した導電性組成物51により隣接する導体パターン22の層間接続が行なわれるとともに、電子部品41の電極42と導体パターン22との接続が行なわれ、電子部品41を内蔵した多層の多層基板100が得られる。
ここで、導体パターン22の層間接続のメカニズムを簡単に説明する。ビアホール24内に充填され乾燥された導電ペースト50は、錫粒子と銀粒子とが混合された状態にある。そして、このペースト50が250〜350℃に加熱されると、錫粒子の融点は232℃であり、銀粒子の融点は961℃であるため、錫粒子は融解し、銀粒子の外周を覆うように付着する。
この状態で加熱が継続すると、融解した錫は、銀粒子の表面から拡散を始め、錫と銀との合金(融点480℃)を形成する。このとき、導電ペースト50には1〜10MPaの圧力が加えられているため、錫と銀との合金形成に伴い、ビアホール24内には、焼結により一体化した合金からなる導電性組成物51が形成される。
ビアホール24内で導電性組成物51が形成されているときには、この導電性組成物51は加圧されているため、導体パターン22のビアホール24の底部を構成している面に圧接される。これにより、導電性組成物51中の錫成分と、導体パターン22を構成する銅箔の銅成分とが相互に固相拡散し、導電性組成物51と導体パターン22との界面に固相拡散層を形成して電気的に接続する。
また、電子部品41の電極42は、図4(b)に示すように、上述の導体パターン22の層間接続とほぼ同様のメカニズムにより、ビアホール24内で形成された導電性組成物51と、導電性組成物51と導体パターン22との界面および導電性組成物51と電極42との界面に形成された金属拡散層とを介して導体パターン22と電気的に接続する。
真空加熱プレス機により加圧しつつ加熱されているとき、樹脂フィルム23の弾性率は約5〜40MPaに低下している。従って、貫通孔35の周囲の樹脂フィルム23は貫通孔35内に押し出されるように変形しようとする。また、貫通孔35のフィルム積層方向に位置する樹脂フィルム23も貫通孔35内に押し出されるように変形しようとする。すなわち、空間部36の周囲の樹脂フィルム23は空間部36方向に押し出される。
これにより、電子部品41は、樹脂フィルム23が変形しながら一体化した絶縁基材39により封止される。なお、加熱プレス時の樹脂フィルム23の弾性率は1〜1000MPaであることが好ましい。弾性率が1000MPaより大きいと樹脂フィルム23間が熱融着し難いとともに、樹脂フィルム23を変形させ難い。また、弾性率が1MPaより小さいと加圧により樹脂フィルムが流れ易く多層基板100を形成し難い。
また、真空加熱プレス機による加熱温度よりも溶融点の低い材料(錫など)を電子部品41の電極42として用いた場合、真空加熱プレス機により加圧しつつ加熱されているとき、この電極42は、溶融しているが、樹脂フィルム23が空間部36方向に押し出されるとき、溶融した電極42を押し出し、図5(a)に示すように、クリアランス312に流れ込み、流れ込み部421を形成する可能性がある。図5は、電子部品41を挿説する箇所の断面図(図4のA−A断面図)であり、(a)は電極42の材料として錫を用いた場合であり、(b)は電極42の材料として金を用いた場合である。
図5(a)に示すように、電子部品41の電極42がクリアランス312に流れ込み、流れ込み部421を形成してしまうと、導体パターン22や電子部品41の他の電極など意図しない箇所と流れ込み部421が電気的に接続してしまうこととなり接続信頼性が低下する可能性があった。
そこで、本実施の形態においては、電子部品41の電極42として、真空加熱プレス機により加圧しつつ加熱されているとき(加熱処理時)の温度よりも溶融点が高い材料(金、ニッケル、銅、銅とニッケルとの合金、銀、導電ペーストなど)を用いる。このように電子部品41の電極42に真空加熱プレス機により加圧しつつ加熱されているとき(加熱処理時)の温度よりも溶融点が高い材料を用いることによって、図5(b)に示すように、真空加熱プレス機により加圧しつつ加熱した場合であっても、電極42はクリアランス312に流れ込むことがない。従って、電子部品41の電極42の接続信頼性を向上させることができる。
なお、上記各例では、電子部品の電極は、電子部品のフィルム平面方向に形成されていたが、導体パターンとの電気的接続が可能であれば、電極がフィルム積層方向以外の方向に形成されているものであってもよい。
また、上記各実施形態において、樹脂フィルム23としてポリエーテルエーテルケトン樹脂65〜35重量%とポリエーテルイミド樹脂35〜65重量%とからなる樹脂フィルムを用いたが、これに限らず、ポリエーテルエーテルケトン樹脂とポリエーテルイミド樹脂に非導電性フィラーを充填したフィルムであってもよいし、ポリエーテルエーテルケトン(PEEK)もしくはポリエーテルイミド(PEI)を単独で使用することも可能である。
さらに、ポリフェニレンサルファイド(PPS)、熱可塑性ポリイミド、または所謂液晶ポリマー等の熱可塑性樹脂を用いてもよい。加熱プレス時の加熱温度において弾性率が1〜1000MPaであり、後工程である半田付け工程等で必要な耐熱性を有する樹脂フィルムであれば好適に用いることができる。
また、上記各実施形態において、ヒートシンク46を多層基板100の最下面の全面に設けるものであったが、一部に設けるものであってもよいし、最上面との両面に設けるものであってもよい。また、放熱性向上等の要求がなければ、ヒートシンク46を設けない多層基板であってもよいことはもちろんである。
なお、ヒートシンク46を設ける場合には、ヒートシンク46の絶縁基材39への接着面に、接着性や熱伝導性の向上を目的として、例えばポリエーテルイミドシート、熱伝導性フィラーを含有した熱硬化性樹脂シートもしくは熱伝導性フィラーを含有した熱可塑性樹脂シート等の所謂ボンディングシートを形成したものであってもよい。
また、上記各実施形態において、多層基板100は6層基板であったが、層数が限定されるものではないことは言うまでもない。
本発明の実施の形態における多層基板の概略構成を示す断面図である。 本発明の実施の形態における多層基板の製造工程を示す工程別断面図である。 本発明の実施形態における多層基板の電子部品を挿設する箇所の部分的拡大斜視図である。 本発明の実施形態における多層基板の電子部品を挿設する箇所の部分的拡大断面図である。 電子部品41を挿説する箇所の図4におけるA−Aに相当する断面図であり、(a)は電極42の材料として錫を用いた場合であり、(b)は電極42の材料として金を用いた場合である。
符号の説明
21 片面導体パターンフィルム、22 導体パターン、23 樹脂フィルム、24 ビアホール、31 片面導体パターンフィルム、35 空間部、39 絶縁基材、41 電子部品、42 電極、50 導電ペースト(層間接続部)、51 導電性組成物(層間接続部)、100 多層基板

Claims (5)

  1. 絶縁性材料からなる基部に加熱処理によって層間接続部と電気的に接続される導体パターンが多層に配置されると共に、当該基部内に電子部品が内蔵されてなる多層基板であって、
    前記電子部品は、前記加熱処理によって前記層間接続部及び前記導体パターンの少なくとも一方と電気的に接続するものであり、当該加熱処理の温度よりも溶融点が高い材料で形成された電極を備えることを特徴とする多層基板。
  2. 前記基部は、少なくとも前記層間接続部及び前記導体パターンを備える樹脂フィルムを含む複数の樹脂フィルムを積層してなるものであり、前記電子部品は、前記樹脂フィルムに貫通孔を設けることによって前記基部に形成された空間部に配置されることを特徴とする請求項1に記載の多層基板。
  3. 前記樹脂フィルムは、熱可塑性樹脂フィルムを含むことを特徴とする請求項2に記載の多層基板。
  4. 前記電極は、金、ニッケル、銅、銅とニッケルとの合金、銀、前記層間接続部及び前記導体パターンの少なくとも一方と合金を形成しうる第1金属と前記加熱処理時の温度よりも高い溶融点を有する第2金属とからなる導電ペーストのいずれか、又は、それらのいくつかを積層したものからなることを特徴とする請求項1乃至請求項3のいずれかに記載の多層基板。
  5. 前記電極は、前記層間接続部及び前記導体パターンの少なくとも一方との界面に形成された金属拡散層によって電気的に接続することを特徴とする請求項1乃至4のいずれかに記載の多層基板。
JP2006156687A 2006-06-05 2006-06-05 多層基板 Withdrawn JP2007324550A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006156687A JP2007324550A (ja) 2006-06-05 2006-06-05 多層基板
DE102007024435A DE102007024435A1 (de) 2006-06-05 2007-05-25 Mehrschichtplatine
US11/806,485 US20080017409A1 (en) 2006-06-05 2007-05-31 Multilayer board
CNA2007101088414A CN101087492A (zh) 2006-06-05 2007-06-05 多层板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156687A JP2007324550A (ja) 2006-06-05 2006-06-05 多層基板

Publications (1)

Publication Number Publication Date
JP2007324550A true JP2007324550A (ja) 2007-12-13

Family

ID=38650728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156687A Withdrawn JP2007324550A (ja) 2006-06-05 2006-06-05 多層基板

Country Status (4)

Country Link
US (1) US20080017409A1 (ja)
JP (1) JP2007324550A (ja)
CN (1) CN101087492A (ja)
DE (1) DE102007024435A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011006341A1 (de) 2010-04-02 2011-10-06 Denso Corporation Verfahren zur Fertigung eines Verdrahtungssubsrats mit eingebetteten Halbleiterchip
DE102011006489A1 (de) 2010-04-02 2012-05-10 Denso Corporation Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
JP2012186279A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 電子部品を内蔵した積層プリント配線板及びその製造方法
JPWO2015198870A1 (ja) * 2014-06-23 2017-04-20 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
JPWO2015194373A1 (ja) * 2014-06-18 2017-04-20 株式会社村田製作所 部品内蔵多層基板
JP2017513241A (ja) * 2014-04-04 2017-05-25 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
WO2017119248A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
US11424170B2 (en) 2014-04-04 2022-08-23 Siemens Aktiengesellschaft Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4915519B2 (ja) * 2007-03-16 2012-04-11 富士通株式会社 多層配線基板構造
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
EP2813132B1 (en) * 2012-02-08 2018-04-11 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
TW201432961A (zh) * 2013-02-05 2014-08-16 Lextar Electronics Corp 基板結構
FR3035739B1 (fr) * 2015-04-30 2018-03-09 Thales Composant electronique, notamment hyperfrequence, resistant a l'humidite, et procede de packaging d'un tel composant
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
FR3098646B1 (fr) 2019-07-11 2022-03-25 Thales Sa Composant electronique resistant a l'humidite et procede de realisation d'un tel composant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
JP3840921B2 (ja) * 2001-06-13 2006-11-01 株式会社デンソー プリント基板のおよびその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011006341A1 (de) 2010-04-02 2011-10-06 Denso Corporation Verfahren zur Fertigung eines Verdrahtungssubsrats mit eingebetteten Halbleiterchip
DE102011006489A1 (de) 2010-04-02 2012-05-10 Denso Corporation Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102011006489B4 (de) 2010-04-02 2022-11-03 Murata Manufacturing Co., Ltd. Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
JP2012186279A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 電子部品を内蔵した積層プリント配線板及びその製造方法
JP2017513241A (ja) * 2014-04-04 2017-05-25 シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
US10008394B2 (en) 2014-04-04 2018-06-26 Siemens Aktiengesellschaft Method for mounting an electrical component, wherein a hood is used, and hood suitable for use in said method
US11424170B2 (en) 2014-04-04 2022-08-23 Siemens Aktiengesellschaft Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
JPWO2015194373A1 (ja) * 2014-06-18 2017-04-20 株式会社村田製作所 部品内蔵多層基板
JPWO2015198870A1 (ja) * 2014-06-23 2017-04-20 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
WO2017119248A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
JPWO2017119248A1 (ja) * 2016-01-07 2018-10-04 株式会社村田製作所 多層基板、電子機器及び多層基板の製造方法
US10813209B2 (en) 2016-01-07 2020-10-20 Murata Manufacturing Co., Ltd. Multilayer substrate, electronic device, and a method for manufacturing a multilayer substrate

Also Published As

Publication number Publication date
CN101087492A (zh) 2007-12-12
US20080017409A1 (en) 2008-01-24
DE102007024435A1 (de) 2007-12-06

Similar Documents

Publication Publication Date Title
JP2007324550A (ja) 多層基板
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP3867593B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP3969192B2 (ja) 多層配線基板の製造方法
JP3840921B2 (ja) プリント基板のおよびその製造方法
KR100526079B1 (ko) 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판
JP3882540B2 (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2014107552A (ja) 多層回路基板及びその製作方法
JP4069712B2 (ja) 多層プリント基板
JP2006093439A (ja) 多層基板及びその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP5830864B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
JP2010021368A (ja) 部品内蔵配線基板及びその製造方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
JP3945316B2 (ja) 多層配線基板及びその製造方法
JP2007088058A (ja) 多層基板、及びその製造方法
JP2005251949A (ja) 配線基板及びその製造方法
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
US20120132464A1 (en) Method for manufacturing printed wiring board, printed wiring board, and electronic device
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2004119507A (ja) 回路基板構造
JP4003556B2 (ja) プリント基板の製造方法
JP2005129727A (ja) 多層配線基板及びその製造方法
JP2009054773A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091014