[go: up one dir, main page]

JP2011222553A - 半導体チップ内蔵配線基板及びその製造方法 - Google Patents

半導体チップ内蔵配線基板及びその製造方法 Download PDF

Info

Publication number
JP2011222553A
JP2011222553A JP2010086345A JP2010086345A JP2011222553A JP 2011222553 A JP2011222553 A JP 2011222553A JP 2010086345 A JP2010086345 A JP 2010086345A JP 2010086345 A JP2010086345 A JP 2010086345A JP 2011222553 A JP2011222553 A JP 2011222553A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
pad
film
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010086345A
Other languages
English (en)
Inventor
Koji Kondo
宏司 近藤
Kazuo Tada
和夫 多田
Yuji Otani
祐司 大谷
Toshio Suzuki
俊夫 鈴木
Yoshiharu Harada
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010086345A priority Critical patent/JP2011222553A/ja
Priority to TW099145232A priority patent/TWI429024B/zh
Priority to KR1020110002306A priority patent/KR101193212B1/ko
Priority to CN2011100753642A priority patent/CN102215639A/zh
Publication of JP2011222553A publication Critical patent/JP2011222553A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップの接続信頼性を高めつつ、製造工程を簡素化でき製造時間を短縮することのできる半導体チップ内蔵配線基板の製造方法を提供すること。
【解決手段】積層工程においては、電極５１ａにＡｕからなるスタッドバンプが設けられた半導体チップ５０とパッド３１が形成された熱硬化性樹脂フィルム２１ｂとを、熱可塑性樹脂フィルム２２ｂを介してスタッドバンプ５２ａとパッド３１とが向き合う方向に配置する。また、加圧・加熱工程では、パッド３１とスタッドバンプ５２ａ、及び電極５１ａとスタッドバンプ５２ａとを固相拡散接合により接合することによって、パッド３１を構成するＣｕとスタッドバンプ５２ａを構成するＡｕとの合金層であるＣｕＡｕ合金層５２２を形成すると共に、電極５１ａのＡｌを全てＡｕＡｌ合金化してＡｌを含まないＡｕＡｌ合金層５２１とする。
【選択図】図５

Description

本発明は、熱可塑性樹脂を含む絶縁基材に配線部が形成され、半導体チップが内蔵された半導体チップ内蔵配線基板及びその製造方法に関するものである。
従来、熱可塑性樹脂を含む絶縁基材に配線部が形成され、電子部品が内蔵された部品内蔵基板の製造方法として、例えば特許文献１に記載のものが知られている。
この製法方法では、表面に導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、電子部品を内蔵するように積層して積層体とする。
そして、積層体に対して上下から加圧しつつ加熱することで、樹脂フィルムに含まれる熱可塑性樹脂を軟化させ、これにより、樹脂フィルムを相互に接着して一括で一体化するとともに電子部品を封止する。また、ビアホール内に充填した導電ペーストを焼結して層間接続部（導電性組成物）を形成し、電子部品の電極と対応するパッド（導体パターン）や、導体パターン同士を電気的に接続する。
これによれば、電子部品を内蔵する多層基板を、加圧・加熱により一括で形成することができ、製造工程を簡素化することができる。
ところで、素子が集積された半導体チップ（ＩＣチップ）では、素子の高集積化、高速化、半導体チップ（該半導体チップを内蔵した基板）の体格の増大抑制などのため、電極の間隔が益々狭いもの（所謂ファインピッチ）となってきている。このため、内蔵される電子部品として半導体チップ（ベアチップ）を採用し、再配線せずにフリップチップ実装する場合、上記した方法では、隣り合う層間接続部間での電気絶縁性を確保しようとすると、非常に小径（例えば直径数μｍ〜１０μｍ程度）のビアホールを形成せねばならず、ビアホールの形成や導電性ペーストの充填が困難となることが考えられる。
また、導電性ペーストの充填量も少ないため、半導体チップの電極や基板のパッドを構成する金属と拡散接合するのに十分な量の導電性粒子を確保できないことも考えられる。
これに対し、半導体チップの電極にスタッドバンプを設け、このスタッドバンプを基板のパッドに接続するフリップチップ実装を採用することも考えられる。なかでも特許文献２に記載のように、加圧しつつ加熱することで、半導体チップのＡｕバンプと基板の銅パッド（電極）とを直接的に接合すると、ファインピッチに対応しつつ、電気的な接続信頼性を向上することができる。
一方、半導体チップの電極とバンプとの接続信頼性を向上させる技術としては、特許文献３に開示された、Ａｌ電極とＡｕ（金）バンプとの接合構造を持つ半導体パッケージがある。この半導体パッケージにおいては、半導体チップ（トランジスタチップ）のＡｌ電極に対して、Ａｕバンプがボールボンディング法により形成され、その段階で例えば３００℃−２ｈや２５０℃−１０ｈの熱処理によりＡｕバンプ下のＡｌ電極を構成するＡｌが全てＡｕＡｌ合金に変えられている。これによって、Ａｌ電極／Ａｕバンプの強度を向上することができる。
特開２００７−３２４５５０号公報 特開２００１−６０６０２号公報 特開２０００−３４９１２５号公報
しかしながら、特許文献２に示されるように、バンプとパッドとを直接的に接合するには、加圧・加熱時間として所要の時間を必要とする。また、特許文献３に示されるように、Ａｌ電極を構成するＡｌを全てＡｕＡｌ合金に変えるのにも所要の時間（例えば、３００℃−２ｈや２５０℃−１０ｈ）を必要とする。このため、半導体チップ内蔵配線基板を形成するのに掛かる時間が長くなってしまう。
本発明は上記問題点に鑑み、半導体チップの接続信頼性を高めつつ、製造工程を簡素化でき製造時間を短縮することのできる半導体チップ内蔵配線基板の製造方法を提供することを第１の目的とする。また、半導体チップの接続信頼性を高めることができる半導体チップ内蔵配線基板を提供することを第２の目的とする。
上記目的を達成する為に、請求項１に記載の発明は、
一方の面にＡｌ系材料からなる第１電極を有する半導体チップを内蔵する半導体チップ内蔵配線基板の製造方法であって、
表面にＣｕからなる導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも１枚おきに位置しつつ半導体チップの電極形成面及びこの電極形成面の裏面に隣接するように積層して積層体とする積層工程と、
積層体を加熱しつつ積層方向上下から加圧することにより、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに半導体チップを封止し、導電性ペースト中の導電性粒子を焼結体として、この焼結体と導体パターンを有した配線部を形成する加圧・加熱工程と、を備え、
積層工程においては、第１電極にＡｕからなるスタッドバンプが設けられた半導体チップと、樹脂フィルムからなり導体パターンの一部としてパッドが形成された第１フィルムとを、熱可塑性樹脂フィルムとしての第２フィルムを介してスタッドバンプとパッドとが向き合う方向に配置し、
加圧・加熱工程では、パッドとスタッドバンプ、及び第１電極とスタッドバンプとを固相拡散接合により接合することによって、パッドを構成するＣｕとスタッドバンプを構成するＡｕとの合金層であるＣｕＡｕ合金層を形成すると共に、第１電極におけるスタッドバンプと対向する部位の厚み方向のＡｌを全てＡｕＡｌ合金化して第１電極をＡｌを含まないＡｕＡｌ合金層とすることを特徴とするものである。
本発明では、熱可塑性樹脂フィルムが、少なくとも１枚おきに位置しつつ半導体チップの電極形成面及びこの電極形成面の裏面に隣接するように、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムを積層して積層体とする。したがって、加圧・加熱によって、熱可塑性樹脂フィルムが含む熱可塑性樹脂を軟化させることで、複数枚の樹脂フィルムを一括で一体化するとともに、少なくとも半導体チップに隣接する熱可塑性樹脂フィルムによって半導体チップを封止することができる。また、上記加圧・加熱により、導電性ペースト中の導電性粒子を焼結体として導体パターンとともに配線部を形成することができる。このため、製造工程を簡素化することができる。
さらに、この積層体を加圧・加熱工程において、パッドとスタッドバンプ、及び第１電極とスタッドバンプとを固相拡散接合によって接合することによって、パッドを構成するＣｕとスタッドバンプを構成するＡｕとの合金層であるＣｕＡｕ合金層を形成すると共に、第１電極のＡｌはスタッドバンプと対向する部位の厚み方向において全てＡｕＡｌ合金化してＡｕＡｌ合金層を形成する。このように、スタッドバンプの両側（半導体チップ側とその反対側）において合金層を形成することによって、半導体チップの接続信頼性を高めることができる。
特に、スタッドバンプの半導体チップ側においては、半導体チップの第１電極のＡｌが残存すると（つまり、半導体チップとスタッドバンプとの間にＡｌが残存すると）、高温の使用環境において、残存しているＡｌにスタッドバンプを構成するＡｕが固相拡散し、Ａｕ５Ａｌ２を生成する。このＡｕ５Ａｌ２の成長速度はＡｕ４Ａｌに比べて格段に速く、このため、Ａｕ５Ａｌ２の生成にＡｕの拡散が間に合わずに、Ａｕ４ＡｌとＡｕ５Ａｌ２との界面にカーケンダルボイドを生じる。また、このカーケンダルボイドを起点としてクラックが生じる。
そこで、本発明においては、第１電極におけるスタッドバンプと対向する部位の厚み方向のＡｌを全てＡｕＡｌ合金化してＡｕＡｌ合金層を形成することで、高温の使用環境においても、スタッドバンプを構成するＡｕが固相拡散することを防止できるので、カーケンダルボイド、ひいてはクラックが生じるのを抑制することができる。
このように、本発明は、積層体に対する加圧・加熱工程時の熱と圧力を利用して、パッドを構成するＣｕとスタッドバンプを構成するＡｕとの合金層であるＣｕＡｕ合金層を形成すると共に、第１電極はスタッドバンプと対向する部位の厚み方向においてＡｌを全てＡｕＡｌ合金化してＡｕＡｌ合金層とするので、Ａｌ電極にＡｕバンプをボールボンディング法により形成する際にＡｌ電極のＡｌを全てＡｌＡｕ合金化し、さらに、フリップチップ実装工程においてスタッドバンプとパッドとを接合状態とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。また、このＣｕＡｕ合金層やＡｕＡｌ合金層は、この加圧・加熱工程によって、熱可塑性樹脂フィルムで封止することもできる。
以上より、本発明によれば、半導体チップの接続信頼性を高めつつ、半導体チップ内蔵配線基板の製造工程を簡素化でき、製造時間を短縮することができる。
なお、複数枚の樹脂フィルムとしては、熱可塑性樹脂フィルム以外にも、熱硬化性樹脂を含む熱硬化性樹脂フィルムを有しても良い。加圧・加熱工程において、熱可塑性樹脂フィルムを構成する熱可塑性樹脂を軟化させ、これにより樹脂フィルム同士を接着して一体化するので、積層体として熱可塑性樹脂フィルムが少なくとも１枚おきに位置すればよい。
熱可塑性樹脂を含む熱可塑性樹脂フィルムとしては、熱可塑性樹脂からなる第２フィルムを除けば、熱可塑性樹脂とともにガラス繊維などの無機材料を含むフィルムを採用することもできる。熱硬化性樹脂を含むフィルムについても同様である。なお、第１フィルムとしては、熱可塑性樹脂を含むフィルム及び熱硬化性樹脂を含むフィルムのいずれも採用することができる。
また、請求項２に示すように、加圧・加熱工程では、主としてＡｕ４Ａｌ合金を含むＡｕＡｌ合金層とすると好ましい。
また、請求項３に示すように、加圧・加熱工程では、ＣｕＡｕ３合金を含むＣｕＡｕ合金層を形成すると好ましい。
また、請求項４に示すように、積層工程の前工程として、第１フィルムを含む基板に対し、加熱しつつ加圧することにより、パッドを覆うように、第２フィルムを基板のパッド形成面に貼り付ける貼り付け工程と、第２フィルムを構成する熱可塑性樹脂の融点以上の温度で加熱しつつ加圧することにより、スタッドバンプを、第２フィルムを溶融させながら押し込んで、対応するパッドに圧接させるとともに、溶融した第２フィルムにて半導体チップと基板との間を封止するフリップチップ実装工程とを備えるようにしてもよい。
このように、積層工程の前工程において、半導体チップと、第１フィルムを含む基板との間に、熱可塑性樹脂フィルムからなる第２フィルムを配置し、熱可塑性樹脂の融点以上の温度で加熱しつつ加圧する。したがって、温度を熱可塑性樹脂の融点以上まで上げている間は、第２フィルムを構成する熱可塑性樹脂に流動性を持たせることができ、加圧によりスタッドバンプとパッドとの間に位置する熱可塑性樹脂を移動させ、スタッドバンプをパッドに直接接触させて、スタッドバンプとパッドとを圧接状態（換言すると仮接合状態）とすることができる。
このとき、加熱により流動性を有する熱可塑性樹脂が、スタッドバンプとパッドの接続部の周囲を含んで、半導体チップと基板の間を封止するため、各接続部間での電気的な絶縁性を確保することができる。また、接続部における接続信頼性を向上することができる。
また、スタッドバンプとパッドとが圧接状態となった時点でフリップチップ実装工程（加熱・加圧）を終了し、加圧・加熱工程で受ける加圧・加熱により、スタッドバンプとパッドとを固相拡散接合する。このように、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプとパッドとを固相拡散接合するので、圧接状態に比べて、半導体チップの電極とパッドとの電気的な接続信頼性を向上することができる。
また、フリップチップ実装工程では、スタッドバンプとパッドとを圧接状態としておき、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプとパッドとを固相拡散接合するので、フリップチップ実装工程において、スタッドバンプとパッドとを固相拡散接合とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。
また、積層工程の前にスタッドバンプをパッドに接触させず、加圧・加熱工程にて、スタッドバンプをパッドに接触させ、且つ、接合状態となるようにすると、軟化した熱可塑性樹脂の緩衝効果により、スタッドバンプが第２フィルムに押し込まれにくくなり、その結果、スタッドバンプとパッドとの間に熱可塑性樹脂が残ってしまうことも考えられる。これに対し、請求項４においては、積層工程の前に、スタッドバンプとパッドとを圧接状態としておくので、加圧・加熱工程の加圧・加熱により、スタッドバンプとパッドとを確実に接合状態とすることができる。
また、請求項５に示すように、積層工程の前工程として、第１フィルムを含む基板に対し、パッド形成面に、パッドに対応する位置に貫通孔が設けられた第２フィルムを貼り付けた状態で、第２フィルムを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することにより、スタッドバンプを、貫通孔を通じて対応するパッドに圧接させるとともに、軟化した第２フィルムにて半導体チップと基板との間を封止するフリップチップ実装工程を備えるようにしてもよい。
このように、フリップチップ実装工程における加熱・加圧の前に、パッドに対応する貫通孔を第２フィルムに予め設けておくので、熱量が同じであれば、請求項４に記載の発明よりも短時間で、スタッドバンプとパッドとの圧接状態及び第２フィルムによる封止構造を形成することができる。すなわち、フリップチップ実装工程での加熱・加圧時間、ひいては半導体チップ内蔵配線基板の製造時間をより短縮することができる。
また、加熱・加圧時間及び加圧条件が同じなら、請求項４に記載の方法より少ない熱量をもって、スタッドバンプとランドとの圧接状態を確保することができる。
この貫通孔については、請求項６に記載のように、パッドごとに設けても良い。これによれば、スタッドバンプとパッドとの各接続部の間に熱可塑性樹脂フィルムが位置するため、フリップチップ実装工程において、軟化した熱可塑性樹脂が接続部を覆いやすい。すなわち、貫通孔を設けながらも、各接続部間での電気的な絶縁性を確保しやすく、接続部における接続信頼性を向上しやすい。
なお、半導体チップの第１電極がファインピッチの場合、パッドもファインピッチとなる。このため、パッド（例えば直径３０μｍ）よりも小さい貫通孔を形成することは困難である。しかしながら、層間接続部を形成するためのビアホールとは異なり、貫通孔には、導電性ペーストが充填されず、また、この貫通孔は、半導体チップの電極とパッドとを電気的に接続する接続部の体格を規定するものでもない。したがって、上記貫通孔については、パッドより大きくしても良いため、ビアホールよりも孔形成の自由度が高く、パッドごとに設けることができる。
一方、請求項７に記載のように、複数のパッドごとに１つ設けても良い。これによれば、１つのパッドごとに１つの貫通孔を設ける構成に比べて、パッド間の間隔（ピッチ）によらず、貫通孔を形成しやすい。換言すれば、ファインピッチに適している。
また、請求項８に記載のように、フリップチップ実装工程として、貫通孔が設けられた第２フィルムを、貫通孔の形成位置とは異なる位置を加熱しつつ加圧することにより、基板のパッド形成面に貼り付ける工程を含むと良い。
これによれば、予め貫通孔を設けておきながらも、基板に第２フィルムを貼り付ける際に、加熱・加圧によって貫通孔が潰れないように、貫通孔の形成位置とは異なる位置を加熱・加圧して貼り付けるため、半導体チップを基板に実装する際に、短時間でスタッドバンプとパッドとを圧接状態とすることができる。
一方、請求項９に記載のように、フリップチップ実装工程として、加熱しつつ加圧することにより、第２フィルムを、パッドを覆うように基板のパッド形成面に貼り付けた後、第２フィルムにおけるパッドに対応する位置に、貫通孔を形成する工程を含んでも良い。
これによれば、基板に第２フィルムを貼り付けた後に貫通孔を形成するため、位置精度よく貫通孔を形成することができる。
また、請求項１０に示すように、積層工程では、半導体チップと第１フィルムとを、第２フィルムを介して前記スタッドバンプとパッドとが向き合う方向に分離した状態で積層し、加圧・加熱工程では、スタッドバンプを、第２フィルムを溶融させながら押し込んで、パッドとスタッドバンプ、及び第１電極とスタッドバンプとを固相拡散接合により接合するようにしてもよい。
このようにすることによって、上記前工程を行うことなく半導体チップ内蔵配線基板を製造することができるので、製造時間を短縮することができる。
さらに、請求項１１に示すように、半導体チップは、第１電極が形成された電極形成面の裏面に第２電極を有するようにしてもよい。
また、請求項１２に示すように、積層工程においては、積層体における前記半導体チップの第２電極と向き合う方向の表層に、金属材料からなる放熱部材を配置し、加圧・加熱工程では、放熱部材と樹脂フィルムのビアホール内に充填された導電性ペーストとを接合するようにしてもよい。
このようにすることによって、半導体チップ内蔵配線基板の製造工程数を増加させることなく、放熱性を向上させることができる。
なお、半導体チップを封止する熱可塑性樹脂フィルム（例えば、第２フィルム）は、５μｍ未満とすると、加圧・加熱工程において応力が高くなり、半導体チップの表面から剥がれる可能性がある。そこで、請求項１３に示すように、半導体チップを封止する熱可塑性樹脂フィルムは、厚さが５μｍ以上であると好ましい。
このようにすることによって、半導体チップの表面から剥がれることを抑制することができる。
また、請求項１４に示すように、半導体チップを封止する熱可塑性樹脂フィルム（例えば、第２フィルム）は、フィラーを含まないようにすると好ましい。
このようにすることによって、加圧・加熱工程において、半導体チップに対する応力を低減することができる。
上記第２の目的を達成する為に、請求項１５に記載の発明は、
少なくとも熱可塑性樹脂を含む絶縁基材と、
複数の素子が構成されると共に、一方の面に第１電極を有し、絶縁基材に埋設されてこの絶縁基材の熱可塑性樹脂により封止された半導体チップと、
絶縁基材に設けられ、半導体チップの第１電極と電気的に接続されるものであり、Ｃｕからなる導体パターンと、ビアホール内に設けられた層間接続部と、Ａｕからなり第１電極と導体パターンの一部としてのパッドとを接続する接続部とを含む配線部と、
接続部とパッドとの界面に、接続部を構成するＡｕとパッドを構成するＣｕとの合金層であるＣｕＡｕ合金層と、を有し、
第１電極における接続部と対向する部位は、厚み方向においてＡｌを含まないＡｕＡｌ合金層からなることを特徴とするものである。
このように、スタッドバンプと導体パターンの一部としてパッドとの界面に、スタッドバンプを構成するＡｕとパッドを構成するＣｕとの合金層であるＣｕＡｕ合金層を有すると共に、第１電極は、接続部と対向する部位の厚み方向においてＡｌを含まないＡｕＡｌ合金層とすることによって、内蔵される半導体チップの接続信頼性を向上させることができる。
特に、スタッドバンプの半導体チップ側においては、半導体チップの第１電極のＡｌが残存すると（つまり、半導体チップとスタッドバンプとの間にＡｌが残存すると）、高温の使用環境において、残存しているＡｌにスタッドバンプを構成するＡｕが固相拡散し、Ａｕ５Ａｌ２を生成する。このＡｕ５Ａｌ２の成長速度はＡｕ４Ａｌに比べて格段に速く、このため、Ａｕ５Ａｌ２の生成にＡｕの拡散が間に合わずに、Ａｕ４ＡｌとＡｕ５Ａｌ２との界面にカーケンダルボイドを生じる。また、このカーケンダルボイドを起点としてクラックが生じる。
そこで、本発明においては、第１電極の接続部と対向する部位の厚み方向においてＡｌを全てＡｕＡｌ合金化して主としてＡｕ４Ａｌ合金を含むＡｕＡｌ合金層を形成することで、高温の使用環境においても、スタッドバンプを構成するＡｕが固相拡散することを防止できるので、カーケンダルボイド、ひいてはクラックが生じるのを抑制することができる。
また、第１電極は、請求項１６に示すように、主としてＡｕ４Ａｌ合金を含むようにすると好ましい。
また、請求項１７に示すように、接続部とパッドとの界面には、ＣｕＡｕ合金層としてＣｕＡｕ３合金層を含むようにすると好ましい。
また、請求項１８に示すように、絶縁基材は、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも一枚おきに位置しつつ半導体チップの両電極形成面に隣接するように、複数枚の樹脂フィルムが積層され、熱可塑性樹脂フィルムを接着層として相互に接着されてなるようにしてもよい。
また、内蔵される半導体チップとしては、請求項１９に示すように、第１電極が形成された電極形成面の裏面に第２電極を有するものを採用することができる。この場合、この第２電極は、層間接続部と電気的に接続される。
また、請求項２０に示すように、絶縁基材における半導体チップの第２電極と向き合う方向の表層には、金属材料からなる放熱部材が配置され、この放熱部材は、配線部を介して前記第２電極と接続されるようにしてもよい。
このようにすることによって、放熱性を向上させることができる。
また、請求項２１に示すように、半導体チップを封止する熱可塑性樹脂は、フィラーを含まないようにしてもよい。
このようにすることによって、加圧・加熱工程において、半導体チップに対する応力を低減することができる。よって、半導体チップの信頼性を向上させることができる。
第１実施形態に係る製造方法により形成された半導体チップ内蔵配線基板の概略構成を示す断面図である。 図１に示す半導体チップ内蔵配線基板の製造工程のうち、半導体チップが実装された基板に積層する樹脂フィルムの準備工程を示す断面図である。 （ａ）〜（ｄ）は、図１に示す半導体チップ内蔵配線基板の製造工程のうち、半導体チップを基板にフリップチップ実装する工程を示す断面図である。 図３に示す工程において、基板のパッド形成面に第２フィルムを貼り付けた状態を示す平面図である。 図１に示す半導体チップ内蔵配線基板の製造工程のうち、積層工程を示す断面図である。 図１に示す半導体チップ内蔵配線基板の製造工程のうち、加圧・加熱工程を示す断面図である。 図１に示す半導体チップ内蔵配線基板における、接続部の拡大図である。 第１実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、スタッドバンプ形成時の接続部の断面像である。 第１実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、半導体チップ内蔵配線基板における、半導体ユニットの形成工程後の接続部の断面像である。 第１実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 図１０の点線分の拡大像である。 比較例の製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 第１実施形態に係る製造方法により形成された半導体チップ内蔵配線基板における、加圧・加熱工程後の接続部の断面像である。 図１３における半導体チップ部分の拡大像である。 第２実施形態に係る製造工程のうち、半導体チップを基板にフリップチップ実装する工程において、基板のパッド形成面に第２フィルムを貼り付けた状態を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のVIIB−VIIB線に沿う断面図である。 第２フィルムを貼り付けた状態の変形例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のVIIIB−VIIIB線に沿う断面図である。 変形例における半導体チップ内蔵配線基板の概略構成を示す断面図である。
本発明は、半導体チップ内蔵配線基板を形成するに当たり、１）スタッドバンプが設けられた半導体チップ（ベア状態のＩＣチップ）を、熱可塑性樹脂からなる第２フィルムを介して、パッドが設けられた第１フィルムからなる基板にフリップチップ実装する、２）実装後、ＰＡＬＡＰとして知られる一括積層法にて配線基板を形成する際に、半導体チップが実装された基板を内蔵させる、という２つのステップを経るとともに、これら２つのステップにおける、スタッドバンプとパッドとの接続状態に主たる特徴がある。
したがって、配線基板の基本的な構成や製造方法は、特に断りのない限り、本出願人がこれまで出願してきたＰＡＬＡＰに関する構成を適宜採用することができる。なお、ＰＡＬＡＰは株式会社デンソーの登録商標である。
（第１実施形態）
以下、本発明の実施形態を図に基づいて説明する。なお、絶縁基材２０の厚み方向（換言すれば、複数枚の樹脂フィルムの積層方向）を単に厚み方向と示し、該厚み方向に垂直な方向を単に垂直方向と示す。また、特に断りのない限り、厚さとは、厚み方向に沿う厚さを示すものとする。
図１に示す半導体チップ内蔵配線基板１０（以下、単に配線基板１０と示す）は、半導体チップを内蔵する配線基板の基本的な構成要素として、絶縁基材２０、絶縁基材２０に設けられた導体パターン３０及び層間接続部４０、絶縁基材２０の内部に埋設、すなわち内蔵された半導体チップ５０、を備えている。さらに図１に示す配線基板１０は、上記した基本構成要素に加え、放熱部材６０を備えている。半導体チップ内蔵配線基板１０は、このような構成要素を備えるものであるため、単に半導体装置とも称することができる。
絶縁基材２０は、電気絶縁材料からなり、この絶縁基材２０以外の構成要素、図１に示す例では導体パターン３０、層間接続部４０、半導体チップ５０、及び放熱部材６０を所定位置に保持する基材としての機能を果たすとともに、半導体チップ５０をその内部に保持して保護する機能を果たすものである。
この絶縁基材２０は、主として樹脂を含むとともに、この樹脂として少なくとも熱可塑性樹脂を含むものであり、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムが積層され、加圧・加熱により接着・一体化されてなる。熱可塑性樹脂を含む理由は、後述する加圧・加熱工程にて一括で絶縁基材２０を形成する際に、高温度に耐え、軟化した熱可塑性樹脂を接着材及び封止材として利用するためである。
このため、複数枚の樹脂フィルムとしては、積層状態で、少なくとも１枚おきに位置するように熱可塑性樹脂フィルムを含めば良い。例えば熱可塑性樹脂フィルムのみを含む構成としても良いし、熱可塑性樹脂フィルムとともに熱硬化性樹脂フィルムを含む構成としても良い。
熱可塑性樹脂フィルムとしては、熱可塑性樹脂とともに、ガラス繊維、アラミド繊維などの無機材料を含むフィルム、及び、無機材料を含まない熱可塑性樹脂からなるフィルムの少なくとも一方を採用することができる。同様に、熱硬化性樹脂フィルムとしては、熱硬化性樹脂とともに、上記無機材料を含むフィルム、及び、無機材料を含まない熱硬化性樹脂からなるフィルムの少なくとも一方を採用することができる。
本実施形態に係る絶縁基材２０は、図１に示すように、厚み方向において、一面２０ａ側から、熱硬化性樹脂フィルム２１ａ、熱可塑性樹脂フィルム２２ａ、熱硬化性樹脂フィルム２１ｂ、熱可塑性樹脂フィルム２２ｂ、熱硬化性樹脂フィルム２１ｃ、熱可塑性樹脂フィルム２２ｃ、熱硬化性樹脂フィルム２１ｄ、熱可塑性樹脂フィルム２２ｄの順に計８枚の樹脂フィルムが積層されてなる。すなわち、熱可塑性樹脂フィルムと熱硬化性樹脂フィルムとが交互に積層されて、絶縁基材２０が構成されている。
また、熱硬化性樹脂フィルム２１ａ〜２１ｄとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド（ＰＩ）からなるフィルムを採用している。一方、熱可塑性樹脂フィルム２２ａ〜２２ｄとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン（ＰＥＥＫ）３０重量％とポリエーテルイミド（ＰＥＩ）７０重量％からなる樹脂フィルムを採用している。
上記した樹脂フィルムのうち、熱硬化性樹脂フィルム２１ｂが、半導体チップ５０が実装される基板（第１フィルム）に相当し、熱可塑性樹脂フィルム２２ｂが、半導体チップ５０と基板としての熱硬化性樹脂フィルム２１ｂとの間を封止する第２フィルムに相当する。
導体パターン３０は、導体箔をパターニングしてなるものであり、半導体チップ５０と外部とを電気的に接続する配線部として用いられるものである。さらには、電気的な配線部だけでなく、半導体チップ５０に構成された素子の動作による熱を外部に放熱するための放熱配線部として用いることもできる。
一方、層間接続部４０は、樹脂フィルムにおいて、厚み方向に沿って設けられたビアホール（貫通孔）に導電性ペーストが充填され、この導電性ペースト中の導電性粒子を加圧・加熱により焼結してなるものである。この層間接続部４０が、特許請求の範囲に記載の焼結体に相当する。層間接続部４０も、導体パターン３０と共に、半導体チップ５０と外部とを電気的に接続する配線部として用いられるものである。また、上記放熱配線部として用いることもできる。
本実施形態では、導体パターン３０と層間接続部４０とにより、半導体チップ５０の電極５１ａ（ＡｕＡｌ合金層５２１），５１ｂと外部接続用電極３５とを電気的に接続する配線部が構成されている。また、上記配線部を構成する導体パターン３０及び層間接続部４０とは別の導体パターン３０及び層間接続部４０により、半導体チップ５０のダミー電極５１ｃと放熱部材６０とを熱的に接続する放熱配線部が構成されている。なお、電極５１ａが、特許請求の範囲に記載の第１電極に相当し、電極５１ｂ，５１ｃが、特許請求の範囲に記載の第２電極に相当する。また、電極５１ａは、後ほど詳しく説明するが、加圧・加熱工程前は半導体チップ５０に設けられたＡｌ系材料からなる電極である。しかしながら、加圧・加熱工程後においては、電極５１ａの接続部５２と対向する部位の厚み方向において、電極５１ａを構成する全てのＡｌがＡｕＡｌ合金化されて、Ａｕ４Ａｌ合金を主として含んでいるＡｕＡｌ合金層５２１となる（図７参照）。つまり、接続部５２の直下は、ＡｕＡｌ合金層５２１となる。換言すると、半導体チップ５０と接続部５２とによって挟まれた部位は、電極５１ａを構成するＡｌを含まないＡｕＡｌ合金層５２１となる。なお、少なくとも半導体チップ５０と接続部５２とによって挟まれた部位、つまり、電極５１ａの接続部５２と対向する部位の厚み方向の全てがＡｕＡｌ合金層５２１であればよい。ただし、図７に示すように、例えば、ＳｉＮなどからなる絶縁膜５３で覆われた部位は、電極５１ａを構成するＡｌが残っている。
配線部は、具体的には、導体パターン３０が、銅（Ｃｕ）箔をパターニングしてなる。そして、導体パターン３０として、半導体チップ５０の電極５１ａに対応するパッド３１、同じく電極５１ｂに対応するパッド３２、同じくダミー電極５１ｃに対応するパッド３３、垂直方向に延びた横配線部３４を含んでいる。さらには、外部機器との接続に供せられる外部接続用電極３５も、導体パターン３０の一部として含んでいる。
そして、各パッド３１〜３３は、半導体チップ５０の対応する電極５１のピッチに合わせたピッチで設けられている。図示しないが、本実施形態では、電極５１ａが、１辺１０個で一列の矩形環状に配置されており、電極５１ａに対応するパッド３１も、電極５１ａの配置に対応して複数のパッド３１が図４に示すように矩形環状に設けられている。そして、各パッド３１は、図１に示すように、同一層に設けられた横配線部３４により、矩形環状の環の外側又は内側（図１では外側を例示）に引き出され（再配線）されて、層間接続部４０と接続されている。なお、図４では、便宜上、横配線部３４を省略して図示している。
また、本実施形態では、層間接続部４０が、Ａｇ−Ｓｎ合金からなる。そして、層間接続部４０として、配線部のうちの縦配線部を構成する層間接続部４１と、ダミー電極５１ｃと放熱部材６０とを熱的に接続するための層間接続部４２を含んでいる。
そして、層間接続部４１と横配線部３４、パッド３１，３２を含んで配線部が構成されている。また、層間接続部４２とパッド３３を含んで放熱配線部が構成されている。
Ｃｕからなる導体パターン３０とＡｇ−Ｓｎ合金からなる層間接続部４０との界面には、ＣｕとＳｎとが相互に拡散してなる金属拡散層（Ｃｕ−Ｓｎ合金層）が形成され、これにより、導体パターン３０と層間接続部４０との接続信頼性が向上されている。
また、Ｃｕからなる導体パターン３０としてのパッド３１と、半導体チップ５０の電極５１ａ上に設けられ金（Ａｕ）からなり半導体チップ５０と外部とを電気的に接続する配線部として用いられる接続部５２との界面には、ＣｕとＡｕとが相互に拡散してなる金属拡散層であるＣｕＡｕ合金層５２２（好ましくは、ＣｕＡｕ３合金層を含む）が形成され（図７参照）、これにより、パッド３１と接続部５２との接続信頼性が向上されている。
また、本実施形態では、絶縁基材２０の一面２０ａ側表層をなす熱硬化性樹脂フィルム２１ａの内面に、導体パターン３０として外部接続用電極３５が形成されている。
半導体チップ５０は、シリコンなどの半導体基板に、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が集積され、回路（大規模集積回路）が構成されたＩＣチップ（ベアチップ）である。この半導体チップ５０の表面には、外部との接続用に電極５１が形成されており、この電極５１として、少なくとも上記配線部が接続される電極を含む。また、半導体チップ５０は、上記した絶縁基材２０によって封止されている。
本実施形態では、図１に示すように、上記回路と電気的に接続されたＡｕＡｌ合金層５２１，電極５１ｂと、上記回路とは接続されず、電気的な接続機能を提供しないダミー電極５１ｃとが形成されている。
半導体チップ５０の一面側には、半導体チップ５０の電極５１ａのＡｌと接続部５２を構成するＡｕとの固相拡散によって、Ａｕ−Ａｌ合金（主としてＡｕ４Ａｌ合金）からなり、アルミニウム（Ａｌ）を金属単体で含まないＡｕＡｌ合金層５２１が複数形成されている。つまり、このＡｕＡｌ合金層５２１は、加圧・加熱工程前の半導体チップ５０の電極５１ａが合金化したものであり、加圧・加熱工程後の半導体チップ５０の電極（第１電極）に相当するものである。よって、このＡｕＡｌ合金層５２１には、Ａｕからなる接続部５２がそれぞれ接続されている。ＡｕＡｌ合金層５２１は、後述する加圧・加熱工程の前までは、Ａｕを含まず、Ａｌ系材料から構成された電極５１ａであり、加圧・加熱工程でのＡｌに対するＡｕの固相拡散により、全てのＡｌがＡｕと化合してＡｌを金属単体で含まない構成となっている。なお、接続部５２（加圧・加熱工程前のスタッドバンプ５２ａ）を構成する元素（ここでは、Ａｕ）は、融点が熱可塑性樹脂の融点よりも高いものを採用する。
接続部５２下の接合面（界面）において、ＡｕＡｌ合金層５２１中に単体でＡｌが残存すると（つまり、この半導体チップ５０とスタッドバンプ５２ａ（接続部５２）との界面に、電極５１ａのＡｌが単体で残存すると）、高温の使用環境において、電極５１ａのＡｌに接続部５２のＡｕが固相拡散し、Ａｕ５Ａｌ２を生成する。このＡｕ５Ａｌ２の成長速度はＡｕ４Ａｌに比べて格段に速く、このため、Ａｕ５Ａｌ２の生成にＡｕの拡散が間に合わずに、半導体チップ５０と接合部５２との間（例えば、Ａｕ５Ａｌ２とＡｕ４Ａｌとの間）にカーケンダルボイドを生じる（図１２のボイドＢ１）。また、カーケンダルボイドを起点としてクラックが生じる。
これに対し、本実施形態では、ＡｕＡｌ合金層５２１が、Ａｌを金属単体で含まず、Ａｕ−Ａｌ合金の最終生成物であるＡｕ４Ａｌ合金を主として含んでいる。したがって、高温の使用環境においても、カーケンダルボイド、ひいてはクラックが生じるのを抑制することができる。従って、本発明の製造方法によって製造された半導体チップ内蔵配線基板１０は、車両のエンジンルームなどに配置され、使用環境が高温になる電子装置などに好適である。
また、電極５１ａ（ＡｕＡｌ合金層５２１）間のピッチ（間隔）は、半導体チップ５０の反対側の面に形成された電極（５１ｂ，５１ｃ）のピッチよりも狭いものとなっている。具体的には、数十μｍピッチ（例えば６０μｍピッチ）となっている。
一方、半導体チップ５０の電極５１ａ形成面とは反対側の面には、Ｎｉ系材料からなる電極５１ｂ及びダミー電極５１ｃがそれぞれ形成されている。これら電極５１ｂ，５１ｃには、対応するパッド３２，３３との接続部として、層間接続部４１，４２がそれぞれ接続されている。Ｎｉからなる電極５１ｂ，５１ｃとＡｇ−Ｓｎ合金からなる層間接続部４１，４２との界面には、ＳｎとＮｉとが相互に拡散してなる金属拡散層（Ｎｉ−Ｓｎ合金層）が形成され、これにより、導体パターン３０と層間接続部４０との接続信頼性が向上されている。なお、電極５１ｂ，５１ｃは、例えば百μｍ単位のピッチで形成されている。なお、電極５１ｂ，５１ｃと電気的に接続される層間接続部４１，４２を構成する少なくとも一つの元素（ここでは、Ｓｎ）は、融点が熱可塑性樹脂のガラス転移点（換言すると、熱可塑性樹脂が軟化する軟化点）よりも低いものである。つまり、電極５１ｂ，５１ｃと層間接続部４１，４２とは、後述する加圧・加熱工程において液相拡散することで金属拡散層が形成されている。
このように、半導体チップ５０は、両面に、電気的な接続機能を提供する電極５１ａ，５１ｂを有するとともに、電気的な接続機能を提供しないダミー電極５１ｃも有している。両面に電極５１ａ，５１ｂを有するのは、素子として、厚み方向に電流が流れる素子、例えば縦型のＭＯＳＦＥＴやＩＧＢＴ、抵抗などを含むためである。
放熱部材６０は、Ｃｕなどの金属材料からなり、半導体チップ５０に構成された素子の動作による熱を外部に放熱するためのものである。このような放熱部材６０としては、所謂ヒートシンク、放熱フィンなどを採用することができる。
本実施形態では、Ｃｕからなり、絶縁基材２０の一面２０ｂと略一致する大きさ及び形状を有する平板状の放熱部材６０を採用している。そして、この放熱部材６０に熱可塑性樹脂フィルム２２ｄが密着することで、放熱部材６０が絶縁基材２０の一面２０ｂに固定されている。
また、放熱部材６０には、熱可塑性樹脂フィルム２２ｄに形成された層間接続部４２の一端が接続されている。本実施形態では、Ｃｕからなる放熱部材６０と、Ａｇ−Ｓｎ合金からなる層間接続部４２との界面に、ＣｕとＳｎとが相互に拡散してなる金属拡散層（Ｃｕ−Ｓｎ合金層）が形成され、これにより、層間接続部４２（放熱配線部）と放熱部材６０との接続信頼性が向上されている。
本実施形態では、半導体チップ５０で生じた熱が、ダミー電極５１ｃから、層間接続部４２及びパッド３３からなる放熱配線部を通じて放熱部材６０に伝達される構成となっている。このため、放熱性が向上されている。
また、絶縁基材２０の一面２０ａ側には、一面２０ａ側から外部接続用電極３５を底面として形成された孔内にメッキ膜などの導電部材が配置され、この導電部材上にはんだボール７０が形成されている。
このように、本実施形態では、半導体チップ５０が、両面に電気的な接続機能を提供する電極５１ａ，５１ｂを有しながら、絶縁基材２０の一面２０ｂ側に放熱部材６０を設け、絶縁基材２０の一面２０ａ側のみに外部接続用電極３５を設けている。すなわち、半導体チップ５０が両面電極構造でありながら、配線基板１０は片面電極構造となっている。
次に、上記した配線基板（半導体装置）１０の製造方法について説明する。なお、導電性ペーストを示す符号４０ａの後の括弧内は、対応する層間接続部の符号を記載している。
先ず、積層体を加圧・加熱して配線基板１０を形成すべく、積層体を構成する要素を準備する。半導体チップ５０が実装された基板（以下、半導体ユニット８０と示す）と、該半導体ユニット８０に積層される複数枚の樹脂フィルムとをそれぞれ準備する。
本実施形態では、上記したように、熱硬化性樹脂フィルム２１ａ〜２１ｄとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド（ＰＩ）からなるフィルムを採用する。本実施形態では、一例として、全ての樹脂フィルム２１ａ〜２１ｄの厚さを同一（例えば５０μｍ）とする。
一方、熱可塑性樹脂フィルム２２ａ〜２２ｄとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン（ＰＥＥＫ）３０重量％とポリエーテルイミド（ＰＥＩ）７０重量％からなる樹脂フィルムを採用する。本実施形態では、一例として、樹脂フィルム２２ａ，２２ｃ，２２ｄを同一の厚さ（例えば８０μｍ）とし、第２フィルムとしての熱可塑性樹脂フィルム２２ｂを、上記樹脂フィルム２２ａ，２２ｃ，２２ｄよりも薄い厚さ（例えば５０μｍ）とする。
この準備工程では、ＰＡＬＡＰとして知られる一括積層法で周知のごとく、一括積層する前に、絶縁基材２０を構成する樹脂フィルムに対して、導体パターン３０を形成したり、焼結により層間接続部４０となる導電性ペースト４０ａをビアホールに充填しておく。導体パターン３０や、導電性ペースト４０ａが充填されるビアホールの配置は、上記した配線部や放熱配線部に応じて適宜決定される。
導体パターン３０は、樹脂フィルムの表面に貼着した導体箔をパターニングすることで形成することができる。絶縁基材２０を構成する複数枚の樹脂フィルムとしては、導体パターン３０を有する樹脂フィルムを含めばよく、例えば全ての樹脂フィルムが導体パターン３０を有する構成や、一部の樹脂フィルムが導体パターン３０を有さない構成も採用することができる。また、導体パターン３０を有する樹脂フィルムとしては、片面のみに導体パターン３０を有する樹脂フィルム、積層方向における両面に導体パターン３０を有する樹脂フィルムのいずれも採用することができる。
一方、導電性ペースト４０ａは、導電性粒子にエチルセルロース樹脂やアクリル樹脂などを保形性付与のため添加し、テルピネオールなどの有機溶剤を加えた状態で混練することで得ることができる。そして、炭酸ガスレーザなどにより、樹脂フィルムを貫通するビアホールを形成し、スクリーン印刷などによって、導電性ペースト４０ａをビアホール内に充填する。ビアホールは、上記導体パターン３０を底面として形成しても良いし、導体パターン３０の無い位置に、ビアホールを形成しても良い。
導体パターン３０上にビアホールを形成する場合、導体パターン３０が底となるため、ビアホール内に導電性ペースト４０ａを留めることができる。一方、導体パターン３０を有さない樹脂フィルム、又は、導体パターン３０を有しながらも、導体パターン３０の形成位置とは異なる位置にビアホールを形成する場合には、底のないビアホール内に導電性ペースト４０ａを留めるために、本出願人による特願２００８-２９６０７４号に記載の導電性ペースト４０ａを用いる。また、この導電性ペースト４０ａを充填する装置（方法）としては、本出願人による特願２００９−７５０３４号に記載の装置（方法）を採用すると良い。
この導電性ペースト４０ａは、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発するとともに、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されている。低融点室温固体樹脂としては、例えばパラフィンがある。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト４０ａも固まって、ビアホール内に保持することができる。なお、充填する際には、ビアホールの一端を平坦な部材にて塞いでおけば良い。
先ず、半導体ユニット８０に積層される６枚の樹脂フィルム２１ａ，２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄを準備する工程を説明する。
本実施形態では、図２に示すように、６枚の樹脂フィルム２１ａ，２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄのうち、熱硬化性樹脂フィルム２１ａ，２１ｃ，２１ｄのみ、片面に銅箔（例えば厚さ１８μｍ）が貼着されたフィルムを準備し、銅箔をパターニングして導体パターン３０をそれぞれ形成する。なお、半導体ユニット８０を構成する残り２枚の樹脂フィルム２１ｂ，２２ｂについても、熱硬化性樹脂フィルム２１ｂのみ片面に銅箔（同じく厚さ１８μｍ）が貼着されたフィルムを準備し、この銅箔をパターニングして導体パターン３０を形成する。
すなわち、熱硬化性樹脂フィルム２１ａ〜２１ｄは片面に導体パターン３０を有する構成とし、熱可塑性樹脂フィルム２２ａ〜２２ｄは、導体パターン３０を有さない構成とする。
また、６枚の樹脂フィルム２１ａ，２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄのうち、導体パターン３０として外部接続用電極３５を片面（積層状態で内面）に有し、絶縁基材２０の一面２０ａ側の表層を構成する熱硬化性樹脂フィルム２１ａを除く５枚の樹脂フィルム２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄに、ビアホール（符号略）をそれぞれ形成し、該ビアホール内に導電性ペースト４０ａを充填する。そして充填後、乾燥工程にて溶剤を揮発させる。
本実施形態では、熱硬化性樹脂フィルム２１ａ，２１ｃ，２１ｄのみに導体パターン３０を形成するため、導体パターン３０を形成しない熱可塑性樹脂フィルム２２ａ，２２ｃ，２２ｄについては、導電性粒子としてＡｇ粒子とＳｎ粒子を所定の比率で含み、且つ、上記したように、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト４０ａを用いる。
熱硬化性樹脂フィルム２１ａ，２１ｃ，２１ｄについては、熱可塑性樹脂フィルム２２ａ，２２ｃ，２２ｄと同じ導電性ペースト４０ａを用いても良いし、導電性粒子としてＡｇ粒子とＳｎ粒子を所定の比率で含み、低融点室温固体樹脂を含まない導電性ペースト４０ａを採用しても良い。
さらに、この準備工程では、積層体が半導体チップ５０を収容する空洞を有するために、複数枚の樹脂フィルムの一部に予め空洞部を形成しておく。本実施形態では、熱硬化性樹脂フィルム２１ｃに、半導体チップ５０を収容するための空洞部２３を形成する。このため、空洞部２３を有する熱硬化性樹脂フィルム２１ｃは矩形枠状を呈する。
空洞部２３は、パンチやドリルなどによる機械的加工、レーザ光の照射により形成することができ、半導体チップ５０の体格に対し、所定のマージンをもって形成される。空洞部２３の形成タイミングとしては、導体パターン３０及び層間接続部４０の形成前、形成後のいずれでも良い。
また、上記した樹脂フィルム２１ａ，２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄの準備工程に並行して、半導体ユニット８０の形成工程（前工程）を実施する。
先ず、少なくとも第１フィルムを含み、半導体チップ５０を実装するための基板を構成する樹脂フィルムと、基板と半導体チップ５０との間を封止する第２フィルムを準備する。
本実施形態では、図３（ａ）に示すように、基板をなす第１フィルムとしての熱硬化性樹脂フィルム２１ｂと第２フィルムとしての熱可塑性樹脂フィルム２２ｂを準備する。熱硬化性樹脂フィルム２１ｂについては片面に銅箔が貼着されたものを準備し、この銅箔をパターニングして導体パターン３０を形成する。このとき、導体パターン３０として、パッド３１も形成される。
次いで、加熱・加圧することで、熱可塑性樹脂フィルム２２ｂを、パッド３１を覆うように基板のパッド形成面に貼り付ける。
本実施形態では、図３（ｂ）及び図４に示すように、熱可塑性樹脂フィルム２２ｂを、パッド３１を覆うように、基板としての熱硬化性樹脂フィルム２１ｂのパッド形成面に熱圧着する。なお、図４に二点鎖線で示す領域は、半導体チップ５０の搭載領域２４を示している。
具体的には、熱可塑性樹脂フィルム２２ｂの温度が、該フィルム２２ｂを構成する熱可塑性樹脂のガラス転移点以上、融点以下となるように加熱しつつ、熱硬化性樹脂フィルム２１ｂ側に加圧することで、軟化した熱可塑性樹脂を熱硬化性樹脂フィルム２１ｂのランド形成面及び導体パターン３０の表面に密着させる。
熱可塑性樹脂フィルム２２ｂを熱硬化性樹脂フィルム２１ｂに熱圧着した後、樹脂フィルム２１ｂ，２２ｂに導体パターン３０を底面としてビアホールを形成するとともに、ビアホールに対して、図３（ｂ）に示すように導電性ペースト４０ａを充填する。ここでは、いずれも導体パターン３０を底面とするため、導電性ペースト４０ａとして、低融点室温固体樹脂を含まない導電性ペーストを採用しても良いし、低融点室温固体樹脂を含む導電性ペーストを採用しても良い。
次に、別途準備した半導体チップ５０を、基板にフリップチップ実装する。
半導体チップ５０には、基板に対する搭載面の電極５１ａ上にスタッドバンプ５２ａが形成されている。本実施形態では、Ａｌ系材料からなる電極５１ａ上に、例えばワイヤを使った周知の方法でＡｕからなるスタッドバンプ５２ａ（鋲状のバンプ）が形成されている。なお、この段階では、図８に示すように、半導体チップ５０とスタッドバンプ５２ａとの間には、電極５１ａのＡｌが残存している。
そして、図３（ｃ）に示すように、例えばパルスヒート方式の熱圧着ツール１００により、この半導体チップ５０を、基板搭載面の裏面側から加熱しつつ基板に向けて加圧する。このとき、熱可塑性樹脂フィルム２２ｂを構成する熱可塑性樹脂の融点（ＰＥＥＫ：ＰＥＩ＝３０：７０で３３０℃）以上の温度で加熱しつつ、熱硬化性樹脂フィルム２１ｂ側に加圧する。
熱圧着ツール１００からの熱が半導体チップ５０に伝わり、スタッドバンプ５２ａの先端温度が熱可塑性樹脂フィルム２２ｂを構成する熱可塑性樹脂の融点以上となると、スタッドバンプ５２ａが接する熱可塑性樹脂フィルム２２ｂの部分が溶融する。したがって、熱可塑性樹脂フィルム２２ｂを溶融させながら、スタッドバンプ５２ａを熱可塑性樹脂フィルム２２ｂに押し込んで、対応するパッド３１に接触させることができる。これにより、図３（ｄ）に示すように、スタッドバンプ５２ａとパッド３１とを圧接状態とすることができる。なお、この段階では、図９に示すように、半導体チップ５０とスタッドバンプ５２ａとの間には、電極５１ａのＡｌが残存している。
また、溶融・軟化した熱可塑性樹脂は、圧力を受けて流動し、半導体チップ５０の基板搭載面、熱硬化性樹脂フィルム２１ｂのパッド形成面、導体パターン３０、電極５１ａ、及びスタッドバンプ５２ａに密着する。したがって、図３（ｄ）に示すように、熱可塑性樹脂フィルム２２ｂによって、半導体チップ５０と熱硬化性樹脂フィルム２１ｂ（基板）との間を封止することができる。このようにして、半導体ユニット８０を形成する。
本実施形態では、フリップチップ実装時の加熱温度を、融点よりも若干高い３５０℃程度とし、１つのスタッドバンプ５２ａにかかる荷重が２０〜５０ｇｆ程度となる圧力を印加する。これにより、短時間で、スタッドバンプ５２ａとパッド３１とを圧接状態とすることができる。
なお、圧接状態となった後も、加熱・加圧を継続すると、スタッドバンプ５２ａを構成するＡｕとパッド３１を構成するＣｕとが相互に拡散（固相拡散）し、金属拡散層（Ｃｕ−Ａｕ合金層）を形成する。また、スタッドバンプ５２ａを構成するＡｕが電極５１ａに含まれるＡｌに対して固相拡散し、金属拡散層（Ａｕ−Ａｌ合金層）を形成する。しかしながら、このような金属拡散層を形成するには、上記した圧接状態を形成するのに比べ、加熱・加圧時間として長時間を要する。１つの半導体チップ５０を基板に実装するのに長時間を要すると、半導体チップ５０を内蔵する配線基板１０の形成時間が結果として長くなり、製造コストも増加してしまう。また、その間、電極５１ａ、スタッドバンプ５２ａ、パッド３１の電気的な接続部以外の箇所にも、不必要な熱が印加されることとなる。このため、この実装工程では、スタッドバンプ５２ａとパッド３１との接続状態を圧接状態にとどめる。
また、本実施形態では、熱可塑性樹脂フィルム２２ｂを熱硬化性樹脂フィルム２１ｂに貼り付けた後で、ビアホールを形成し、導電性ペースト４０ａを充填する例を示した。しかしながら、貼り付け前の状態で、各樹脂フィルム２１ｂ，２２ｂにビアホールを形成し、導電性ペースト４０ａを充填しても良い。
導電性ペースト４０ａについては、半導体チップ５０を、基板にフリップチップ実装する際の加熱・加圧や、熱可塑性樹脂フィルム２２ｂを貼り付け前に形成した場合には、貼り付け時の加圧・加熱により、導電性粒子が焼結されて層間接続部４０（４１）を形成しても良いし、焼結されずに半導体ユニット８０が形成された時点で導電性ペースト４０ａのままでも良い。また、一部が焼結された状態としても良い。本実施形態では、フリップチップ実装後の状態で導電性ペースト４０ａとする。
次に、積層体を形成する積層工程を実施する。この工程では、表面に導体パターン３０が形成された樹脂フィルム、ビアホール内に導電性ペースト４０ａが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂フィルムが、少なくとも１枚おきに位置しつつ半導体チップ５０の電極形成面及び該電極形成面の裏面に隣接するように積層する。
本実施形態では、図５に示すように、積層方向における一端側から、熱硬化性樹脂フィルム２１ａ、熱可塑性樹脂フィルム２２ａ、熱硬化性樹脂フィルム２１ｂ、熱可塑性樹脂フィルム２２ｂ、熱硬化性樹脂フィルム２１ｃ、熱可塑性樹脂フィルム２２ｃ、熱硬化性樹脂フィルム２１ｄ、熱可塑性樹脂フィルム２２ｄの順となるように、複数枚の樹脂フィルム２１ａ，２１ｃ，２１ｄ，２２ａ，２２ｃ，２２ｄと半導体ユニット８０を積層する。このように本実施形態では、熱可塑性樹脂フィルム２２ａ〜２２ｄと熱硬化性樹脂フィルム２１ａ〜２１ｄとを交互に位置するように積層する。
さらには、熱可塑性樹脂フィルム２２ｄ上に放熱部材６０を積層する。なお、図５では、便宜上、積層体を構成する要素を、離間させて図示している。
詳しくは、熱硬化性樹脂フィルム２１ａの導体パターン形成面上に熱可塑性樹脂フィルム２２ａを積層し、熱可塑性樹脂フィルム２２ａ上に、半導体ユニット８０を、熱硬化性樹脂フィルム２１ｂを搭載面として積層する。半導体ユニット８０における熱可塑性樹脂フィルム２２ｂ上であって、半導体チップ５０の周囲には、熱硬化性樹脂フィルム２１ｃを、導体パターン形成面とは反対側の面を搭載面として積層する。また、熱硬化性樹脂フィルム２１ｃ及び半導体チップ５０上に熱可塑性樹脂フィルム２２ｃを積層し、熱可塑性樹脂フィルム２２ｃ上に導体パターン形成面を搭載面として、熱硬化性樹脂フィルム２１ｄを積層する。そして、熱硬化性樹脂フィルム２１ｄ上に熱可塑性樹脂フィルム２２ｄを積層し、さらに放熱部材６０を積層して、１つの積層体を形成する。
この積層体では、積層方向において、半導体チップ５０に隣接する樹脂フィルムが、熱可塑性樹脂フィルム２２ｂ，２２ｃとなる。少なくともこれら樹脂フィルム２２ｂ，２２ｃは、加圧・加熱工程において、半導体チップ５０の周囲を封止する機能を果たす。本実施形態では、垂直方向において半導体チップ５０を取り囲む樹脂フィルムが熱硬化性樹脂フィルム２１ｃであるので、上記２枚の樹脂フィルム２２ｂ，２２ｃが、半導体チップ５０の周囲を封止する機能を果たす。
このように、半導体チップ５０を封止する熱可塑性樹脂フィルム２２ｂ，２２ｃとしては、熱可塑性樹脂フィルムにガラス繊維やアラミド繊維などの無機材料を含まないだけでなく、線膨張係数や融点を調整するための無機フィラー（フィラー）も含まないものを採用することが好ましい。こうすることで、加圧・加熱工程において、半導体チップ５０に、局所的に応力がかかるのを抑制することができる。
しかしながら、線膨張係数や融点を調整するための無機フィラーも含まない熱可塑性樹脂フィルム２２ｂ，２２ｃを採用すると、無機フィラーが無い分、半導体チップ５０との線膨張係数差が大きくなり、これにともなう応力が増加することが考えられる。したがって、応力低減のために、熱可塑性樹脂フィルム２２ｂ，２２ｃとして弾性率の低い（例えば１０ＧＰａ以下）樹脂フィルムを採用すると良い。
また、半導体チップ５０を封止する熱可塑性樹脂フィルム２２ｂ，２２ｃとしては、厚さが５μｍ以上のものを採用することが好ましい。５μｍ未満とすると、加圧・加熱工程において、これら樹脂フィルム２２ｂ，２２ｃの応力が高くなり、半導体チップ５０の表面から剥がれてしまう恐れがあるためである。
次いで、真空熱プレス機を用いて積層体を積層方向上下から加圧しつつ加熱する加圧・加熱工程を実施する。この工程では、熱可塑性樹脂を軟化させて複数枚の樹脂フィルムを一括で一体化するとともに半導体チップ５０を封止し、導電性ペースト４０ａ中の導電性粒子を焼結体として、該焼結体と導体パターン３０を有した配線部を形成する。
加圧・加熱工程では、樹脂フィルムを一括で一体化して絶縁基材２０とするとともに、導電性ペースト４０ａ中の導電性粒子を焼結体とするために、樹脂フィルムを構成する熱可塑性樹脂のガラス転移点以上融点以下の温度、数ＭＰａの圧力を所定時間保持する。本実施形態では、２８０℃〜３３０℃のプレス温度、４〜５ＭＰａの圧力を５分以上（例えば１０分）保持する。
先ず、加圧・加熱工程において、樹脂フィルム部分の接続について説明する。
１枚おきに配置された熱可塑性樹脂フィルム２２ａ〜２２ｄは、上記加熱により軟化する。このとき、圧力を受けているため、軟化した熱可塑性樹脂フィルム２２ａ〜２２ｄは、隣接する熱硬化性樹脂フィルム２１ａ〜２１ｄに密着する。これにより、複数の樹脂フィルム２１ａ〜２１ｄ，２２ａ〜２２ｄが一括で一体化し、絶縁基材２０が形成される。このとき、放熱部材６０にも、隣接する熱可塑性樹脂フィルム２２ｄが密着するため、放熱部材６０も絶縁基材２０に一体化する。
また、半導体チップ５０に隣接する熱可塑性樹脂フィルム２２ｂ，２２ｃは、圧力を受けて流動し、半導体チップ５０の電極５１ａ形成面、及び、その裏面である電極５１ｂ，５１ｃ形成面に密着する。また、半導体チップ５０の側面と熱硬化性樹脂フィルム２１ｃとの隙間にも入り込み、該隙間を埋めるとともに、半導体チップ５０の側面に密着する。したがって、熱可塑性樹脂（熱可塑性樹脂フィルム２２ｂ，２２ｃ）により、半導体チップ５０が封止される。
次に、加圧・加熱工程において、半導体チップ５０の電極５１、導体パターン３０、層間接続部４０の接続について説明する。
上記加熱により、導電性ペースト４０ａ中のＳｎ（融点２３２℃）が溶融し、同じく導電性ペースト４０ａ中のＡｇ粒子に拡散して、Ａｇ−Ｓｎ合金（融点４８０℃）を形成する。また、導電性ペースト４０ａに圧力が加えられているため、焼結により一体化した合金からなる層間接続部４０（４１，４２）がビアホール内に形成される。
溶融したＳｎは、導体パターン３０（パッド３１〜３３）を構成するＣｕとも相互拡散する。これにより、層間接続部４０と導体パターン３０の界面に金属拡散層（Ｃｕ−Ｓｎ合金層）が形成される。
溶融したＳｎは、半導体チップ５０の電極５１ｂ，５１ｃを構成するＮｉとも相互拡散する。これにより、層間接続部４０と電極５１ｂ，５１ｃとの界面に金属拡散層（Ｎｉ−Ｓｎ合金層）が形成される。
また、スタッドバンプ５２ａを構成するＡｕが、半導体チップ５０の電極５１ａのＡｌに固相拡散する。電極５１ａはファインピッチ対応の電極であるため、電極５１ａのＡｌの量は、スタッドバンプ５２ａを構成するＡｕの量に比べて少なく、電極５１ａを構成する全てのＡｌがＡｕとの合金化に費やされて、加圧・加熱工程後では、上記したように、Ａｌを金属単体で含まないものとなる。また、加圧・加熱後の電極５１ａ（つまり、ＡｕＡｌ合金層５２１）は、Ａｕ−Ａｌ合金として、主としてＡｕ４Ａｌ合金を含むものとなる。このＡｕＡｌ合金層５２１は、例えば、図１０に示すように、Ａｕ４ＡｌとＡｕ５Ａｌ２からなる。
なお、加圧・加熱工程において、Ａｕ４Ａｌ合金が生成する前に、成長速度の速いＡｕ５Ａｌ２が生成されたとしても、圧力が印加されているため、図１０，図１１に示すように、上記したカーケンダルボイドの生成を抑制することができる。なお、図１０においては、電極５１ａの膜厚を１．０μｍとした場合の例である。
これに対して、比較例として、無加圧で製造した半導体チップ内蔵配線基板におけるＡｕＡｌ合金層５２１部分の断面像を図１２に示す。図１２からも明らかなように、半導体チップ内蔵配線基板を無加圧で製造した場合、ボイドＢ１が形成されることになる。
さらに、スタッドバンプ５２ａを構成するＡｕと導体パターン３０（パッド３１）を構成するＣｕとが相互に拡散する。これにより、図１０に示すように、スタッドバンプ由来の接続部５２とパッド３１との界面にＣｕＡｕ合金層５２２（ＣｕＡｕ３合金層）が形成される。Ｃｕ−Ａｕ合金は、２５０℃程度以上の加熱があれば生成でき、上記した加圧・加熱条件によれば、ＣｕＡｕ３合金層を形成することができる。
また、スタッドバンプ５２ａは、固相拡散接合に消費されたＡｕの残りにより、Ａｕ−Ａｌ合金からなるＡｕＡｌ合金層５２１と、Ｃｕからなり、界面にＣｕＡｕ３合金層を有するパッド３１とを電気的に接続する接続部５２となる。このように、加圧・加熱工程において、スタッドバンプ５２ａとパッド３１との接続状態を、直接的な接合状態とする。
なお、パッド３１を構成するＣｕは、接続部５２（スタッドバンプ５２ａ）のＡｕよりも低弾性率材を採用すると好ましい。このようにすることによって、半導体チップ５０と絶縁基材２０との熱膨張率との差に基づく熱応力をＣｕからなるパッド３１に集中させることができる。これによって、図１３に示すように、パッド３１にクラックを発生させて、半導体チップ５０に印加される熱応力を緩和することができる。よって、図１４に示すように、半導体チップ５０にクラックが生じるのを抑制でき、半導体チップ５０が破壊することを抑制することができる。
以上により、図６に示すように、絶縁基材２０に半導体チップ５０が内蔵され、半導体チップ５０が熱可塑性樹脂によって封止され、半導体チップ５０と外部接続用電極３５とが配線部によって電気的に接続され、半導体チップ５０と放熱部材６０とが放熱配線部によって熱的に接続された基板を得ることができる。
そして、この基板に対し、絶縁基材２０の一面２０ａ側から外部接続用電極３５を底面とする孔を形成し、孔内にメッキ膜などの導電部材を配置したあと、導電部材上にはんだボール７０を形成することで、図１に示す配線基板１０を得ることができる。
次に、上記実施形態に示した配線基板１０及びその製造方法における特徴部分の効果について説明する。
本実施形態では、配線基板１０を形成するに当たり、熱可塑性樹脂フィルム２２ａ〜２２ｄが、少なくとも１枚おきに位置しつつ半導体チップ５０の電極５１ａ形成面及び該電極形成面の裏面に隣接するように、複数枚の樹脂フィルム２１ａ〜２１ｄ，２２ａ〜２２ｄを積層して積層体とする。
したがって、加圧・加熱により、熱可塑性樹脂フィルム２２ａ〜２２ｄを構成する熱可塑性樹脂を接着材として、複数枚の樹脂フィルム２１ａ〜２１ｄ，２２ａ〜２２ｄを一括で一体化することができる。また、少なくとも半導体チップ５０に隣接する熱可塑性樹脂フィルム２２ｂ，２２ｃによって半導体チップ５０を封止することができる。さらには、上記加圧・加熱により、導電性ペースト４０ａ中の導電性粒子を焼結体として導体パターン３０とともに配線部を形成することができる。このため、配線基板１０の製造工程を簡素化することができる。
また、本実施形態では、この加圧・加熱工程により、パッド３１を構成するＣｕとスタッドバンプ５２ａを構成するＡｕとを固相拡散により、ＣｕＡｕ合金層５２２を形成すると共に、電極５１ａのＡｌとスタッドバンプ５２ａを構成するＡｕとを固相拡散により、金属単体としてのＡｌが存在しない、Ａｕ−Ａｌ合金からなるＡｕＡｌ合金層５２１を形成する。つまり、電極５１ａは、接続部５２と対向する部位の厚み方向においてＡｕＡｌ合金層５２１とする。このため、高温の使用環境においても、Ａｕの拡散によるカーケンダルボイドの発生を抑制することができる。さらに、ＡｕＡｌ合金層５２１とＣｕＡｕ合金層５２２とを同一の工程（加圧・加熱工程）で形成すると共に、ＡｕＡｌ合金層５２１とＣｕＡｕ合金層５２２とを同一の工程（加圧・加熱工程）で封止することができ製造工程を簡素化することもできる。
以上より、本発明によれば、半導体チップの接続信頼性を高めつつ、半導体チップ内蔵配線基板の製造工程を簡素化でき、製造時間を短縮することができる。
また、本実施形態では、スタッドバンプ５２ａとパッド３１との界面にＣｕＡｕ合金層５２２を有すると共に、半導体チップ５０とスタッドバンプ５２ａとの間の少なくとも一部に、ＡｕＡｌ合金層５２１を有することによって内蔵される半導体チップの接続信頼性を向上させることができる。
また、積層体を形成する積層工程の前に、半導体チップ５０と、基板（熱硬化性樹脂フィルム２１ｂ）との間に熱可塑性樹脂フィルム２２ｂを配置し、熱可塑性樹脂の融点以上の温度で加熱しつつ加圧する。したがって、温度を熱可塑性樹脂の融点以上まで上げている間は、熱可塑性樹脂に流動性を持たせることができ、加圧によりスタッドバンプ５２ａとパッド３１との間に位置する熱可塑性樹脂を移動させ、スタッドバンプ５２ａをパッド３１に直接接触させて、スタッドバンプ５２ａとパッド３１とを圧接状態とすることができる。
このとき、溶融した熱可塑性樹脂が圧力を受けて流動し、スタッドバンプ５２ａとパッド３１の接続部の周囲を含んで、半導体チップ５０と基板（熱硬化性樹脂フィルム２１ｂ）の間を封止する。したがって、各接続部間での電気的な絶縁性を確保することができる。また、接続部における接続信頼性を向上することができる。
また、スタッドバンプ５２ａとパッド３１とが圧接状態となった時点でフリップチップ実装工程（加熱・加圧）を終了し、加圧・加熱工程で受ける加圧・加熱により、スタッドバンプ５２ａとパッド３１とを接合状態とする。このように、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ５２ａ（接続部５２）とパッド３１とを接合状態とするので、圧接状態に比べて、半導体チップ５０の電極５１ａとパッド３１との電気的な接続信頼性を向上することができる。
また、フリップチップ実装工程では、スタッドバンプ５２ａとパッド３１とを圧接状態としておき、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ５２ａとパッド３１とを接合状態とする。したがって、フリップチップ実装工程において、スタッドバンプ５２ａとパッド３１とを接合状態とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。
なお、積層工程の前にスタッドバンプ５２ａをパッド３１に接触させず、加圧・加熱工程にて、スタッドバンプ５２ａをパッド３１に接触させ、且つ、接合状態となるようにすると、軟化した熱可塑性樹脂の緩衝効果により、スタッドバンプ５２ａが第２フィルムとしての熱可塑性樹脂フィルム２２ｂに押し込まれにくくなる。その結果、スタッドバンプ５２ａとパッド３１との間に熱可塑性樹脂が残ってしまうことも考えられる。
これに対し、本実施形態では、積層工程の前に、スタッドバンプ５２ａとパッド３１とを圧接状態としておくので、加圧・加熱工程の加圧・加熱により、スタッドバンプ５２ａとパッド３１とを確実に接合状態とすることができる。
また、本実施形態では、熱硬化性樹脂フィルム２１ａ〜２１ｄのみに導体パターン３０を形成し、熱可塑性樹脂フィルム２２ａ〜２２ｄには導体パターン３０を形成しない。したがって、加圧・加熱工程などで熱可塑性樹脂が軟化し、圧力を受けて流動しても、導体パターン３０は熱硬化性樹脂フィルム２１ａ〜２１ｄに固定されているため、導体パターン３０の位置ズレを抑制することができる。このため、ファインピッチ対応の半導体チップ５０を内蔵する配線基板１０に好適である。
ところで、両面に電極５１を有する半導体チップ５０において、電極５１を固相拡散接合すると、加圧・加熱工程の間中、半導体チップ５０に固体が接しているので、半導体チップ５０に印加される圧力（プレス圧）が高くなる。特に、両面に設けられた電極５１をともに固相拡散接合すると、半導体チップ５０に印加される圧力（プレス圧）がより一層高くなる。これに対し、本実施形態では、半導体チップ５０の一面側では、Ａｕの固相拡散により、電極５１ａとパッド３１とを電気的に接続し、一方、半導体チップ５０の反対の面側では、溶融したＳｎの液相拡散により、電極５１ｂ，５１ｃとパッド３２，３３とを電気的に接続する。したがって、液相側で半導体チップ５０に印加される圧力を緩衝することができる。このため、一方をスタッドバンプ５２ａを用いた固相拡散としてファインピッチ対応しながらも、加圧・加熱工程で半導体チップ５０に印加される圧力を低減して、半導体チップ５０の信頼性を高めることができる。
また、本実施形態では、熱可塑性樹脂フィルム２２ｂ，２２ｃとして、ガラス繊維などの無機材料や、無機フィラーを含まない樹脂フィルムを採用するため、これによっても、加圧・加熱工程で半導体チップ５０に印加される圧力を低減することができる。
（第２実施形態）
第１実施形態では、半導体チップ５０を、基板としての熱硬化性樹脂フィルム２１ｂにフリップチップ実装する際に、スタッドバンプ５２ａを、熱硬化性樹脂フィルム２１ｂのパッド形成面上に貼り付けた熱可塑性樹脂フィルム２２ｂに押し込んで、パッド３１との圧接状態を確保する例を示した。
これに対し、本実施形態では、図１５（ａ），（ｂ）に示すように、熱硬化性樹脂フィルム２１ｂのパッド形成面に、パッド３１に対応する位置に貫通孔２５が設けられた熱可塑性樹脂フィルム２２ｂを、貫通孔２５がパッド３１を覆うように貼り付けておく点を特徴とする。
図１５（ａ），（ｂ）に示す例では、各パッド３１ごとに貫通孔２５を設けている。これによれば、スタッドバンプ５２ａとパッド３１との各接続部の間に、熱可塑性樹脂フィルム２２ｂが位置するため、フリップチップ実装工程において、軟化した熱可塑性樹脂が接続部を覆いやすい。すなわち、貫通孔２５を設けながらも、各接続部間での電気的な絶縁性を確保しやすく、接続部における接続信頼性を向上しやすい。
なお、半導体チップ５０の電極５１ａがファインピッチの場合、パッド３１もファインピッチとなる。したがって、パッド３１（例えば直径３０μｍ）よりも小さい貫通孔２５を形成することは困難である。しかしながら、層間接続部４０を形成するためのビアホール（貫通孔）とは異なり、貫通孔２５には、導電性ペースト４０ａが充填されず、また、半導体チップ５０の電極５１ａとパッド３１とを電気的に接続する接続部５２の体格を規定するものでもない。したがって、貫通孔２５については、パッド３１より大きくしても良いため、ビアホールよりも貫通孔形成の自由度が高く、パッド３１ごとに設けることができる。
そして、熱可塑性樹脂フィルム２２ｂを構成する熱可塑性樹脂のガラス転移点（換言すると、熱可塑性樹脂が軟化する軟化点）以上の温度で加熱しつつ加圧して、半導体チップ５０を熱硬化性樹脂フィルム２１ｂにフリップチップ実装する。これにより、半導体チップ５０のスタッドバンプ５２ａを、貫通孔２５を通じて対応するパッド３１に圧接させるとともに、軟化した熱可塑性樹脂にて半導体チップ５０と熱硬化性樹脂フィルム２１ｂとの間を封止する。
このような方法を用いても、第１実施形態に示した製造方法と同様の効果を奏することができる。
また、本実施形態に示す製造方法によれば、スタッドバンプ５２ａとパッド３１との圧接状態を形成するに当たり、熱可塑性樹脂フィルム２２ｂを溶融させなくても良い。熱可塑性樹脂フィルム２２ｂを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することで、軟化した熱可塑性樹脂にて半導体チップ５０と熱硬化性樹脂フィルム２１ｂとの間を封止できれば良い。換言すれば、半導体チップ５０を熱可塑性樹脂フィルム２２ｂに熱圧着できれば良い。熱可塑性樹脂フィルム２２ｂには、フリップチップ実装前に予め貫通孔２５を設けるため、第１実施形態に示す方法に比べて、圧接状態を容易に形成することができる。
したがって、熱量が同じであれば、第１実施形態に示す方法よりも短時間で、スタッドバンプ５２ａとパッド３１との圧接状態及び熱可塑性樹脂フィルム２２ｂによる封止構造を形成することができる。すなわち、フリップチップ実装工程での加熱・加圧時間、ひいては配線基板１０の製造時間をより短縮することができる。
また、加熱・加圧時間及び加圧条件が同じなら、第１実施形態に示す方法よりも少ない熱量をもって、スタッドバンプ５２ａとパッド３１との圧接状態を確保することができる。
なお、貫通孔２５は、熱可塑性樹脂フィルム２２ｂを、熱硬化性樹脂フィルム２１ｂに貼り付ける前に形成しても良いし、貼り付けた後に形成しても良い。本実施形態では、貼り付けた後、熱可塑性樹脂フィルム２２ｂにおけるパッド３１に対応する位置に、炭酸ガスレーザなどにより貫通孔２５を形成する。このような方法を採用すると、位置精度よく貫通孔２５を形成することができる。
一方、貼り付ける前にレーザ光の照射などにより貫通孔２５を形成する場合、熱可塑性樹脂フィルム２２ｂを貼り付ける際に、該樹脂フィルム２２ｂにおける貫通孔２５の形成位置とは異なる位置を加熱しつつ加圧して貼り付けると良い。貫通孔２５の形成位置とは異なる位置を加熱・加圧して貼り付けるため、貫通孔２５の潰れ（閉塞）を防ぐことができる。したがって、半導体チップ５０を基板に実装する際に、短時間でスタッドバンプ５２ａとパッド３１とを圧接状態とすることができる。
本実施形態では、パッド３１ごとに貫通孔２５を設ける例を示したが、複数のパッド３１ごとに貫通孔２５を１つ設けても良い。例えば図１６（ａ），（ｂ）に示す例では、複数のパッド３１が、１辺１０個で一列の矩形環状に配置されており、貫通孔２５は、各辺ごと、つまり１０個のパッド３１に対して１つの貫通孔２５が設けられている。すなわち、垂直方向のうちの一方向に長い貫通孔２５となっている。
これによれば、図１５（ａ），（ｂ）に示した１つのパッド３１ごとに１つの貫通孔２５を設ける構成に比べて、パッド３１間の間隔（ピッチ）によらず、貫通孔２５を形成することができる。すなわち、貫通孔２５の形成自由度が高く、ファインピッチに適している。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上述の実施の形態においては、半導体ユニット８０を形成した後に、積層工程及び加圧・加熱工程を行う例を採用したが本発明はこれに限定されるものではない。積層工程において、半導体チップ５０と第１フィルム（熱硬化性樹脂フィルム２１ｂ）と第２フィルム（熱可塑性樹脂フィルム２２ｂ）とを分離した状態で積層するようにしてもよい。つまり、半導体チップ５０と第１フィルム（熱硬化性樹脂フィルム２１ｂ）とを、第２フィルム（熱可塑性樹脂フィルム２２ｂ）を介してスタッドバンプ５２ａとパッド３１とが向き合う方向に分離した状態で積層するようにしてもよい。つまり、図５に示す積層工程において、半導体ユニット８０が配置される空間に、熱硬化性樹脂フィルム２１ｂ、熱可塑性樹脂フィルム２２ｂ、半導体チップ５０を（紙面下側からこの順番で）配置するようにしてもよい。そして、加圧・加熱工程では、スタッドバンプ５２ａを、熱可塑性樹脂フィルム２２ｂを溶融させながら押し込んで、パッド３１とスタッドバンプ５２ａ、及び電極５１ａとスタッドバンプ５２ａとを固相拡散接合により接合する。このようにすることによって、半導体ユニット８０を形成する工程を省略でき、半導体チップ内蔵配線基板の製造時間を短縮することができる。
また、絶縁基材２０を構成する複数枚の樹脂フィルムの構成は、上記例に限定されるものではない。樹脂フィルムの枚数は上記例（８枚）に限定されるものではない。半導体チップ５０を内蔵できる枚数であれば良い。
熱可塑性樹脂フィルムの構成材料も上記例に限定されない。例えば、ＰＥＥＫ／ＰＥＩからなるものであっても、上記例とは比率の異なるものを採用しても良い。また、ＰＥＥＫ／ＰＥＩ以外の構成材料、例えば液晶ポリマー（ＬＣＰ）などを採用しても良い。さらに、ＦＥＰ（テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体）、ＰＦＡ（テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体）、ＰＰＳ（ポリフェニレンサルファイド樹脂）などを採用しても良い。
加圧・加熱工程での半導体チップ５０への局所的な応力印加を抑制すべく、熱可塑性樹脂フィルム２２ａ〜２２ｄとして、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いる例を示したが、これらを含む熱可塑性樹脂フィルム２２ａ〜２２ｄを採用することもできる。しかしながら、上記したように、半導体チップ５０を封止するのに用いる熱可塑性樹脂フィルム（本実施形態では２枚の熱可塑性樹脂フィルム２２ｂ，２２ｃ）については、半導体チップ５０への局所的な応力印加を抑制するために、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いることが好ましい。
熱硬化性樹脂フィルムの構成材料も上記例に限定されない。例えば、ガラス繊維、アラミド繊維などの基材に用いられる無機材料を含むフィルムを採用することもできる。また、熱硬化性ポリイミド以外の熱硬化性樹脂を採用することもできる。
また、複数枚の樹脂フィルムとして、熱硬化性樹脂フィルムを含まず、熱可塑性樹脂フィルムのみを含む構成としても良い。また、熱硬化性樹脂フィルムよりも熱可塑性樹脂フィルムの枚数が多く、積層状態で一部、熱可塑性樹脂フィルムが連続する構成としても良い。
本実施形態では、半導体チップ５０がフリップチップ実装される基板として、第１フィルムとしての熱硬化性樹脂フィルム２１ｂの例を示した。しかしながら、第１フィルムとして熱可塑性樹脂フィルムを採用しても良い。また、第１フィルムを含む、複数枚の樹脂フィルムを用いて基板を構成しても良い。
本実施形態では、放熱性を向上するために、絶縁基材２０の一面２０ｂに放熱部材６０を固定する例を示した。また、同じく放熱性を向上するために、半導体チップ５０にダミー電極５１ｃを設け、ダミー電極５１ｃに放熱配線部（パッド３３及び層間接続部４２）を接続する例を示した。しかしながら、少なくとも一方を有さない構成としても良い。放熱部材６０及び放熱配線部のうち、いずれか一方のみを有する構成とすると、図１に示す構成よりは劣るものの、いずれも有さない構成に比べて放熱性を向上することができる。
また、放熱部材６０を絶縁基材２０の一面２０ｂ全面に設けているが、一面２０ｂの一部に放熱部材６０が固定された構成としても良いし、絶縁基材２０の両面２０ａ，２０ｂの両面に放熱部材６０がそれぞれ固定された構成としても良い。
本実施形態では、半導体チップ５０が両面に電極５１を有し、さらに電極５１として、電気的な接続機能を提供する電極としてのＡｕＡｌ合金層５２１，電極５１ｂと、ダミー電極５１ｃを含む例を示した。しかしながら、放熱配線部とともにダミー電極５１ｃを有さない構成としても良い。また、半導体チップ５０として、一面のみに電極５１（ＡｕＡｌ合金層５２１）を有する構成としても良い。電極５１として、スタッドバンプ５２ａが設けられる電極５１ａを少なくとも含めば良い。
例えば半導体チップ５０が、一面に電極としてのＡｕＡｌ合金層５２１を有し、反対側の面にダミー電極５１ｃのみを有する構成としても良い。この場合も、上記したように、ダミー電極５１ｃとパッド３３との電気的な接続を液相拡散とすると、加圧・加熱工程で半導体チップ５０に印加される圧力（プレス圧）を抑制することができる。
また、図１７に示す変形例のように、半導体チップ内蔵配線基板１０ａは、半導体チップ５０が、一面側に電極５１（ＡｕＡｌ合金層５２１）を有し、反対側の面に電極５１を有さない構成としても良い。この場合、電極５１を設けない面には、配線部、放熱配線部が接続されないため、加圧・加熱工程において、軟化する熱可塑性樹脂フィルム２２ｃにより、両面に電極５１を有する構成よりも、半導体チップ５０に印加される圧力（プレス圧）を抑制することができる。
また、樹脂フィルムの厚さや、導体パターン３０の厚さも上記例に限定されるものではない。ただし、積層方向において、半導体チップ５０に隣接し、半導体チップ５０を封止する熱可塑性樹脂フィルム２２ｂ，２２ｃについては、上記したように、厚さが５μｍ以上のものを採用することが好ましい。
１０・・・配線基板（半導体チップ内蔵配線基板）
２０・・・絶縁基材
２１ａ〜２１ｄ・・・熱硬化性樹脂フィルム
２２ａ〜２２ｄ・・・熱可塑性樹脂フィルム
３０・・・導体パターン
３１・・・パッド
４０・・・層間接続部
５０・・・半導体チップ
５１・・・電極
５２・・・接続部
５２ａ・・・スタッドバンプ
５２１・・・ＡｕＡｌ合金層
５２２・・・ＣｕＡｕ合金層

Claims (21)

  1. 一方の面にＡｌ系材料からなる第１電極を有する半導体チップを内蔵する半導体チップ内蔵配線基板の製造方法であって、
    表面にＣｕからなる導体パターンが形成された樹脂フィルム、ビアホール内に導電性ペーストが充填された樹脂フィルム、を含む複数枚の樹脂フィルムを、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも１枚おきに位置しつつ半導体チップの電極形成面及び該電極形成面の裏面に隣接するように積層して積層体とする積層工程と、
    前記積層体を加熱しつつ積層方向上下から加圧することにより、前記熱可塑性樹脂を軟化させて複数枚の前記樹脂フィルムを一括で一体化するとともに前記半導体チップを封止し、前記導電性ペースト中の導電性粒子を焼結体として、該焼結体と前記導体パターンを有した配線部を形成する加圧・加熱工程と、を備え、
    前記積層工程においては、前記第１電極にＡｕからなるスタッドバンプが設けられた前記半導体チップと、前記樹脂フィルムからなり前記導体パターンの一部としてパッドが形成された第１フィルムとを、前記熱可塑性樹脂フィルムとしての第２フィルムを介して前記スタッドバンプと前記パッドとが向き合う方向に配置し、
    前記加圧・加熱工程では、前記パッドと前記スタッドバンプ、及び前記第１電極と前記スタッドバンプとを固相拡散接合により接合することによって、前記パッドを構成するＣｕと前記スタッドバンプを構成するＡｕとの合金層であるＣｕＡｕ合金層を形成すると共に、前記第１電極における前記スタッドバンプと対向する部位の厚み方向のＡｌを全てＡｕＡｌ合金化して当該第１電極をＡｌを含まないＡｕＡｌ合金層とすることを特徴とする半導体チップ内蔵配線基板の製造方法。
  2. 前記加圧・加熱工程では、主としてＡｕ４Ａｌ合金を含む前記ＡｕＡｌ合金層を形成することを特徴とする請求項１に記載の半導体チップ内蔵配線基板の製造方法。
  3. 前記加圧・加熱工程では、ＣｕＡｕ３合金を含む前記ＣｕＡｕ合金層を形成することを特徴とする請求項１又は２に記載の半導体チップ内蔵配線基板の製造方法。
  4. 前記積層工程の前工程として、
    前記第１フィルムを含む基板に対し、加熱しつつ加圧することにより、前記パッドを覆うように、前記第２フィルムを前記基板のパッド形成面に貼り付ける貼り付け工程と、
    前記第２フィルムを構成する熱可塑性樹脂の融点以上の温度で加熱しつつ加圧することにより、前記スタッドバンプを、前記第２フィルムを溶融させながら押し込んで、対応する前記パッドに圧接させるとともに、溶融した前記第２フィルムにて前記半導体チップと前記基板との間を封止するフリップチップ実装工程と、を備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  5. 前記積層工程の前工程として、
    前記第１フィルムを含む基板に対し、パッド形成面に、前記パッドに対応する位置に貫通孔が設けられた前記第２フィルムを貼り付けた状態で、前記第２フィルムを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することにより、前記スタッドバンプを、前記貫通孔を通じて対応する前記パッドに圧接させるとともに、軟化した前記第２フィルムにて前記半導体チップと前記基板との間を封止するフリップチップ実装工程を備えることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  6. 前記貫通孔を、前記パッドごとに設けることを特徴とする請求項５に記載の半導体チップ内蔵配線基板の製造方法。
  7. 前記貫通孔を、複数の前記パッドごとに１つ設けることを特徴とする請求項５に記載の半導体チップ内蔵配線基板の製造方法。
  8. 前記フリップチップ実装工程として、
    前記貫通孔が設けられた第２フィルムを、前記貫通孔の形成位置とは異なる位置を加熱しつつ加圧することにより、前記基板のパッド形成面に貼り付ける工程を含むことを特徴とする請求項６又は請求項７に記載の半導体チップ内蔵配線基板の製造方法。
  9. 前記フリップチップ実装工程として、
    加熱しつつ加圧することにより、前記第２フィルムを、前記パッドを覆うように前記基板のパッド形成面に貼り付けた後、前記第２フィルムにおける前記パッドに対応する位置に、貫通孔を形成する工程を含むことを特徴とする請求項６又は請求項７に記載の半導体チップ内蔵配線基板の製造方法。
  10. 前記積層工程では、前記半導体チップと前記第１フィルムとを、前記第２フィルムを介して前記スタッドバンプと前記パッドとが向き合う方向に分離した状態で積層し、
    前記加圧・加熱工程では、スタッドバンプを、前記第２フィルムを溶融させながら押し込んで、前記パッドと前記スタッドバンプ、及び前記第１電極と前記スタッドバンプとを固相拡散接合により接合することを特徴とする請求項１に記載の半導体チップ内蔵配線基板の製造方法。
  11. 前記半導体チップは、前記第１電極が形成された電極形成面の裏面に第２電極を有することを特徴とする請求項１乃至請求項１０のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  12. 前記積層工程においては、前記積層体における前記半導体チップの第２電極と向き合う方向の表層に、金属材料からなる放熱部材を配置し、前記加圧・加熱工程では、前記放熱部材と前記樹脂フィルムのビアホール内に充填された導電性ペーストとを接合することを特徴とする請求項１１に記載の半導体チップ内蔵配線基板の製造方法。
  13. 前記半導体チップを封止する前記熱可塑性樹脂フィルムは、厚さが５μｍ以上であることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  14. 前記半導体チップを封止する前記熱可塑性樹脂フィルムは、フィラーを含まないことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の半導体チップ内蔵配線基板の製造方法。
  15. 少なくとも熱可塑性樹脂を含む絶縁基材と、
    複数の素子が構成されると共に、一方の面に第１電極を有し、前記絶縁基材に埋設されて該絶縁基材の熱可塑性樹脂により封止された半導体チップと、
    前記絶縁基材に設けられ、前記半導体チップの第１電極と電気的に接続されるものであり、Ｃｕからなる導体パターンと、ビアホール内に設けられた層間接続部と、Ａｕからなり前記第１電極と前記導体パターンの一部としてのパッドとを接続する接続部とを含む配線部と、
    前記接続部と前記パッドとの界面に、前記接続部を構成するＡｕと前記パッドを構成するＣｕとの合金層であるＣｕＡｕ合金層と、を有し、
    前記第１電極における前記接続部と対向する部位は、厚み方向においてＡｌを含まないＡｕＡｌ合金層からなることを特徴とする半導体チップ内蔵配線基板。
  16. 前記第１電極は、主としてＡｕ４Ａｌ合金を含むことを特徴とする請求項１５に記載の半導体チップ内蔵配線基板。
  17. 前記接続部と前記パッドとの界面には、前記ＣｕＡｕ合金層としてＣｕＡｕ３合金を含むことを特徴とする請求項１６に記載の半導体チップ内蔵配線基板。
  18. 前記絶縁基材は、熱可塑性樹脂を含む熱可塑性樹脂フィルムが少なくとも一枚おきに位置しつつ前記半導体チップの両電極形成面に隣接するように、複数枚の樹脂フィルムが積層され、前記熱可塑性樹脂フィルムを接着層として相互に接着されてなることを特徴とする請求項１５乃至１７のいずれか一項に記載の半導体チップ内蔵配線基板。
  19. 前記半導体チップは、前記第１電極が形成された電極形成面の裏面に第２電極を有するものであり、該第２電極は、前記層間接続部と電気的に接続されることを特徴とする請求項１５乃至１８のいずれか一項に記載の半導体チップ内蔵配線基板。
  20. 前記絶縁基材における前記半導体チップの第２電極と向き合う方向の表層には、金属材料からなる放熱部材が配置され、該放熱部材は、前記配線部を介して前記第２電極と接続されることを特徴とする請求項１９に記載の半導体チップ内蔵配線基板。
  21. 前記半導体チップを封止する前記熱可塑性樹脂は、フィラーを含まないことを特徴とする請求項１５乃至請求項２０のいずれか一項に記載の半導体チップ内蔵配線基板。
JP2010086345A 2010-04-02 2010-04-02 半導体チップ内蔵配線基板及びその製造方法 Pending JP2011222553A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010086345A JP2011222553A (ja) 2010-04-02 2010-04-02 半導体チップ内蔵配線基板及びその製造方法
TW099145232A TWI429024B (zh) 2010-04-02 2010-12-22 Semiconductor wafer embedded wiring board and manufacturing method thereof
KR1020110002306A KR101193212B1 (ko) 2010-04-02 2011-01-10 반도체 칩 내장 배선 기판 및 그 제조 방법
CN2011100753642A CN102215639A (zh) 2010-04-02 2011-03-28 半导体芯片内置配线基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086345A JP2011222553A (ja) 2010-04-02 2010-04-02 半導体チップ内蔵配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011222553A true JP2011222553A (ja) 2011-11-04

Family

ID=44746692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086345A Pending JP2011222553A (ja) 2010-04-02 2010-04-02 半導体チップ内蔵配線基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP2011222553A (ja)
KR (1) KR101193212B1 (ja)
CN (1) CN102215639A (ja)
TW (1) TWI429024B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096617A (zh) * 2011-11-07 2013-05-08 株式会社电装 导电材料和使用该导电材料的电子器件
DE102013221674A1 (de) 2012-10-25 2014-04-30 Denso Corporation Elektronische vorrichtung und verfahren zum herstellen derselben
WO2014159572A1 (en) * 2013-03-14 2014-10-02 Gmz Energy Inc. Thermoelectric device fabrication using direct bonding
US8963017B2 (en) 2011-08-31 2015-02-24 Denso Corporation Multilayer board
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
GB2530152A (en) * 2014-08-11 2016-03-16 Intel Corp Electronic package with narrow-factor via including finish layer
US9699908B2 (en) 2012-10-31 2017-07-04 Murata Manufacturing Co., Ltd. Component-embedded board and communication terminal device
CN108428679A (zh) * 2017-02-14 2018-08-21 格芯公司 具有热导柱的集成电路封装
CN114097076A (zh) * 2019-07-10 2022-02-25 株式会社电装 半导体封装、电子装置及半导体封装的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102278123B1 (ko) * 2012-02-07 2021-07-15 가부시키가이샤 니콘 촬상 유닛 및 촬상 장치
US8884343B2 (en) * 2012-02-24 2014-11-11 Texas Instruments Incorporated System in package and method for manufacturing the same
DE102012103585A1 (de) 2012-04-24 2013-10-24 Endress + Hauser Gmbh + Co. Kg Druckmessaufnehmer
KR102107038B1 (ko) 2012-12-11 2020-05-07 삼성전기주식회사 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
KR102066015B1 (ko) * 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR102229018B1 (ko) * 2014-06-02 2021-03-17 엘지이노텍 주식회사 정전기 방지를 위한 정전기 방지 전극이 배선된 터치 패널
KR101974763B1 (ko) * 2015-01-13 2019-05-02 데쿠세리아루즈 가부시키가이샤 다층 기판
JP2017162895A (ja) * 2016-03-08 2017-09-14 株式会社ジェイデバイス 配線構造、プリント基板、半導体装置及び配線構造の製造方法
US11508587B2 (en) 2017-12-29 2022-11-22 Intel Corporation Microelectronic assemblies
US11393777B2 (en) 2017-12-29 2022-07-19 Intel Corporation Microelectronic assemblies
CN111602232B (zh) * 2018-01-19 2024-04-30 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
JP7139048B2 (ja) * 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349125A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd 半導体パッケージ
WO2006109383A1 (ja) * 2005-04-05 2006-10-19 Nec Corporation 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP2004158545A (ja) 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP4379216B2 (ja) 2004-06-11 2009-12-09 株式会社デンソー 半導体装置及びその製造方法
JP2007324550A (ja) * 2006-06-05 2007-12-13 Denso Corp 多層基板
JP2009105276A (ja) * 2007-10-24 2009-05-14 Omron Corp 半導体チップの実装方法及び半導体搭載用配線基板
CN102612265B (zh) * 2007-11-01 2016-05-11 大日本印刷株式会社 内置元件电路板、内置元件电路板的制造方法
JP5176676B2 (ja) 2008-05-07 2013-04-03 富士通株式会社 部品内蔵基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349125A (ja) * 1999-06-08 2000-12-15 Hitachi Ltd 半導体パッケージ
WO2006109383A1 (ja) * 2005-04-05 2006-10-19 Nec Corporation 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP2006310541A (ja) * 2005-04-28 2006-11-09 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963017B2 (en) 2011-08-31 2015-02-24 Denso Corporation Multilayer board
CN103096617A (zh) * 2011-11-07 2013-05-08 株式会社电装 导电材料和使用该导电材料的电子器件
JP2013123031A (ja) * 2011-11-07 2013-06-20 Denso Corp 導電性材料および半導体装置
DE102013221674A1 (de) 2012-10-25 2014-04-30 Denso Corporation Elektronische vorrichtung und verfahren zum herstellen derselben
US9699908B2 (en) 2012-10-31 2017-07-04 Murata Manufacturing Co., Ltd. Component-embedded board and communication terminal device
WO2014159572A1 (en) * 2013-03-14 2014-10-02 Gmz Energy Inc. Thermoelectric device fabrication using direct bonding
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
GB2530152A (en) * 2014-08-11 2016-03-16 Intel Corp Electronic package with narrow-factor via including finish layer
US9603247B2 (en) 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
GB2530152B (en) * 2014-08-11 2017-03-22 Intel Corp Electronic package with narrow-factor via including finish layer
CN108428679A (zh) * 2017-02-14 2018-08-21 格芯公司 具有热导柱的集成电路封装
CN114097076A (zh) * 2019-07-10 2022-02-25 株式会社电装 半导体封装、电子装置及半导体封装的制造方法

Also Published As

Publication number Publication date
KR101193212B1 (ko) 2012-10-22
KR20110111232A (ko) 2011-10-10
TWI429024B (zh) 2014-03-01
CN102215639A (zh) 2011-10-12
TW201138023A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
KR101193212B1 (ko) 반도체 칩 내장 배선 기판 및 그 제조 방법
JP2011222555A (ja) 半導体チップ内蔵配線基板の製造方法
KR20000005915A (ko) 반도체장치와그제조방법
TW201501248A (zh) 功率覆蓋結構及其製造方法
JP2012074497A (ja) 回路基板
TW200832649A (en) Semiconductor device and method of manufacturing the same
JP5459108B2 (ja) 部品内蔵配線基板
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
JP4846633B2 (ja) 部品内蔵基板の製造方法
CN101331605A (zh) 电子部件内置模块和其制造方法
JP2011222554A (ja) 半導体チップ内蔵配線基板
JP2009135391A (ja) 電子装置およびその製造方法
JP5343932B2 (ja) 半導体装置の製造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP6009844B2 (ja) 中継基板及びその製造方法
JP2006278520A (ja) 積層型電子部品の製造方法
JP4379216B2 (ja) 半導体装置及びその製造方法
JP2007067053A (ja) 部品内蔵モジュールとその製造方法
JP4016557B2 (ja) 電子部品の実装構造及び実装方法
KR102757662B1 (ko) 복합 배선 기판, 반도체 장치 및 복합 배선 기판 제조방법
JP2010062339A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005101327A (ja) 半導体装置およびその製造方法
JP2004134817A (ja) 半導体装置の製造方法
JP5399130B2 (ja) 電子部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910