[go: up one dir, main page]

KR100453152B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100453152B1
KR100453152B1 KR10-2001-0083861A KR20010083861A KR100453152B1 KR 100453152 B1 KR100453152 B1 KR 100453152B1 KR 20010083861 A KR20010083861 A KR 20010083861A KR 100453152 B1 KR100453152 B1 KR 100453152B1
Authority
KR
South Korea
Prior art keywords
signal line
bump
liquid crystal
output bump
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0083861A
Other languages
English (en)
Other versions
KR20020052970A (ko
Inventor
야마테히로시
타케나카유우이찌
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히타치 디바이스엔지니어링 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히타치 디바이스엔지니어링 가부시키가이샤 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020052970A publication Critical patent/KR20020052970A/ko
Application granted granted Critical
Publication of KR100453152B1 publication Critical patent/KR100453152B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 액정을 매개하여 대향배치되는 기판 중 한쪽기판의 액정측의 면에 한방향으로 연장하고 그 한방향에 교차하는 방향으로 배치된 각 신호선과, 이들 신호선의 일단측에 범프형성면을 매개하여 실장된 반도체 칩등을 구비하고, 이 반도체 칩의 각 출력범프는 이방성도전층을 매개하여 대응한 각 신호선과 접속되어 있으며, 상기 각 출력범프는 상기 신호선에 근접되는 측으로 배열되는 제 1 출력범프군과 상기 신호선에 원거리측으로 배열되는 제 2 출력범프군을 구비하고, 제 2 출력범프군의 각 범프의 상기 신호선과의 대향면적은 제 1 출력범프군의 각 범프의 상기 신호선과의 대향면적보다 크게 구성되어 있는 실장되는 반도체집적회로와 신호선과의 접속신뢰성을 도모하는 기술을 제공한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것이고, 예를들면 액티브 매트릭스방식으로 불리우는 액정표시장치에 관한 것이다.
본 종류의 액정표시장치는 액정을 매개하여 대향배치되는 2매의 기판가운데 한쪽기판의 액정측면에 X방향으로 연장되고 Y방향으로 배치되는 복수의 게이트 신호선과, y방향으로 연장되고 x방향으로 배치되는 복수의 드레인신호선을 구비하고 있다. 인접하는 2개의 게이트신호선과 인접하는 2개의 드레인신호선으로 포위된 영역이 화소영역이다.
각 화소영역은, 편측의 게이트 신호선에서의 주사시니호에 의해 작동되는 스위칭소자와, 이 스위칭소자를 매개하여 편측의 드레인신호선에서의 영상신호가 공급되는 화소전극을 구비하고 있다.
2매의 기판가운데 다른 기판의 액정측의 면은, 한쪽 기판의 화소전극과 대향하여 콘덴서를 형성하기 위한 화소전극을 구비하고 있다.
2매의 기판에 각각 형성된 화소전극의 전계를 발생하는 것에 의해, 액정의 광투과율이 제어된다.
또한, 상기 한쪽 기판의 액정측의 면의 주변에, 주사신호구동회로를 구성하는 반도체집적회로(IC칩), 영상신호구동회로를 구성하는 반도체집적회로(IC칩)이 그 범프형성면을 아래로 한(페이스 다운) 상태로 실장(mount)되어 있다(COG ; Chip On Glass방식).
IC칩이 실장되는 기판에는 IC칩의 각 출력범프에 대향하는 위치까지 각각 대응하는 신호선이 연장되고, 이 연장된 부분에 상기 출력범프에 접속되는 단자가 형성되어 있다.
최근, 액정표시장치는 고정밀화의 경향이 있다. 화소수의 증가에 수반하여, 게이트신호선 및 드레인신호선의 수도 증가되고 있다.
반도체집적회로의 신호선과 접속되는 범프(특히 출력범프)는 상기 신호선측으로 배열된 제 1 범프군과 상기 신호선과 원거리측으로 배열된 제 2 범프군으로 구성하고, 상기 범프의 수를 다수로 한 것이 알려져 있다.
COG방식의 액정표시장치에 있어서, 상기 반도체집적회로는 이방성도전층을 매개하여, 기판에 고착시키며, 대응하는 각 단자와의 접속을 도모하고 있다. 일본국특개2000-81635호가 이와 같은 기술을 개시하고 있다.
그러나, 상기 경우, 제 1 범프군을 구성하는 각 범프와 상기에 접속되는 각 단자와의 접속저항보다, 제 2 범프군을 구성하는 각 범프와 상기에 접속되는 각 단자와의 접속저항이 커진다. 최악의 경우, 제 2 범프군은 접속불량을 발생할 가능성이 있다.
본 발명은, 실장되는 반도체집적회로와 신호선과의 접속을 확실하게 한 액정표시장치를 제공할 수 있다.
본 발명에 의한, 액정표시장치는, 액정을 매개하여 대향배치되는 2매의 기판 가운데 한쪽기판의 액정측면에, 각각 접속단자를 갖는 복수의 신호선과, 상기 복수 신호선의 각 단자에 접속된 반도체칩을 구비한다. 상기 반도체칩은 복수의 범프를 갖추고, 해당하는 복수의 범프는 이방성도전층을 매개하여 대응하는 각 신호선의 단자와 접속되어있다. 또한, 상기 복수의 범프는 적어도 2열의 범프를 구성하고 있다. 상기 범프는 반도체칩의 단부에 가까운 측으로 배열되는 제 1 범프군과 상기 단부에 원거리측으로 배열되는 제 2 범프군을 갖추고, 제 2 범프군의 각 범프와 상기 신호선과의 접촉면적은 제 1 범프군의 각 범프와 상기 신호선과의 접촉면적보다 크다.
본 발명의 액정표시장치는 제 2 범프군의 각 범프와 상기 신호선과의 접촉부분에 있어서의 저항치를, 제 1 범프군의 각 범프와 상기 신호선과의 접촉부분에 있어서의 저항값과 동일한 정도까지 내리는 것이 가능하다.
이로 인하여, 제 2 범프군을 구성하는 각 범프와 상기에 접속되는 신호선과의 접속저항이 크게 이루어지고, 최악의 경우는 불량발생이라는 경우가 된다.
도 1 은 본 발명에 의한 액정표시장치의 전체등가회로이다.
도 2 는 IC칩이 실장되는 투명기판표면의 평면도이다.
도 3A 는 본 발명에 의한 액정표시장치에 실장되는 반도체집적회로의 범프를 형성한 페이스의 정면도이다. 도 3B는 도 3A의 일부확대도이다.
도 4A 는 도 2의 I-I선에 있어서의 단면도이다. 도 4B는 도 4A의 일부확대도이다.
도 5A 는 본 발명에 의한 액정표시장치에 실장되는 반도체집적회로의 다른 실시예를 나타내는 구성도이고, 범프를 형성한 페이스의 정면도이다. 도 5B는 도 5A의 일부확대도이다.
도 6 은 IC칩이 실장되는 투명기판 표면의 평면도이다,
도 7 은 IC칩을 투명기판에 압착할 때의 도전입자의 이동을 설명하기 위한 단면도이다.
도 8 은 범프와 접속단자의 접합면적과 도전입자수와의 비교도이다.
도 9A 는 종래의 액정표시장치에 실장되는 반도체집적회로의 범프를 형성한 페이스의 정면도이다. 도 9B는 도 9A의 일부확대도이다.
도 10 은 범프상의 입자수 분포의 근사식을 구하기 위한 참고도이다.
도 11 은 본 발명에 의한 액정표시장치의 일실시예를 나타내는 일부단면도를 포함하는 사시도이다.
<주요부분을 나타내는 도면부호의 설명>
SUB : 투명기판 GL : 게이트신호선
DL : 드레인신호선 PIT : 화소전극
TFT : 박막트랜지스터
GDRC : 반도체집적회로(주사신호 구동회로)
DDRC : 반도체집적회로(영상신호 구동회로)
GTM (1): 제 1 단자군 GTM (2): 제 2 단자군
GBP (1): 제 1 범프군 GBP (2): 제 2 범프군
이하, 본 발명에 의한 액정표시장치의 실시예를 도면을 이용하여 설명한다.
[실시예 1]
<등가회로>
도 1은 본 발명에 의한 액정표시장치의 일실시예를 나타내는 등가회로도이다. 도 1은 회로도이고, 실제 기하학적 배치에 대응하여 그려지고 있다.
투명기판(SUB 1)은 액정을 매개하여 다른 투명기판(SUB 2)과 대향하여 배치되어 있다.
투명기판(SUB 1)의 액정측의 면에는 도안의 X방향으로 연장하고 Y방향으로 배치되는 복수의 게이트신호선(GL)과, 상기 게이트신호선(GL)과 절연되어 Y방향으로 연장하고 X방향으로 배치되는 복수의 드레인신호선(DL)이 형성되어 있다. 인접하는 2개의 게이트신호선과 인접하는 2개의 드레인신호선으로 포위된 장방형의 영역이 화소영역이다. 상기 각 화소영역의 중심에 의해 표시부(AR)를 구성하고 있다.
각 화소영역에는 한쪽의 게이트신호선(GL)에서의 주사신호(전압)의 공급에 의해 구동하는 박막트랜지스터(TFT)와, 이 박막트랜지스터(TFT)를 매개하여 한쪽의 드레인신호선(DL)에서의 영상 신호(전압)가 공급되는 화소전극(PIX)이 형성되어 있다.
또한, 화소전극(PIX)과 상기 한쪽의 게이트신호선(GL)과 인접하는 다른쪽의 게이트신호선(GL)과의 사이에는 용량소자(Cadd)가 형성된다. 이 용량소자(Cadd)에 의해 상기 박막트랜지스터(TFT0가 오프할 때, 화소전극(PIX)에 공급된 영상신호를 오래동안 축적시킨다.
다른쪽의 투명기판(SUB 2)은 액정측의 면에 각 화소영역에 공통으로 형성된 대향전극(CT)(미도시)을 구비하고 있다. 화소전극(PIX)은 액정을 매개하여 대향배치되는 대향전극(CT)과의 사이에 전계를 발생시킨다. 이 전계에 의해 각 전극간의 액정의 광투과율이 제어된다.
각 게이트신호선(GL)의 일단은 투명기판(SUB 1)의 일변측(도안의 좌측)으로 연장되고, 그 연장부에 단자부(GTM)가 형성되어 있다. 단자부(GTM)에 수직 주사신호로 이루어지는 IC칩(GDRC)의 범프가 접속된다.
또한, 각 드레인신호선(DL)의 일단은 투명기판(SUB 1)의 일변측(도안의 상측)에 연장되고 그 연장부에 단자부(DTM)가 형성되어 있다. 단자부(DTM) 영상신호구동회로로 이루어지는 반도체집적회로(DDRC)의 범프가 형성된다.
IC칩(GDRC, DDRC)는 각각 그 자체가 투명기판(SUB 1)상에 직접 탑재된 것으로, 이른바 COG(칩 온 글래스)방식으로 불리운다.
IC칩(GDRC, DDRC)의 입력측의 각 범프도 투명기판(SUB 1)에 형성된 단자부(GTM 2, DTM 2)에 각각 접속된다. 상기 각 단자부(GTM 2, DTM 2)은 각 배선층을 매개하여 투명기판(SUB 1) 가운데 단면에 제일 가까운 부분에 각각 배치된 단자부(GTM 3, DTM 3)에 접속된다.
상기 투명기판(SUB 2)는 상기 반도체집적회로가 탑재되는 영역을 회피하도록 하여 투명기판(SUB 1)과 대향배치되어, 상기 투명기판(SUB 1)보다 작은 면적을 이루고 있다.
투명기판(SUB 1)에 대한 투명기판(SUB 2)은 상기 투명기판(SUB 2)의 주변에 형성된 씰재(SL)에 의해 고정된다. 이 씰재(SL)는 투명기판(SUB 1, SUB 2)간의 액적을 봉합하는 기능도 가진다.
이와 같이 구성된 액정표시장치는 도 10에 나타나는 바와 같이, 표시부(AR)에 개구가 형성된 프레임(FRM)에 의해 피복되어 액정표시모듈을 구성하고 있다.
<반도체집적회로 근방의 구성>
도 2는 상기 IC칩(GDRC)이 실장되는 근방의 투명기판(SUB 1)면의 구체적인 구성을 나타내는 평면도이다.
도 2안의 Y방향으로 배치되는 각 게이트신호선(GL)은 상호 인접하는 것의 동류로서 그룹화된다. 표시부(AR)에 있어서의 각 게이트신호선(GL)간격보다 IC칩(GDRC)의 범프의 간격을 작게 설정하고 있기 때문에, 각 그룹의 각 게이트신호선(GL)은 IC칩(GDRC)의 실장영역 근방에서 상호 집중하고 있다. 단자(GTM)은 IC칩(GDRC)의 각 출력범프가 대향하는 위치에 형성되어 있다.
IC칩(GDRC)의 각 출력범프에 접속되는 단자(GTM)는 열형태로 배치된 제 1 단자군과 제 2 단자군으로 구성되어 있다.
제 1 단자군을 구성하는 각 단자(GTM(1))는 화상표시영역측으로 위치부착되고(후 설명에서는 외열측으로 경우도 있다), 제 2 단자군을 구성하는 각 단자(GTM(2))은 화상표시영역에 대해서 원거리측으로 위치부착되어 있다. (후 설명에서는 내열측으로 칭하는 경우도 있다).
IC칩(GDRC)을 기판에 실장하면, 제 1 단자군은 IC칩의 단부근방에 위치하고, 제 2 단자군은 제 1 단자군보다 IC칩의 중앙에 위치한다.
또한, 각 단자 GTM(2)은 각 단자 GTM(1)간에 위치부착되어, 각 단자 GTM(2) 및 각 단자 GTM(1)로 이루어지는 각 단자(GTM)는 이른바 어긋나게 배치되어 있다.
이로 인하여 단자 GTM(2)과 접속되는 게이트신호선(GL)은 단자 GTM(1)와 접속되는 게이트신호선(GL)과의 사이에 위치부착되는 게이트신호선으로 이루어지고, 근접하는 단자 GTM(1)간을 주행하도록 하여 형성되어 있다.
또한, 제 2 단자군을 형성하는 각 단자 GTM(2)는 그 폭(W2)이 제 1 단자군을 구성하는 각 단자 GTM(1)의 폭(W1)보다 크게 형성되어 있다.
단자 GTM(2)는 단자간에 게이트신호선(GL)이 형성되어 있지 않기 때문에 단자 GTM(1)과 비교하여 폭을 크게 할 수 있다.
이와 같이 단자 GTM(2)의 폭을 크게하는 것은 IC칩(GDRC)이 대응하는 출력범프와의 대향면적을 단자 GTM(1)의 IC칩(GDCR)이 대응하는 출력범프와의 대향면적보다 크게 하기 위함이다. 예를들면 이 실시예에서는 단자(GTM(1))와 대향하는 출력범프와의 대향면적이 2400㎛2이다. 한편, 단자 GTM(2)와 대향하는 출력범프와의 대향면적은 단자 GTM(1)와 대향하는 출력범프와의 대향면적보다 2 ~ 5% 크다.
도 3A는 상기 IC칩(GDRC)의 범프형성면을 나타낸 평면도이고, 도 3B는 도 3A에 나타나는 실선 원 부분의 확대를 나타내는 확대도이다.
IC 칩(GDRC)의 출력범프(GBP)는 열형태로 배치된 제 1 범프군과 제 2 범프군으로 구성되어 있다.
제 1 범프군을 구성하는 각 범프 GBP(1)는 상기 게이트신호선(GL)의 단자 GTM(1)에 대응하여 위치부착되고, 제 2 범프군을 구성하는 각 범프 GBP(2)는 상기 게이트신호선(GL) 단자 GTM(2)에 대응하여 위치부착되어 있다.
제 1 범프군은 장방형의 IC칩의 장변측 단부 근방에 배치되고, 제 2 범프군은 제 1 범프군보다 IC칩의 중앙부 중심에 배치된다.
단자(GTM)의 배열과 동일하게 각 범프 (GBP 2)는 각 범프(GBP 1)간에 위치부착되어, 각 범프(GBP 2) 및 각 범프(GBP 1)로 이루어지는 각 범프(GPB) 이른바 어긋나게 배치되어 있다.
제 2 범프군을 구성하는 각 범프(GBP 2)는 그 폭이 제 1 범프군을 구성하는 각 범프(GBP 1)의 폭보다 크게 형성되어 있다. 이와 같이 구성시킨 이유는 제 2 범프(GBP 2)와 단자(GBP 2)와의 대향면적을 제 1 범프(GBP 1)와 단자(GBP 1)과의 대향면적보다 크게하기 위함이다.
상기 실시예에서는 IC칩(GDRC)의 범프(GBP 1)가 대응하는 단자(GTM 1)과의 대향면적을 So, 범프(GBP 2)가 대응하는 단자(GTM 2)과의 대향면적을 Si로 한 경우, 다음 수학식 1이 성립하도록 구성하고 있다.
도 4A는 IC칩(GDRC)을 투명기판(SUB 1)상에 실장한 경우의 단면도이고 도 2의 I-I선에 있어서의 단면도에 상당하고 있다. 또한, 도 4B는 도 4A의 실장원 부분에 있어서의 확대도이다.
IC칩(GDRC)과 투명기판(SUB 1)과의 사이에는 이방성도전막(ACF)이 개재되어 있다. 이 이방성도전막(ACF)은 도전성 미립자(PRT)를 다수 산재시킨 수지막(RGN)으로 이루어지는 것이다. 본 실시예에서는 30k개/㎟의 이방성도전막(ACF)을 사용하였다.
이방성도전막(ACF)을 가열하고,투명기판(SUB 1)에 대해서 IC칩(GDRC)을 가압시키는 것에 의해, IC칩(GDRC)은 투명기판(SUB 1)에 대해서 고착되어 있으며, IC칩(GDRC)의 각 범프(GBP)와 투명기판(SUB 1)상의 단자(GTM)는 이방성도전막(ACF)내의 도전성미립자를 매개하여 전기적으로 접속되어 있다.
투명기판(SBU 1)에 대해서 IC 칩(GDRC)을 가압하는 경우, 이방성도전막(ACF)의 수지막(RGN)내에서 도전성미립자(PRT)의 유동이 일어난다.
이 실시예에서는 IC칩(GDRC)의 내열측의 범프군의 각 범프(GBP 2)와 이 범프(GBP 2)에 접속되는 단자(GTM 2)와의 사이에 개재되는 도전성미립자(PRT)의 수는, 외열측의 범프군의 각 범프(GBP 1)와 이 범프(GBP 1)에 접속되는 단자(GTM 1)와의 사이에 개재되는 도전성 미립자(PRT)의 수와 비교하여 거의 동일수로 하는 것이 가능하다. 따라서, 단자(GTM 2)과 범프(GBP 2)의 접속저항과, 단자(GTM 1)와 범프(GBP 1)의 접속저항과는 거의 동일하게 하는 것이 가능해진다.
또한, 상기 기술한 실시예에서는 반도체집적회로(GDLC)의 출력범프(GBP) 중 내열측의 범프(GBP 2) 및 여기에 대향하는 단자(GTM 2)의 폭을 외열측의 범프(GBP 1) 및 상기에 대향하는 단자(GTM 1)의 폭보다 크게 한 것이다.
도 5A는 본 발명에 의한 액정표시장치에 실장되는 IC칩의 다른 실시예를 나타내는 구성도이고, 범프를 형성한 페이스의 정면도이다. 도 5B는 도 5A의 일부확대도이다.
도 6은 도 5A의 IC칩이 실장되는 투명기판표면의 평면도이다.
도 5A, 도 5B, 도 6에 나타나는 바와 같이, 내열측의 범프(GBP 2) 및 상기에 대향하는 단자(GTM 2)의 길이(L2)를 외열측의 범프(GBP 1) 및 상기에 대향하는 단자(GTM 1)의 길이(L1)보다 크게 하도록 하여도 용이하다.
또한, 상기 기술한 실시예에서는 IC 칩(GDRC)의 출력범프(GBP)와 이 출력범프(GBP)와 접속되는 게이트신호선(GL)의 단자(BTM)에 대해서 설명한 것이지만, IC칩(DDRC)의 출력범프와 이 출력범프와 접속되는 드레인신호선(DL)의 단자(DTM)에 대해서도 동일하게 적용할 수 있다.
<이론에 의거한 효과>
도 7에 나타나는 바와 같이, COG방식의 실장은 IC칩(GDRC)의 이면측에서 압력을 부가하여 투명기판(SUB 1)과 상기 IC칩(GDRC)과의 사이에 있는 여분의 수지를 흐르게하여 압착하여 접속한다.
상기 경우 내열측에 있어서, 도전성입자(PRT)가 포착되기 어려운 이유는 압착시의 수지의 흐름에 기인하고 있다고 사려된다. 압착프로세스시에 내열측의 범프부근의 수지는 외열측의 범프보다 면내 일정형태로 압착되는 경향이 강하고, 투명기판(SUB 1)의 면내에 평행하게 입자가 유동한다.
그러나, 외열측의 칩단면에 가까운 측에서는 상기 단면에 배출된 수지에 의해 유동이 방해되므로 유속이 늦어진다. 그 결과, IC칩(GDRC)의 범프아래에 들어오는 수지에 대해서 상기 범프아래에서 이탈되는 수지는 과도적으로 작아지므로, 투명기판(SUB 1)과의 사이에 끼워져 잔류하는 도전성입자는 외열범프로 다수가 된다고 생각할 수 있다.
상기로 인하여, 상기 기술한 실시예에 나타나는 바와 같이, 내열측의 범프(GBP 2)와 단자(GTM 2)의 접합면적을 크게하는 것에 의해, 접합영역내에서 포착되는 도전성입자의 수는 외열측의 범프(GBP 1)와 단자(GTM 1)와의 접합영역내에 포착되는 도전성입자와 거의 비등하게 하는 것이 가능하다.
도 9A는 종래의 액정표시장치에 실장되는 반도체집적회로의 범프를 형성한 페이스의 정면도이다. 도 9B는 도 9A의 일부 확대도이다.
종래의 범프구조인 2열 배열범프에서, 실측데이터에서는 내열과 외열에서 입자수가 다르게 되어 있고, 평균치로서 내열에 비하여 외열측의 입자포착수는 2 ~ 5 % 정도 많은 경향이 인정되었다.
또한, 포착입자의 도수분포는 논리적으로 프와송(Poisson)분포가 되므로, 범프아래에 잔류한 포착입자의 평균치를 m으로 하면 입자가 포착되지 않은 범프의 발생확률은 exp(-m)로 계산된다.
상기 결과, 내열과 외열범프가 차지하는 총면적은 일정하여, 포착입자의 평균치가 범프면적의 변동에 비례하여 변화하는 것으로 가정한 경우의 입자가 포착되지 않는 범프의 발생확률이 무엇보다도 낮아지는 외열범프에 대한 내열범프면적의 비율을 계산하면, 수학식 2로 나타낸다.
상기에서, -mi’= Si / S ×mi (포착입자수와 범프면적의 관계식), mo’ = So/S ×mo(포착입자수와 범프면적의 관계식), Si + So = 2s(범프 총면적을 일정하게 하는 조건), dF/dSi = 0(범프총면적을 최적화하는 조건)이다.
또한 S; 최적화하고 있지 않는 범프면적(내열과 외열에서 면적은 비등하다), mi ; 내열범프에 포착된 입자(PR)의 평균포착수(실측 데이터), mo ; 외열범프에 포착된 입자(PRT)의 평균포착수(실측데이터), Si ; 최적화 한 내열의 범프면적, So ; 최적화한 외열 범프면적, mi’;면적최적화 후의 내열범프에 포착된 입자(PRT)의 평균포착수(추정값), mo’;면적최적화 후의 외열범프에 포착된 입자(PRT)의 평균포착수(추정값), F ; 내열범프의 평균포착입자수 (mi’), 외열범프의 평균포착입자수(mo’)인 경우의 입자무 범프의 추정발생률(1 범프당)이다.
그리고 상기 수학식 2를 각 계측데이터별로 형성한 결과를 도 8에 나타낸다.
도 8에 이방성 도전막의 사양을 7종류 기재하였다. 각각의 수지의 사양, 입자경, 막내의 입자밀도를 변경한다. 또한, 범프의 총면적은 일정하다.
면적차((So/Si)-1)가 2%미만의 경우, 내열범프부의 포착입자수가 외열범프부의 포착입자수보다 작고, 내열범프부의 접속저항이 높았다. 일방면적차가 5%를 넘은 경우는 외열범프부의 접속저항이 높아졌다. 계측데이터에 의거하면 비율로서 2 ~ 5%의 범위로 면적에 차를 두는 경우가 최적값으로 되었다.
또한, 범프상 입자수 분포의 근사식은 다음과 같이 하여 산출하는 것이 가능하다.
우선, 도 10을 근거로, 본 압착후의 단위면적당 모 평균입자밀도를 n(개/mm2), 단위면적을 n분으로 한 경우의 소영역의 면적을 a로 하면, 소영역에 입자가 존재하는 확률은 a이다. 소영역을 n개 샘플링할 때 입자가 있는 영역이 r개 존재하는 확률(P(r))은 2항목분포에 따르기 때문에 수학식 3이 성립한다.
상기는 a보다 큰 면적의 소영역 b에서도 성립한다.
즉, 수학식 4도 성립한다.
상기 경우의 평균값은 nb, 분산σ2는 nb(1-b)가 된다.
n이 큰 경우와 b가 매우 작은 경우에는 수학식 3은 프와송분포에 근사할 수 있고, 수학식 5를 구한다.
nb는 소영역내의 평균입자수이기 때문에 nb=m으로 하면 수학식 5는 수학식 6에 근사하다.
상기 경우, σ2= m이 되고 확률은 1변수m만으로 나타낸다.
프와송분포의 응용예로서 현미경 시야내의 박테리아수, 상품의 불량등이 있다.
상기 실시예에서는 편측에 2열의 범프군을 갖추는 IC칩을 구비한 액정표시장치에 대해서 설명하였다. 편측에 3열이상의 범프군을 갖추는 IC칩을 구비한 액정표시장치의 경우, IC칩의 단부에 근사한 범프군의 접합면적을 가장 작게하고, IC칩의단부에서 이탈됨에 따라서 범프의 접합면적을 크게하면 용이하다.
이상 설명한 점에서 알수 있듯이, 본 발명에 의한 액정표시장치에 의하면, 실장되는 반도체집적회로와 신호선과의 접속을 신뢰하는 것이 가능하다.

Claims (8)

  1. 액정을 매개하여 대향배치되는 기판중 한쪽기판의 액정측면에, 한방향으로 연장하고 상기 한방향으로 교차하는 방향에 배치된 각 신호선과, 상기 신호선의 일단측에 범프형성면을 아래로 하여 실장된 반도체 칩을 구비하고,
    상기 반도체칩의 각 출력범프는 이방성도전층을 매개하여 대응하는 각 신호선과 접속되어 있으며,
    상기 각 출력범프는 상기 반도체칩의 단부에 근접되는 측으로 배열되는 제 1 출력범프군과 상기 반도체 칩의 단부에 원거리측으로 배열되는 제 2 출력범프군을 갖추되, 상기 반도체칩의 출력범프와 신호선 단자와의 접속불량을 방지하기 위해, 제 2 출력범프군의 각 범프의 상기 신호선과의 대향면적은 제 1 출력 범프군의 각 범프의 상기 신호선과의 대향면적보다 크게 구성되어 있는 것을 특징으로 하는 액정표시장치.
  2. 청구항 1 에 있어서,
    제 1 출력범프군 및 제 2 출력범프군의 각 범프는 어긋나게 배치되어 있는 것을 특징으로 하는 액정표시장치.
  3. 청구항 1 또는 청구항 2 에 있어서,
    제 2 출력범프군의 각 범프폭은 제 1 출력범프군의 각 범프폭보다 크게 형성되어 있는 것을 특징으로 하는 액정표시장치.
  4. 청구항 1 또는 청구항 2 에 있어서,
    제 2 출력범프군의 각 범프길이는 제 1 출력범프군의 각 범프길이보다 크게 형성되어 있는 것을 특징으로 하는 액정표시장치.
  5. 청구항 1 에 있어서,
    제 2 출력범프군의 각 범프의 상기 신호선과의 대향면적을 Si로 하고, 제 1 출력범프군의 각 범프의 상기 신호선과의 대향면적을 So로 한 경우,
    1.05So ≫ Si ≫1.02So
    가 성립하고 있는 것을 특징으로 하는 액정표시장치.
  6. 청구항 1 에 있어서,
    제 2 출력범프군의 각 범프의 상기 신호선과의 대향면적은 제 1 출력범프군의 각 범프의 상기 신호선과의 대향면적보다 2 ~ 5% 크게 이루어져 있는 것을 특징으로 하는 액정표시장치.
  7. 청구항 1 에 있어서,
    한쪽기판의 액정측면에,
    X방향으로 연장되고 Y방향으로 배치되는 게이트 신호선과, Y방향으로 연장되고 X방향으로 배치되는 드레인신호선으로 포위된 각 영역을 화소영역으로 하고,
    상기 화소영역에 편측의 게이트신호선에서의 주사신호로 작동하는 스위칭소자와,
    상기 스위칭소자를 매개하여 편측의 드레인신호선에서의 영상신호가 공급되는 화소전극을 구비한 것으로,
    상기 신호선은 게이트신호선이고, 반도체칩은 주사신호 구동회로인 것을 특징으로 하는 액정표시장치.
  8. 청구항 1 에 있어서,
    한쪽기판의 액정측면에,
    X방향으로 연장되고 Y방향으로 배치되는 게이트 신호선과, Y방향으로 연장되고 X방향으로 배치되는 드레인신호선으로 포위된 각 영역을 화소영역으로 하고,
    상기 화소영역에 편측의 게이트신호선에서의 주사신호로 작동하는 스위칭소자와,
    상기 스위칭소자를 매개하여 편측의 드레인신호선에서의 영상신호가 공급되는 화소전극을 구비한 것으로,
    상기 신호선은 드레인신호선이고, 반도체칩은 영상신호 구동회로인 것을 특징으로 하는 액정표시장치
KR10-2001-0083861A 2000-12-25 2001-12-24 액정표시장치 Expired - Fee Related KR100453152B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00392324 2000-12-25
JP2000392324A JP3781967B2 (ja) 2000-12-25 2000-12-25 表示装置

Publications (2)

Publication Number Publication Date
KR20020052970A KR20020052970A (ko) 2002-07-04
KR100453152B1 true KR100453152B1 (ko) 2004-10-15

Family

ID=18858330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083861A Expired - Fee Related KR100453152B1 (ko) 2000-12-25 2001-12-24 액정표시장치

Country Status (5)

Country Link
US (3) US6678028B2 (ko)
JP (1) JP3781967B2 (ko)
KR (1) KR100453152B1 (ko)
CN (1) CN1172285C (ko)
TW (1) TW583485B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5060695B2 (ja) * 1999-12-21 2012-10-31 プラスティック ロジック リミテッド 電子素子配列から電子回路を構成する方法および該方法により形成される電子回路
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
JP2003046212A (ja) * 2001-07-27 2003-02-14 Seiko Epson Corp 電子デバイス並びにその製造方法及びその設計方法、回路基板並びに電子機器
TWI292836B (ko) * 2001-10-31 2008-01-21 Chi Mei Optoelectronics Corp
JP3757899B2 (ja) * 2002-05-07 2006-03-22 株式会社豊田自動織機 駆動用半導体装置及び表示装置ならびに輝度バランス調整方法
KR100923056B1 (ko) * 2002-09-16 2009-10-22 삼성전자주식회사 표시 장치 및 이의 제조방법
KR20040075377A (ko) * 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4651367B2 (ja) * 2004-05-27 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR100669375B1 (ko) 2004-05-31 2007-01-15 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR101075599B1 (ko) * 2004-06-23 2011-10-20 삼성전자주식회사 표시장치
JP4202300B2 (ja) * 2004-06-24 2008-12-24 三菱電機株式会社 液晶表示装置及び液晶表示装置の検査方法
JP3979405B2 (ja) * 2004-07-13 2007-09-19 セイコーエプソン株式会社 電気光学装置、実装構造体及び電子機器
TWI288267B (en) * 2004-09-03 2007-10-11 Innolux Display Corp Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP2006100385A (ja) 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
JP2006106077A (ja) * 2004-09-30 2006-04-20 Seiko Epson Corp 電気光学装置及び電子機器
KR100720895B1 (ko) * 2005-07-05 2007-05-22 제일모직주식회사 농도 구배를 갖는 이종(異種) 복합 금속층이 형성된 전도성미립자, 그 제조방법 및 이를 이용한 이방 전도성 접착제조성물
TW200720738A (en) * 2005-11-18 2007-06-01 Innolux Display Corp Liquid crystal display panel
WO2009054066A1 (ja) * 2007-10-26 2009-04-30 Fujitsu Limited 液晶表示パネル
TWI373107B (en) * 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
WO2010024015A1 (ja) * 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
JP5395407B2 (ja) * 2008-11-12 2014-01-22 ルネサスエレクトロニクス株式会社 表示装置駆動用半導体集積回路装置および表示装置駆動用半導体集積回路装置の製造方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
WO2012117959A1 (ja) * 2011-03-02 2012-09-07 シャープ株式会社 半導体素子および表示パネル
WO2012117960A1 (ja) * 2011-03-02 2012-09-07 シャープ株式会社 半導体素子および表示パネル
JP2015076485A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置
JP2015076486A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 表示装置
CN104808358B (zh) * 2015-04-15 2018-03-23 深超光电（深圳）有限公司 主动元件阵列基板及显示装置
US10224305B2 (en) 2015-05-22 2019-03-05 Sharp Kabushiki Kaisha Semiconductor device
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure
KR20210043790A (ko) * 2019-10-11 2021-04-22 삼성디스플레이 주식회사 접착 부재, 이를 포함한 표시장치, 및 표시장치의 제조 방법
CN110706603A (zh) * 2019-11-19 2020-01-17 江苏上达电子有限公司 一种基于柔性封装基板的高分辨率点阵式电子驱动方法
CN111710312B (zh) * 2020-07-06 2021-08-27 北京显芯科技有限公司 驱动电路、lcd显示屏以及电子设备
US12096557B2 (en) * 2022-01-11 2024-09-17 Himax Technologies Limited Display system and a pad configuration adaptable thereto
CN116486693A (zh) * 2022-01-17 2023-07-25 奇景光电股份有限公司 显示系统及适用于显示系统的垫片配置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015674A (ko) * 1997-08-08 1999-03-05 윤종용 구동 집적 회로 및 이를 포함하는 표시 장치
KR19990025719U (ko) * 1997-12-17 1999-07-05 김영환 액정 표시 모듈의 탭 본딩용 전극패드
JP2000081635A (ja) * 1999-10-01 2000-03-21 Hitachi Ltd 液晶表示装置
KR20000018712A (ko) * 1998-09-04 2000-04-06 윤종용 엘씨디 모듈
KR20000019767A (ko) * 1998-09-15 2000-04-15 윤종용 칩 온 글라스 타입의 엘씨디 패널
JP2000340613A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp Ｉｃチップの接続方法及び液晶装置の製造方法
JP2001077154A (ja) * 1999-09-03 2001-03-23 Rohm Co Ltd 半導体チップの実装方法、半導体チップの実装構造、およびチップ一体型の液晶表示モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0593917A (ja) * 1991-10-01 1993-04-16 Canon Inc 液晶パネル用外部回路接続構造の製造方法
JPH07235564A (ja) 1993-12-27 1995-09-05 Toshiba Corp 半導体装置
JPH07273119A (ja) 1994-03-29 1995-10-20 Toshiba Corp 半導体装置
CN100414649C (zh) * 1997-02-27 2008-08-27 精工爱普生株式会社 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
JP3808224B2 (ja) * 1998-12-02 2006-08-09 株式会社 日立ディスプレイズ 液晶表示装置
JP3826605B2 (ja) * 1999-03-08 2006-09-27 セイコーエプソン株式会社 半導体装置の実装構造の製造方法、液晶装置、および電子機器
JP2000276073A (ja) 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP2000347206A (ja) 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015674A (ko) * 1997-08-08 1999-03-05 윤종용 구동 집적 회로 및 이를 포함하는 표시 장치
KR19990025719U (ko) * 1997-12-17 1999-07-05 김영환 액정 표시 모듈의 탭 본딩용 전극패드
KR20000018712A (ko) * 1998-09-04 2000-04-06 윤종용 엘씨디 모듈
KR20000019767A (ko) * 1998-09-15 2000-04-15 윤종용 칩 온 글라스 타입의 엘씨디 패널
JP2000340613A (ja) * 1999-05-28 2000-12-08 Seiko Epson Corp Ｉｃチップの接続方法及び液晶装置の製造方法
JP2001077154A (ja) * 1999-09-03 2001-03-23 Rohm Co Ltd 半導体チップの実装方法、半導体チップの実装構造、およびチップ一体型の液晶表示モジュール
JP2000081635A (ja) * 1999-10-01 2000-03-21 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR20020052970A (ko) 2002-07-04
US20060081997A1 (en) 2006-04-20
US7068340B2 (en) 2006-06-27
CN1172285C (zh) 2004-10-20
JP2002196353A (ja) 2002-07-12
CN1361512A (zh) 2002-07-31
US6678028B2 (en) 2004-01-13
US7449787B2 (en) 2008-11-11
JP3781967B2 (ja) 2006-06-07
US20040140572A1 (en) 2004-07-22
TW583485B (en) 2004-04-11
US20020080318A1 (en) 2002-06-27

Similar Documents

Publication Publication Date Title
KR100453152B1 (ko) 액정표시장치
US8416202B2 (en) Display device having touch panel
JP2021033046A (ja) アレイ基板、表示パネル及び表示装置
US7206055B2 (en) Liquid crystal display device
JP2000155330A (ja) 液晶表示装置
CN111367125A (zh) 阵列基板及显示面板
KR100961268B1 (ko) 액정표시장치용 어레이 기판
KR20010108799A (ko) 액정표시장치 제조방법
US6791634B2 (en) Display device having connecting pads crossing a spare line
KR20040087452A (ko) 액정표시 모듈
JP2002217237A (ja) 平面表示装置
JPH11327464A (ja) 平面表示装置
KR100679514B1 (ko) 액정표시장치
JP3449214B2 (ja) 半導体チップ、その実装構造および液晶表示装置
KR100816366B1 (ko) 횡전계 방식 액정표시장치
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
KR20050097000A (ko) 액정표시장치와 그 제조방법
KR100694577B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101015852B1 (ko) 티에프티 액정표시장치의 패드 구조
JP2001267371A (ja) 液晶表示装置
JP2000089685A (ja) 液晶表示装置及びその製造方法
JPH05113773A (ja) 液晶表示デバイス
KR20010057020A (ko) 액정표시패널의 테스트 장치
KR20070035269A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011224

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040113

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040706

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071002

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20081007

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20091005

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101006

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120924

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20150918

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20160921

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20170919

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20180920

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200717