[go: up one dir, main page]

JP2006106077A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2006106077A
JP2006106077A JP2004288681A JP2004288681A JP2006106077A JP 2006106077 A JP2006106077 A JP 2006106077A JP 2004288681 A JP2004288681 A JP 2004288681A JP 2004288681 A JP2004288681 A JP 2004288681A JP 2006106077 A JP2006106077 A JP 2006106077A
Authority
JP
Japan
Prior art keywords
terminal
input
aimr
power supply
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004288681A
Other languages
English (en)
Inventor
Hiroyuki Onodera
広幸 小野寺
Yasuhito Ariga
泰人 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004288681A priority Critical patent/JP2006106077A/ja
Priority to US11/225,647 priority patent/US20060076656A1/en
Priority to TW094133575A priority patent/TW200613827A/zh
Priority to KR1020050090299A priority patent/KR100737077B1/ko
Priority to CNB2005101051406A priority patent/CN100368873C/zh
Publication of JP2006106077A publication Critical patent/JP2006106077A/ja
Priority to US12/145,800 priority patent/US20080272471A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】
半導体装置のバンプと端子との接続抵抗の経時変化があっても、表示特性の劣化が極力抑制された電気光学装置及び電子機器を提供すること。
【解決手段】
基板２０を有する電気光学パネル４と、基板２０上に第１の方向（ｘ方向）に沿って配置された複数の入力端子４１と、各入力端子４１と導電性有機部材を介して電気的に接続する複数の入力用バンプが配置された半導体装置３とを具備する電気光学装置１であって、第１の方向における半導体装置３のほぼ中央部に位置する入力用バンプと接続する入力端子４１は、電源供給端子、電源供給コントロール端子、及びグランド端子の少なくとも１つである。
【選択図】 図２

Description

本発明は、基板上に導電性有機部材を介して実装された半導体装置を有する電気光学装置及び電子機器に関する。
電気光学装置、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式の液晶装置は、一対のガラス基板間に液晶を封入した液晶パネルと、液晶パネルを挟み込むように設けられた一対の偏光板と、液晶パネルのガラス基板上に熱圧着方式を用いて実装された半導体装置と、液晶パネルの基板に電気的に接続するフレキシブル配線基板と、フレキシブル配線基板と電気的に接続する回路基板とを有している。液晶パネルの基板上の端子と半導体素子のバンプとは、導電性有機部材としてのＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；異方性導電フィルム）を介して電気的に接続されている。回路基板上には、コントロール回路、電源制御用回路、昇圧回路などを構成する実装部品がハンダによって実装されている（特許文献１参照）。
近年、液晶装置を小型化するために、コントロール回路、電源制御用回路、昇圧回路などの一部の構成を、液晶パネルのガラス基板上に実装される半導体装置に組み込んでいる。
特開２００１−１５６４１８号公報（段落［００３６］〜［００４５］）
しかしながら、上述のようなＣＯＧ方式の液晶装置においては、ガラス基板と半導体装置との熱膨張係数が異なることにより、半導体装置実装の熱圧着工程時に半導体装置が反った形状で歪んで圧着される。このため、時間の経過とともに半導体装置の中央部分の外側に位置するＡＣＦが緩み、半導体装置の外側部分における、半導体装置のバンプと液晶パネル上の端子との接続抵抗が高くなり、液晶パネルの表示特性が劣化するという問題があった。
本発明は、上述の課題に鑑みてなされたもので、半導体装置のバンプと端子との接続抵抗の経時変化があっても、表示特性の劣化が極力抑制された電気光学装置及び電子機器を提供することを目的とする。
上記目的を達成するために、本発明の電気光学装置は、基板を有する電気光学パネルと、前記基板上に第１の方向に沿って配置された複数の入力端子と、各前記入力端子と導電性有機部材を介して電気的に接続する複数の入力用バンプが配置された半導体装置とを具備する電気光学装置であって、前記第１の方向における前記半導体装置のほぼ中央部に位置する前記入力用バンプと接続する前記入力端子は、他の入力端子よりも前記入力用バンプとの接続抵抗の許容値が相対的に小さいことを特徴とする。
本発明のこのような構成によれば、第１の方向における半導体装置のほぼ中央部に位置する入力用バンプと接続する入力端子として、他の入力端子よりも入力用バンプとの接続抵抗の許容値が相対的に小さい入力端子を設けることにより、例え経時変化により入力用バンプと入力端子との間の導電性有機部材が緩んでも、半導体装置の中央部における入力用バンプと入力端子との間の接続抵抗は、半導体装置の両端側の該接続抵抗よりも変化しにくい為、常に安定した動作特性の電気光学装置を得ることができる。すなわち、基板と半導体装置との熱膨張係数が異なると、半導体装置実装の熱圧着工程時に、半導体装置が反った形状で歪んで圧着される。このため、時間の経過とともに半導体装置の第１の方向における外側部の導電性有機部材が緩み、半導体装置の外側部における入力バンプと入力端子との接続抵抗が高くなってしまう。そこで、本発明においては、経時変化による導電性有機部材の緩みがあっても接続抵抗が変化しにくい半導体装置の中央部における入力用バンプに電気的に接続する入力端子を配置している。これにより、例え、経時変化によって導電性有機部材が緩んでも、半導体装置の中央部の入力用バンプとこれに対応する入力端子との接続抵抗は変化しにくいため、経時変化による電気光学装置の表示特性の劣化を抑制することができる。
また、前記第１の方向における前記半導体装置のほぼ中央部に位置する前記入力用バンプと接続する前記入力端子は、接続抵抗が小さいことを要求される例えば電源供給端子、電源供給コントロール端子、及びグランド端子の少なくとも１つであることを特徴とする。
このように、経時変化による導電性有機部材の緩みがあっても接続抵抗が変化しにくい半導体装置の中央部における入力用バンプに電気的に接続する入力端子として、低い接続抵抗が求められる電源供給端子、電源供給コントロール端子、及びグランド端子の少なくとも１つを配置している。これにより、例え、経時変化によって導電性有機部材が緩んでも、半導体装置の中央部の入力用バンプとこれに対応する入力端子との接続抵抗は変化しにくいため、経時変化による電気光学装置の表示特性の劣化を抑制することができる。
また、前記半導体装置と前記基板とは熱膨張係数が異なることを特徴とする。
このように、半導体装置と基板との熱膨張係数が異なると、半導体装置実装の熱圧着工程時に、半導体装置が反った形状で歪んで圧着される。このため、時間の経過とともに半導体装置の第１の方向における外側部の導電性有機部材が緩み、半導体装置の外側部における入力バンプと入力端子との接続抵抗が高くなってしまう。そこで、経時変化による導電性有機部材の緩みがあっても接続抵抗が変化しにくい半導体装置の中央部における入力用バンプに電気的に接続する入力端子として、低い接続抵抗が求められる電源供給端子、電源供給コントロール端子、及びグランド端子の少なくとも１つを配置している。これにより、例え、経時変化によって導電性有機部材が緩んでも、半導体装置の中央部の入力用バンプとこれに対応する入力端子との接続抵抗は変化しにくいため、経時変化による電気光学装置の表示特性の劣化を抑制することができる。
また、前記複数の入力用バンプは、該入力用バンプと前記入力用端子との接続抵抗の許容最大値が、前記第１の方向において外側から内側に向かって低くなるように配置されていることを特徴とする。
このように入力用バンプと入力用端子との接続抵抗の許容最大値が、外側から内側に向かって低くなるように、入力用バンプを設けることにより、より確実に経時変化による電気光学装置の表示特性の劣化を抑制することができる。
本発明の電子機器は、上述に記載のいずれかの電気光学装置を備えていることを特徴とする。
本発明のこのような構成によれば、半導体装置の入力用バンプと入力端子との接続抵抗の経時変化による表示特性の劣化がないため、表示特性が安定した表示画面を有する電子機器を得ることができる。
以下、本発明の実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、電気光学装置として液晶装置を例にあげる。具体的にはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式のＴＦＤ素子を用いたアクティブマトリクス型の液晶装置について説明するがこれに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
（電気光学装置）
<第１実施形態>
図１は本発明の実施形態に係る電気光学装置としての液晶装置の電気的な構成を示す概略ブロック図である。図２は、液晶装置の概略斜視図である。
図１及び図２に示すように、液晶装置１は、電気光学パネルとしての液晶パネル４と、液晶パネル４を挟み込むように設けられた一対の偏光板（図示せず）と、液晶パネル４に電気的に接続されたフレキシブル配線基板４２と、液晶パネル４に実装された半導体装置としての駆動用ＩＣ３と、フレキシブル配線基板４２に電気的に接続された回路基板（図示せず）とを具備している。
液晶パネル４は、ほぼ矩形状のシール材（図示せず）により接着された一対の矩形状のガラスからなる第１ガラス基板２０と第２ガラス基板３０を有している。一対の第１ガラス基板２０及び第２ガラス基板３０とシール材により囲まれた領域内には、電気光学物質として例えば９０度捩じれＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶２３が保持されている。
第１ガラス基板２０上にはｙ方向に延在された複数（ｎ本）のセグメント電極２１が設けられ、第２ガラス基板３０上にはｘ方向に延在された複数（ｍ本）のコモン電極３１が設けられている。第１ガラス基板２０上には、セグメント電極２１とコモン電極３１との各交点に対応して二端子型スイッチング素子の一例である薄膜ダイオード（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：以下、単にＴＦＤと称する）２２及び画素電極（図示せず）が設けられている。
第１ガラス基板２０は第２ガラス基板３０よりも張出した張出し部２０ａを有し、張出し部２０ａには半導体装置としての駆動用ＩＣ３が実装されている。張り出し部２０ａには、駆動用ＩＣ３の入力用バンプ（後述する符号３３）と導電性有機部材としてのＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ；異方性導電フィルム、後述する符号４３）を介して電気的に接続する入力端子４１と、駆動用ＩＣ３の出力用バンプ（後述する符号３４）とＡＣＦを介して電気的に接続するセグメント電極用出力端子２５と、コモン電極用出力端子２４とが設けられている。入力端子４１は、第１の方向としてのｘ方向に沿って複数設けられている。セグメント電極用出力端子２５はセグメント電極２１が延在してなり、コモン電極用出力端子２４はコモン電極３１とシール材中に含有された導電性物質（図示せず）を介して電気的に接続されている。
駆動用ＩＣ３は、セグメント電極用ドライバ１１、コモン電極用ドライバ１３、駆動制御回路１２、メモリ（表示データＲＡＭ）１４、電源回路１００を含む。
メモリ（表示データＲＡＭ）１４は、液晶パネル４に表示させる画像の表示データを記録する。セグメント電極用ドライバ１１は、メモリ１４に記憶された表示データに基づいて、セグメント電極２１の信号駆動を行う。コモン電極用ドライバ１３は、コモン電極３１を信号駆動する。
電源回路１００は、外部から供給されるシステム電源電位ＶＤＤと設置電源電位ＶＳＳを用いて種々の電位を生成し、液晶装置１の各部に電位を供給する。より具体的には、電源回路１００は、コモン電極用ドライバ１３に対してコモン電極３１の駆動に必要な電位を供給し、セグメント電極用ドライバ１１に対してセグメント電極２１の駆動に必要な電位を供給する。更に、電源回路１００は、駆動制御回路１２及びメモリ１４に対して必要とされる電位を供給する。
本実施形態においては、コモン電極用ドライバ１３に対してコモン電極３１の駆動に必要な電位のうち、接地電源電位ＶＳＳの電位に対して正極性の電位を供給する。このため、本実施形態における液晶装置１は、更に電圧変換回路４０を含む。電圧変換回路４０は、電源回路１００で生成された電位を用いて、接地電源電位ＶＳＳの電位に対して負極性の電位を生成し、コモン電極用ドライバ１３に供給する。
次に駆動用ＩＣ３について図３〜図６を用いて説明する。
図３は、駆動用ＩＣ３の各バンプと、このバンプに接続する端子との関係を示す概略模式図である。図４〜図６は、駆動用ＩＣ３の各入力用バンプと電気的に接続する入力端子４１の端子名称、この入力端子４１と接続する入力用バンプの駆動用ＩＣ３における位置、入力用バンプと入力端子４１との接続に求められる許容最大接続抵抗値を示す。図４〜図６に示す入力用バンプの位置は、図３に示す駆動用ＩＣ３の中心のｘ、ｙ座標を（０，０）としたときのｘ座標値（単位μｍ）で示している。尚、図２で示したｘ、ｙ方向と図４で示したｘ、ｙ方向は対応しており、駆動用ＩＣ３の長手方向がｘ方向に相当する。図４〜図６において、ａｉｍＲは、バンプと端子との目標接続抵抗値であり、この数値以下の接続抵抗となるよう駆動用ＩＣ３を設けることが動作特性上望まれる。言い換えると、ａｉｍＲは接続抵抗の量産マージンを考慮した許容最大値といえる。
図３に示すように、駆動用ＩＣ３は、その幅ａが１９５０μｍ、長さｂが１７５００μｍとなっている。駆動用ＩＣ３のバンプ面３ａの一方の側には、複数（ここでは１４３）の入力用バンプ３３がほぼ一列に並んで設けられ、他方の側には、複数（ここではｎ＋ｍ）の出力用バンプ３４がほぼ一列に並んで設けられている。入力用バンプ３３の大きさは約７０μｍ×７０μｍであり、図４〜図６に示すｘ座標値は、入力用バンプ３３の中心座標のｘ座標値である。各入力用バンプ３３は、液晶パネル４に設けられている入力端子４１（図３における端子Ｎｏ．１〜端子Ｎｏ．１４３に相当）とＡＣＦを介して電気的に接続され、各出力用バンプ３４は、液晶パネル４に設けられているセグメント電極用出力端子２５（図３に示すＳＥＧ１〜ＳＥＧｎに相当）またはコモン電極用出力端子２４（図３に示すＣＯＭ１〜ＣＯＭｍに相当）に電気的に接続されている。
図４〜図６において、端子Ｎｏ．１〜３のＯＳ ｃｈｅｃｋは、入力側オープンチェック端子である。端子Ｎｏ．４〜１４のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．１５のＶＳＳＯは、端子処理用ＶＳＳレベル出力端子である。端子Ｎｏ．１６〜１９のＴＥＳＴは、ＴＥＳＴ用入力端子である。端子Ｎｏ．２０〜２６のＴＥＳＴ Ｏは、ＴＥＳＴ用出力端子である。端子Ｎｏ．２７、２８のＶＬ ＯＵＴは、電源供給端子としての液晶駆動電圧出力端子（コモン電極オンレベル）であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．２９、３０のＶＬ ＩＮは、電源供給端子としての液晶駆動電圧入力端子（コモン電極オンレベル）であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．２９、３０は、端子Ｎｏ．２７、２８とショートしている。端子Ｎｏ．３１、３２のＶＬＣＨＰ ＩＮは、電源供給コントロール端子としての昇圧電圧１入力端子であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．３３、３４のＶＬＣＨＰ ＯＵＴは電源供給コントロール端子としての昇圧電圧１出力端子であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．３３、３４は、端子Ｎｏ．３１、３２とショートしている。端子Ｎｏ．３５〜４０のＣ６Ｐ〜Ｃ４Ｐは、昇圧容量接続端子である。端子Ｎｏ．４１のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．４２、４３のＣ３Ｐは、昇圧容量接続端子である。端子Ｎｏ．４４のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．４５〜４８のＣ２Ｐ、Ｃ１Ｐは、昇圧容量接続端子である。端子Ｎｏ．４９〜６０のＣ１Ｎ〜Ｃ６Ｎは、昇圧容量接続端子である。端子Ｎｏ．６１のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．６２、６３のＶＨ ＩＮは、電源供給端子としての液晶駆動電圧入力端子（コモン電極オンレベル）であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．６４、６５のＶＨ ＯＵＴは、電源供給端子としての液晶駆動電圧出力端子（コモン電極オンレベル）であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．６４、６５は、端子Ｎｏ．６２、６３とショートしている。端子Ｎｏ．６６〜６９のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．７０、７１のＣＮは昇圧容量接続端子である。端子Ｎｏ．７２、７３のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．７４、７５のＣＰは、昇圧容量接続端子である。端子Ｎｏ．７６、７７のＶＤＤＨＸ２ ＩＮは、電源供給コントロール端子としての昇圧電圧２入力端子であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．７８、７９のＶＤＤＨＸ２ ＯＵＴは、電源供給コントロール端子としての昇圧電圧２出力端子であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．７６、７７は、端子Ｎｏ．７８、７９とショートしている。端子Ｎｏ．８０、８１のＣ０Ｐは、１５Ωである。端子Ｎｏ．８２、８３のＣ０Ｎは、１５Ωである。端子Ｎｏ．８４、８５のＶＤＤＨは、電源供給端子としてのアナログ系電源端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．８６、８７のＶＤＤＨ２は、電源供給端子としての昇圧用電源端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．８８〜９０のＧＮＤＨ３は、グランド端子としての昇圧用グランド端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．９１〜９３のＧＮＤＨ２は、グランド端子としてのアナログ系グランド端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．９４〜９６のＧＮＤＬは、グランド端子としてのＭＰＵインターフェース、内部ロジック系グランド端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．９７〜９９のＶＤＤは、電源供給端子としてのＭＰＵインターフェース、内部ロジック系電源端子であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．１００、１０１のＶＤＣＴは、極性反転用基準電圧出力端子である。端子Ｎｏ．１０２、１０３のＶＤ ＯＵＴは、電源供給端子としての液晶駆動電圧出力端子（コモン電極オフレベル、セグメント電極オンレベル）であり、ａｉｍＲの値は５Ωとなっている。端子Ｎｏ．１０４、１０５のＶＤ ＩＮは、電源供給端子としての液晶駆動電圧入力端子（コモン電極オフレベル、セグメント電極オンレベル）であり、ａｉｍＲの値は１０Ωとなっている。端子Ｎｏ．１０２、１０３は、端子Ｎｏ．１０４、１０５とショートしている。端子Ｎｏ．１０６のＡ０は、コマンド／データ識別信号端子である。端子Ｎｏ．１０７のＸＲＤは、反転リード信号である。端子Ｎｏ．１０８のＸＷＲは、信号端子である。端子Ｎｏ．１０９のＸＣＳは、ＭＰＵインターフェースチップセレクト端子である。端子Ｎｏ．１１０のＸＲＥＳは、リセット入力端子である。端子Ｎｏ．１１１から１１８のＤ０〜Ｄ１は、ＭＰＵインターフェースデータ端子である。端子Ｎｏ．１１９のＢＣＫは、ＥＥＰＲＯＭ Ｉ／Ｆクロック端子である。端子Ｎｏ．１２０のＢＤＡＴＡは、ＥＥＰＲＯＭ Ｉ／Ｆデータ端子である。端子Ｎｏ．１２１のＢＲＳＴは、ＥＥＰＲＯＭ Ｉ／Ｆチップセレクト端子である。端子Ｎｏ．１２２のＶＳＳＯは、電源供給端子としての端子処理用ＶＳＳレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１２３のＯＳＣ１は、外部クロック入力端子である。端子Ｎｏ．１２４のＶＤＤＯは、電源供給端子としての端子処理用ＶＤＤレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１２５のＯＳＳＥＬは、表示用内蔵ＯＳＣクロックと外部入力クロックを切り替える端子である。端子Ｎｏ．１２６のＶＳＳＯは、電源供給端子としての端子処理用ＶＳＳレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１２７のＩＮＩＳＥＬは、ＥＥＰＲＯＭの接続の有無を設定する端子である。端子Ｎｏ．１２８のＶＤＤＯは、電源供給端子としての端子処理用ＶＤＤレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１２９のＲＥＳＳＥＬは、リセット解除後の自動表示オフシーケンス動作の有無を設定する端子である。端子Ｎｏ．１３０のＶＳＳＯは、電源供給端子としての端子処理用ＶＳＳレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１３１のＰＳＢは、インターファースモード切り替え端子である。端子Ｎｏ．１３２のＶＤＤＯは、電源供給端子としての端子処理用ＶＤＤレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１３３のＣ８６は、インターフェース切り替え端子である。端子Ｎｏ．１３４のＶＳＳＯは、電源供給端子としての端子処理用ＶＳＳレベル出力端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１３５、１３６のＴＥＳＴは、テスト用入力端子である。端子Ｎｏ．１３７のＴＥは、ｔｅａｒｎｉｎｇ ｅｆｆｅｃｔ出力端子である。端子Ｎｏ．１３８のＣＲ２は、低周波数用発信回路用抵抗接続用入力端子である。端子Ｎｏ．１３９のＣＲ１は、低周波数用発信回路用抵抗接続出力端子である。端子Ｎｏ．１４０のＯＳＣＶＤＤは、電源供給端子としての発信回路用電源端子であり、ａｉｍＲの値は１５Ωとなっている。端子Ｎｏ．１４１〜１４３のＯＳ ｃｈｅｃｋは、出力側オープン／ショートチェック端子である。詳細については後述するが、本実施形態においては、このようなａｉｍＲ値が低い、電源供給端子、電源供給コントロール端子、及びグランド端子のうち少なくとも１つを駆動用ＩＣ３の長手方向におけるほぼ中央部に配置している。すなわち、駆動用ＩＣ３のほぼ中央部に位置する入力用バンプ３３と接続する端子は、他の端子よりも入力用バンプ３３との接続抵抗の許容値が相対的に小さい。目標抵抗が５〜１５Ωの端子は中央部に配置したい端子であり、更に望ましくは５〜１０Ωの端子を中央部に配置することが好ましい。
電源回路１００は、昇圧回路と電位調整回路を有しており、液晶表示に必要な駆動電圧を生成している。本実施形態では、昇圧回路としてチャージポンプ方式を採用している。また、電位調整回路は、演算増幅器と電圧調整用抵抗を有している。
以上のように、本実施形態においては、駆動用ＩＣ３の長手方向（ｘ方向）に並ぶ入力用バンプ３３のうちほぼ中央部（本実施形態においては、端子Ｎｏ．４９〜端子Ｎｏ．１０５の部分にほぼ相当する）に位置する入力用バンプ３３と接続する端子として、低い接続抵抗値ａｉｍＲが求められる電源供給端子、電源供給コントロール端子及びグランド端子を設けることにより、例え経時変化により入力用バンプ３３と入力端子４１との間のＡＣＦが緩んでも、駆動用ＩＣ３の中央部における入力用バンプ３３と入力端子４１との間の接続抵抗は高くならず、常に安定した動作特性の液晶装置１を得ることができる。すなわち、第１ガラス基板２０と駆動用ＩＣ３との熱膨張係数が異なることにより、駆動用ＩＣ実装の熱圧着工程時に、図７に示すように、駆動用ＩＣ３が反った形状で歪んで圧着される。このため、時間の経過とともに駆動用ＩＣ３の長手方向（ｘ方向）における外側部３ｃのＡＣＦ４３が緩み、駆動用ＩＣ３の外側部３ｃにおける入力バンプ３３と入力端子４１との接続抵抗が高くなってしまう。そこで、本実施形態においては、経時変化によるＡＣＦ４３の緩みにより接続抵抗が高くなりやすい駆動用ＩＣ３の外側部３ｃにおける入力用バンプ４１に電気的に接続する入力端子４１として、ａｉｍＲの値が５０Ωというような高い端子を配置し、駆動用ＩＣ３の中央部３ｂにおける入力用バンプ４１に電気的に接続する入力端子４１として、ａｉｍＲの値が５Ωというような低い端子を配置している。これにより、例え、経時変化によってＡＣＦ４３が緩み、駆動用ＩＣ３の外側部３ｂにおける入力用バンプ３３とこれに対応する入力端子４１との接続抵抗が高くなっても、接続抵抗の許容最大値がもともと高い入力端子４１を外側部３ｂに配置しているので、液晶装置の表示特性が劣化することがない。また、駆動用ＩＣ３の中央部３ｂにおいては、経時変化によってＡＣＦ４３が緩みにくく、駆動用ＩＣ３の中央部３ｂの入力用バンプ３３とこれに対応する入力端子４１との接続抵抗が変化しにくい。そして、このような接続抵抗の変化が少ない駆動用ＩＣ３の中央部３ｂに対応する領域に、接続抵抗の許容最大値が低い電源供給端子、電源供給コントロール端子及びグランド端子の少なくともいずれか１つを設けることにより、経時変化による液晶装置の表示特性の劣化を抑制することができる。
<第２実施形態>
上述の第１実施形態では、昇圧回路としてチャージポンプ方式を用いた場合について説明したが、本実施形態では、昇圧回路としてチョッパー方式を用いた場合の半導体装置としての駆動用ＩＣについて説明する。また、第１実施形態における駆動用ＩＣ３は電源回路、コモン電極用ドライバ、セグメント電極用ドライバを有していたが、本実施形態における駆動用ＩＣ１０３は、電源回路、コモン電極用ドライバを有している。
本実施形態における駆動用ＩＣ１０３について図８、９を用いて説明する。
図８は、駆動用ＩＣ１０３の各バンプと、これに接続する端子との関係を示す概略模式図である。図９は、駆動用ＩＣ１０３の各入力用バンプと電気的に接続する入力端子の端子名称、入力用バンプと入力端子との接続に求められる許容接続抵抗値を示す。図９において、ａｉｍＲは、入力用バンプと入力端子との目標接続抵抗値であり、この数値以下の接続抵抗となるよう駆動用ＩＣ１０３を設けることが液晶装置の動作特性上望まれる。ａｉｍＲは接続抵抗の許容最大値といえる。
図８に示すように、駆動用ＩＣ１０３のバンプ面１０３ａの一方の側には、複数（ここでは９８）の入力用バンプ１３３がほぼ一列に並んで設けられ、他方の側には、複数（ここではｍ）の出力用バンプ１３４がほぼ一列に並んで設けられている。各入力用バンプ１３３は、液晶パネルに設けられている入力端子（図８における端子Ｎｏ．１〜端子Ｎｏ．９８に相当）とＡＣＦを介して電気的に接続され、各出力用バンプ１３４は、液晶パネルに設けられているコモン電極用出力端子（図８に示すＣＯＭ１〜ＣＯＭｍに相当）に電気的に接続されている。
図９において、端子Ｎｏ．１、２のＤＵＭＭＹは、ダミーパッドである。端子Ｎｏ．３のＰＯＳは、信号端子である。端子Ｎｏ．４のＸＲＥＳは信号端子である。端子Ｎｏ．５のＦＲは、信号端子である。端子Ｎｏ．６のＤＹ０は信号端子である。端子Ｎｏ．７のＤＹ２は信号端子である。端子Ｎｏ．８のＹＳＣＬは信号端子である。端子Ｎｏ．９のＸＩＮＨは信号端子である。端子Ｎｏ．１０のＮＯＳＥＬは信号端子である。端子Ｎｏ．１１のＳＨＦは信号端子である。端子Ｎｏ．１２のＡＬＴは信号端子である。端子Ｎｏ．１３のＸＳＥＴは信号端子である。端子Ｎｏ．１４のＯＳＣ ＣＬＫ ＩＮは信号端子である。端子Ｎｏ．１５〜１７のＤ ＧＮＤは、グラント端子としてのデジタル信号系のグランドである。端子Ｎｏ．１８〜２０のＡＧＮＤは、グランド端子としてのアナログ信号系のグランドであり、ａｉｍＲは５Ωなっている。端子Ｎｏ．２１〜２３のＶＩＮＹは、電源端子としての入力電源端子であり、ａｉｍＲは１５Ωとなっている。端子Ｎｏ．２４〜２６のＶＤＹは、コモン電極用ドライバのＶＤ入力端子であり、ａｉｍＲは５Ωとなっている。端子Ｎｏ．２７〜２９のＣＶＨＤは、コモン電極ドライバ部チャージポンプ電圧（ＶＨ−ＶＤ）出力端子である。端子Ｎｏ．３０〜３２のＶＨＹは、電源端子としてのコモン電極ドライバのＶＨ入力端子であり、ａｉｍＲは１５Ωである（となっている。端子Ｎｏ．３３〜３５のＣＶＨは、コモン電極ドライバ部のＣ／Ｐ回路の（ＶＨ−ＶＤ）系電圧用フライング・キャパシタ接続端子である。端子Ｎｏ．３６〜３８のＣＶＤは、コモン電極ドライバ部Ｃ／Ｐ回路の（Ｖｈ−ＶＤ）、（ＶＬ＋ＶＤ）系フライング・キャパシタ接続端子である。端子Ｎｏ．３９〜４１のＣＶＬは、コモン電極ドライバ部Ｃ／Ｐ回路の（ＶＬ＋ＶＤ）系電圧用フライング・キャパシタ接続端子である。端子Ｎｏ．４２〜４４のＣＶＬＤは、コモン電極ドライバ部チャージポンプ電圧（ＶＬ＋ＶＤ）出力端子である。端子Ｎｏ．４５〜４７のＶＬＹは、電源端子としてのコモン電極ドライバのＶＬ入力端子であり、ａｉｍＲは１５Ωである（となっている）。端子Ｎｏ．４８〜５０のＶＬは、ＶＬ出力及び電圧検知端子である。端子Ｎｏ．５１〜５３のＣＦＮは、ＶＬ系チャージポンプ用キャパシタ接続端子である。端子Ｎｏ．５４〜５６のＣＦＰは、ＶＬ系チャージポンプ用キャパシタ接続端子である。端子Ｎｏ．５７〜５９のＶＨは、ＶＨ出力及び電圧検知端子である。端子Ｎｏ．６０〜６２のＰＧＮＤは、グランド端子としてのパワーグランド端子である。端子Ｎｏ．６３〜６５のＬＸは、ＶＤ／ＶＨ系インダクタ接続端子である。端子Ｎｏ．６６のＴＥＳＴは、信号端子である。端子Ｎｏ．６７〜６９のＶＩＮは、入力電源端子であり、ａｉｍＲは５Ωである（となっている）。端子Ｎｏ．７０〜７２のＶＤは信号端子である。端子Ｎｏ．７３〜７５のＡＧＮＤはグランド端子としてのアナロググランド端子であり、ａｉｍＲは５Ωである（となっている）。端子Ｎｏ．７６〜７８のＶＩＮＣＡＰは、ＶＩＮフィルタ用キャパシタ接続端子である。端子Ｎｏ．７９のＴＳは、信号端子である。端子Ｎｏ．８０のＸＰＯＦＦは信号端子である。端子Ｎｏ．８１のＳＣＰＥＮは信号端子である。端子Ｎｏ．８２のＷＲＴＲＯＭは信号端子である。端子Ｎｏ．８３のＲＷＥＮは信号端子である。端子Ｎｏ．８４のＯＳＣ ＣＬＫ ＯＵＴは信号端子である。端子Ｎｏ．８５〜８７のＶＲＯＭは信号端子である。端子Ｎｏ．８８〜９０のＤＧＮＤはデジタル信号系のグランドである。端子Ｎｏ．９１のＢＣＫは信号端子である。端子Ｎｏ．９２のＢＤＡＴＡは信号端子である。端子Ｎｏ．９３のＢＬＨは信号端子である。端子Ｎｏ．９４のＢＲＳＴは信号端子である。端子Ｎｏ．９５のＴＯＤＩＧは信号端子である。端子Ｎｏ．９６のＴＯＡＮＡは信号端子である。端子Ｎｏ．９７、９８のＤＵＭＭＹはダミーパッドである。５〜１５Ωの端子が中央部に配置したい端子である。
本実施形態においても、駆動用ＩＣ１０３の長手方向（ｘ方向）に並ぶ入力用バンプ１３３のうちほぼ中央部（本実施形態においては、端子Ｎｏ．３０〜端子Ｎｏ．７０の部分にほぼ相当する）に位置する入力用バンプ１３３と接続する端子として、低い接続抵抗値ａｉｍＲが求められる電源供給端子、電源供給コントロール端子及びグランド端子を設けることにより、例え経時変化により入力用バンプ１３３と入力端子との間のＡＣＦが緩んでも、駆動用ＩＣ１０３の中央部における入力用バンプ１３３と入力端子との間の接続抵抗は高くならず、安定した動作特性の液晶装置を得ることができる。
<第３実施形態>
次に駆動用ＩＣの変形例について説明する。図１０は第３実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図である。
本実施形態は、駆動用ＩＣの複数の入力用バンプは、入力用バンプと入力用端子との接続抵抗の許容最大値が、ｘ方向において外側から内側に向かって低くなるように配置されている。具体的には、端子Ｎｏ．１のＸＲＥＳのａｉｍＲは２５Ω、端子Ｎｏ．２のＸＲＤのａｉｍＲは２５Ω、端子Ｎｏ．３のＢＲＳＴのａｉｍＲは２０Ω、端子Ｎｏ．４のＢＤＡＴＡのａｉｍＲは２０Ω、端子Ｎｏ．５のＢＣＫのａｉｍＲは２０Ω、であり、端子Ｎｏ．６のＡ０のａｉｍＲは２０Ω、端子Ｎｏ．７のＶＤＣＴのａｉｍＲは１５Ω、端子Ｎｏ．８のＣＰのａｉｍＲは１５Ω、端子Ｎｏ．９のＣＮのａｉｍＲは１５Ω、端子Ｎｏ．１０のＶＨ＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．１１のＶＨ＿ＯＵＴのａｉｍＲは１５Ω、端子Ｎｏ．１２のＣ６ＮのａｉｍＲは１５Ω、端子Ｎｏ．１３のＣ５ＮのａｉｍＲは１５Ω、端子Ｎｏ．１４のＣ４ＮのａｉｍＲは１５Ω、端子Ｎｏ．１５のＣ３ＮのａｉｍＲは１５Ω、端子Ｎｏ．１６のＣ２ＮのａｉｍＲは１５Ω、端子Ｎｏ．１７のＣ１ＮのａｉｍＲは１５Ω、端子Ｎｏ．１８のＣ１ＰのａｉｍＲは１５Ω、端子Ｎｏ．１９のＣ２ＰのａｉｍＲは１５Ω、端子Ｎｏ．２０のＣ３ＰのａｉｍＲは１５Ω、端子Ｎｏ．２１のＣ４ＰのａｉｍＲは１５Ω、端子Ｎｏ．２２のＣ５ＰのａｉｍＲは１５Ω、端子Ｎｏ．２３のＣ６ＰのａｉｍＲは１５Ω、端子Ｎｏ．２４のＶＬ＿ＯＵＴのａｉｍＲは１５Ω、端子Ｎｏ．２５のＶＬ＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．２６のＣ０ＰのａｉｍＲは１５Ω、端子Ｎｏ．２７のＣ１ＮのａｉｍＲは１５Ω、端子Ｎｏ．２８のＶＤ＿ＩＮのａｉｍＲは１０Ω、端子Ｎｏ．２９のＧＮＤＬのａｉｍＲは５Ω、端子Ｎｏ．３０のＧＮＤＨのａｉｍＲは５Ω、端子Ｎｏ．３１のＶＤ＿ＯＵＴのａｉｍＲは１０Ω、端子Ｎｏ．３２のＶＤＤのａｉｍＲは１０Ω、端子Ｎｏ．３３のＶＤＤＨＸ２＿ＯＵＴのａｉｍＲは１５Ω、端子Ｎｏ．３４のＶＤＤＨＸ２＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．３５のＶＤＤＨＸ２＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．３６のＬＶ＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．３７のＶＨ＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．３８のＶＤ＿ＩＮのａｉｍＲは１５Ω、端子Ｎｏ．３９のＧＮＤＨのａｉｍＲは１５Ω、端子Ｎｏ．４０のＧＮＤＬのａｉｍＲは１５Ω、端子Ｎｏ．４１のＶＤＤのａｉｍＲは１５Ω、端子Ｎｏ．４２のＧＮＤＨ２のａｉｍＲは１５Ω、端子Ｎｏ．４３のＧＮＤＨ３のａｉｍＲは１５Ω、端子Ｎｏ．４４のＤ７のａｉｍＲは２０Ω、端子Ｎｏ．４５のＤ６のａｉｍＲは２０Ω、端子Ｎｏ．４６のＤ５のａｉｍＲは２０Ω、端子Ｎｏ．４７のＤ４のａｉｍＲは２０Ω、端子Ｎｏ．４８のＤ３のａｉｍＲは２０Ω、端子Ｎｏ．４９のＤ２のａｉｍＲは２０Ω、端子Ｎｏ．５０のＤ１のａｉｍＲは２０Ω、端子Ｎｏ．５１のＤ０のａｉｍＲは２０Ω、端子Ｎｏ．５２のＸＷＲのａｉｍＲは２５Ω、端子Ｎｏ．５３のＸＣＳのａｉｍＲは２５Ωに設定されている。
本実施形態においても、駆動用ＩＣの長手方向（ｘ方向）に並ぶ入力用バンプのうちほぼ中央部に位置する入力用バンプと接続する端子として、低い接続抵抗値ａｉｍＲが求められる電源供給端子、電源供給コントロール端子及びグランド端子を設けることにより、例え経時変化により入力用バンプと端子との間のＡＣＦが緩んでも、駆動用ＩＣの中央部における入力用バンプと端子との間の接続抵抗は高くならず、安定した動作特性の液晶装置を得ることができる。
（電子機器）
次に、上述した液晶装置１を備えた電子機器について説明する。
図１１は本実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
電子機器３００は、表示制御系として例えば図１１に示すように液晶パネル４及び表示制御回路３９０などを備え、その表示制御回路３９０は表示情報出力源３９１、表示情報処理回路３９２、電源回路３９３及びタイミングジェネレータ３９４などを有する。
また、液晶パネル１０上は、その表示領域Ｇを駆動する駆動回路３６１を有する。駆動回路３６１は上述した液晶装置１の駆動用ＩＣ３、１０３に相当する。
表示情報出力源３９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源３９１は、タイミングジェネレータ３９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路３９２に供給するように構成されている。
また、表示情報処理回路３９２はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３６１へ供給する。駆動回路３６１は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路３９３は、上述した各構成要素に夫々所定の電圧を供給する。
このような電子機器３００は、駆動用ＩＣ３、１０３の入力用バンプと入力端子との接続抵抗の経時変化による表示特性の劣化がないため、安定した表示特性を有する。
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置１が適用可能なのは言うまでもない。
なお、本発明の電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。
例えば、上述の実施形態においては、ＴＦＤ素子を用いた液晶装置を例にあげて説明したが、ＴＦＴ素子を用いた液晶装置や単純マトリクス型液晶装置にも適用できる。また、本実施形態においては電気光学装置として液晶装置を例にあげたが、ＣＯＧ方式を採用する有機エレクトロルミネッセンス装置にも適用できる。
第１実施形態に係る液晶装置の電気的な構成を示す概略ブロック図。 第１実施形態に係る液晶装置の概略斜視図。 第１実施形態に係る駆動用ＩＣのバンプと端子との関係を示す概略模式図。 第１実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図（その１）。 第１実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図（その２）。 第１実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図（その３）。 駆動用ＩＣの実装状態を示す概略断面図。 第２実施形態に係る駆動用ＩＣのバンプと端子との関係を示す概略模式図。 第２実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図。 第３実施形態に係る駆動用ＩＣのバンプに接続する端子の説明図。 実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図。
符号の説明
１ 液晶装置、 ３、１０３ 駆動用ＩＣ、 ４ 液晶パネル、 ２０ 第１ガラス基板、 ３３ 入力用バンプ、 ４１ 入力端子、 ４３ ＡＣＦ、 ３００ 電子機器、 ＶＬ ＯＵＴ 液晶駆動電圧出力端子（コモン電極オンレベル）、 ＶＬ ＩＮ 液晶駆動電圧入力端子（コモン電極オンレベル）、 ＶＬＣＨＰ ＩＮ 昇圧電圧１入力端子、 ＶＬＣＨＰ ＯＵＴ 昇圧電圧１出力端子、 ＶＤＤＨＸ２ ＩＮ 昇圧電圧２入力端子、 ＶＤＤＨＸ２ ＯＵＴ 昇圧電圧２出力端子、 ＶＤＤＨ アナログ系電源端子、 ＶＤＤＨ２ 昇圧用電源端子、 ＧＮＤＨ３ 昇圧用グランド端子、 ＧＮＤＨ２ アナログ系グランド端子、 ＧＮＤＬ ＭＰＵインターフェース、内部ロジック系グランド端子、 ＶＤＤ ＭＰＵインターフェース、内部ロジック系電源端子、 ＶＤ ＯＵＴ 液晶駆動電圧出力端子（コモン電極オフレベル、セグメント電極オンレベル）、 ＶＤ ＩＮ 液晶駆動電圧入力端子（コモン電極オフレベル、セグメント電極オンレベル）、 ＶＳＳＯ 端子処理用ＶＳＳレベル出力端子、 ＶＤＤＯ 端子処理用ＶＤＤレベル出力端子、 ＯＳＣＶＤＤ 発信回路用電源端子、 ａｉｍＲ 接続抵抗の許容最大値

Claims (5)

  1. 基板を有する電気光学パネルと、
    前記基板上に第１の方向に沿って配置された複数の入力端子と、
    各前記入力端子と導電性有機部材を介して電気的に接続する複数の入力用バンプが配置された半導体装置とを具備する電気光学装置であって、
    前記第１の方向における前記半導体装置のほぼ中央部に位置する前記入力用バンプと接続する前記入力端子は、他の入力端子よりも前記入力用バンプとの接続抵抗の許容値が相対的に小さいことを特徴とする電気光学装置。
  2. 前記第１の方向における前記半導体装置のほぼ中央部に位置する前記入力用バンプと接続する前記入力端子は、電源供給端子、電源供給コントロール端子、及びグランド端子の少なくとも１つであることを特徴とする請求項１に記載の電気光学装置。
  3. 前記半導体装置と前記基板とは熱膨張係数が異なることを特徴とする請求項１または２記載の電気光学装置。
  4. 前記複数の入力用バンプは、該入力用バンプと前記入力用端子との接続抵抗の許容最大値が、前記第１の方向において外側から内側に向かって低くなるように配置されていることを特徴とする請求項１乃至請求項３のうちいずれか一項に記載の電気光学装置。
  5. 請求項１から請求項４のうちいずれか一項の記載の電気光学装置を備えた電子機器。
JP2004288681A 2004-09-30 2004-09-30 電気光学装置及び電子機器 Withdrawn JP2006106077A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004288681A JP2006106077A (ja) 2004-09-30 2004-09-30 電気光学装置及び電子機器
US11/225,647 US20060076656A1 (en) 2004-09-30 2005-09-13 Electro-optical device and electronic apparatus
TW094133575A TW200613827A (en) 2004-09-30 2005-09-27 Electro-optical device and electronic apparatus
KR1020050090299A KR100737077B1 (ko) 2004-09-30 2005-09-28 전기 광학 장치 및 전자기기
CNB2005101051406A CN100368873C (zh) 2004-09-30 2005-09-28 电光装置及电子设备
US12/145,800 US20080272471A1 (en) 2004-09-30 2008-06-25 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288681A JP2006106077A (ja) 2004-09-30 2004-09-30 電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2006106077A true JP2006106077A (ja) 2006-04-20

Family

ID=36144433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288681A Withdrawn JP2006106077A (ja) 2004-09-30 2004-09-30 電気光学装置及び電子機器

Country Status (5)

Country Link
US (2) US20060076656A1 (ja)
JP (1) JP2006106077A (ja)
KR (1) KR100737077B1 (ja)
CN (1) CN100368873C (ja)
TW (1) TW200613827A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151892A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 表示駆動回路
JP2009157070A (ja) * 2007-12-26 2009-07-16 Nec Lcd Technologies Ltd 表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617341B2 (ja) * 2007-05-03 2011-01-26 日本ビクター株式会社 ナビゲーション装置
JP5307240B2 (ja) * 2009-06-10 2013-10-02 シャープ株式会社 表示用駆動回路およびそれを備える基板モジュール
US9190011B2 (en) * 2012-06-08 2015-11-17 Apple Inc. Devices and methods for common electrode mura prevention
CN108957807A (zh) * 2018-08-08 2018-12-07 昆山龙腾光电有限公司 一种绑定检测系统及显示面板
CN112987417B (zh) * 2019-12-12 2025-07-11 北京京东方晟视科技有限公司 调光玻璃及智能车窗

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344043B (en) * 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
WO1998012597A1 (en) * 1996-09-20 1998-03-26 Hitachi, Ltd. Liquid crystal display device, production method thereof and mobile telephone
JPH1195241A (ja) * 1997-09-17 1999-04-09 Citizen Watch Co Ltd 液晶表示装置
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
TW521240B (en) * 1998-12-10 2003-02-21 Sanyo Electric Co Liquid crystal driving integrated circuit
DE60044482D1 (de) * 1999-03-05 2010-07-15 Canon Kk Bilderzeugungsvorrichtung
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
US6630725B1 (en) * 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
JP3781967B2 (ja) * 2000-12-25 2006-06-07 株式会社日立製作所 表示装置
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
JP3908671B2 (ja) * 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP4289904B2 (ja) * 2003-02-27 2009-07-01 キヤノン株式会社 Ａｃ−ｄｃコンバータ
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
JP3835442B2 (ja) * 2003-09-24 2006-10-18 セイコーエプソン株式会社 電気光学装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008151892A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 表示駆動回路
KR101451770B1 (ko) 2006-12-15 2014-10-16 라피스 세미컨덕터 가부시키가이샤 표시 구동회로
JP2009157070A (ja) * 2007-12-26 2009-07-16 Nec Lcd Technologies Ltd 表示装置

Also Published As

Publication number Publication date
KR20060051719A (ko) 2006-05-19
TW200613827A (en) 2006-05-01
CN1755442A (zh) 2006-04-05
KR100737077B1 (ko) 2007-07-06
US20080272471A1 (en) 2008-11-06
US20060076656A1 (en) 2006-04-13
CN100368873C (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
US6842164B2 (en) Display device
CN100392485C (zh) 电光装置及电子设备
CN1940658B (zh) 液晶显示器及其制造方法
KR100738776B1 (ko) 반도체 회로, 전기 광학 장치의 구동 회로, 전기 광학 장치및 전자 기기
US20080272471A1 (en) Electro-optical device and electronic apparatus
JP2002132180A (ja) 表示モジュール
JP4111174B2 (ja) 電気光学パネル、電気光学装置及び電子機器
US20070081117A1 (en) Display device and a circuit thereon
US9311874B2 (en) Power connection structure of driver IC chip
KR100831302B1 (ko) 액정표시장치를 이용한 휴대 정보 단말기
US7432894B2 (en) Liquid crystal display device and method of driving the same
JPWO2007055047A1 (ja) 表示装置およびそれを備える電子機器
JP4618034B2 (ja) 液晶表示装置
KR101024648B1 (ko) 액정표시장치
JP4289281B2 (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2007227579A (ja) 表示装置
JP2010130274A (ja) 電子デバイスおよび電子機器
JP4617694B2 (ja) 実装構造体、電気光学装置、および電子機器
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
JP2010122483A (ja) 電気光学パネル、電気光学装置、および電子機器
JP2007187980A (ja) 表示装置
KR20070003149A (ko) 연성기판의 배선구조 및 이를 채용한 액정표시소자

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090209