JP2015076485A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2015076485A JP2015076485A JP2013211328A JP2013211328A JP2015076485A JP 2015076485 A JP2015076485 A JP 2015076485A JP 2013211328 A JP2013211328 A JP 2013211328A JP 2013211328 A JP2013211328 A JP 2013211328A JP 2015076485 A JP2015076485 A JP 2015076485A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- bump
- display device
- output
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】LCD端子とドライバICバンプの接続オープンを防止可能な表示装置を提供する。【解決手段】表示パネル100の端子105が、ACFを介してドライバIC120のバンプ121a、121bに接続された表示装置において、ドライバICは互いに対向する長辺に沿って配置された入力バンプ列121bと出力バンプ列121aとを有し、ドライバICの、短辺の幅A≧1.45mm、厚さB≰0.20mm、入出力間バンプ寸法C≧1.10mm、バンプ長さD≧98μm、最小バンプ間寸法F≰15μm、出力バンプ列数G≧2列、及びACF導電粒子132の径E≰3.5μmの内、6個以内の構成が含まれる。【選択図】図6
Description
本発明は、表示装置に関する。
表示装置は、携帯電話やデジタルカメラをはじめ様々な電子機器の表示部に広く使用されており、液晶表示装置では液晶表示(LCD)パネルと、このLCDパネルを駆動制御する回路が搭載されたドライバICとを備えている。
LCDパネルは、薄膜トランジスタ(TFT)等が形成されたTFT基板(ガラス基板)と、カラーフィルタ(CF)等が形成されたCF基板との間に液晶が封止された構成を有する。このようなLCDパネルにおいて、配線が形成されたTFT基板上に裸のドライバIC(パッケージングされていない状態のIC)を直に実装するCOG(Chip On Glass)方式が採用されている。このCOG方式におけるICチップの実装方法として、例えばACF(Anisotropic Conductive Film)と呼ばれる異方性導電膜を用いる方法が知られている。このACFを用いた実装では、圧着ヘッドを用いてACFを加熱・加圧することにより、TFT基板上に形成された配線の一部からなる接続部(LCD端子)と、ドライバICの回路形成面(主面)に形成されたバンプとがACF中の導電粒子を介して電気的にかつ機械的に接続される。ACFとしては、例えばエポキシ系の熱硬化型絶縁性樹脂と多数の導電粒子とを有するシート状のものが用いられている。ACFを用いたCOG方式の液晶表示装置については、例えば、特許文献1に記載されている。
ドライバICは片面に回路が成膜され、LCD端子接続用に入力及び出力側用にバンプが配置されている。このバンプは、一般的にドライバICの長辺側の端面付近に配置される場合が多い。表示装置は高精細化、薄膜化の方向にあり、それに伴いドライバICに設けられている複数のバンプ121a、121bは、図5に示すようにドライバIC 120の長辺側の両端に配置されると共に、特に出力側はバンプ数が多くなるため、2列〜4列の千鳥配列となることがあり(図では2列)、互いの間の距離は小さく、ドライバICは薄型化の傾向にある。そこで発明者等は、このような構成の液晶表示装置におけるTFT基板へのドライバIC接続の課題について検討した。なお、符号122はアライメントマークを示す。
図2はACFを用いてTFT基板へドライバICを接続するための熱圧着方法の説明図である。圧着ツール300の下に、ACF 130を介してLCDパネル100とドライバIC 120とが配置される。圧着ツール300でドライバIC 120を加熱・加圧する際、圧着ツール300とドライバIC 120との間にはACFの圧着ツールへの付着やドライバICへの汚染防止が可能でクッション性のあるテフロン(登録商標)シートが緩衝材310として挿入される。緩衝材(テフロンシート)310の厚さとしては0.03〜0.1mmである。
図2のa−a’ラインにおける断面図を図3に示す。LCDパネル100のTFT基板(ガラス基板)部分にはLCD端子105が形成され、ドライバIC 120には金(Au)バンプ121が形成されており、LCDパネル100とドライバIC 120との間にはACF接着剤層131と多数のACF導電粒子132を含むACF 130が配置されている(図3左図)。
この状態から、テフロンシート310を介して圧着ツール300の圧着ヘッド301を下降させる(図3右図)。これによりACF導電粒子132はLCD端子105とドライバIC 120のバンプ121間で潰され導通が得られる。また、ACF接着剤層131は熱硬化されるため、ACFは加圧されたときの状態が維持され、ドライバIC 120は液晶パネルに固定される。
作製したLCDパネル100の外観を図1(a)に示す。LCDパネル100の大半は表示領域110であり、主に一辺(ここでは上端部)に端子領域があり、その端子領域にドライバIC 120およびFPC(Flexible Printed Circuit)200が実装されている。従来であれば、ドライバIC 120のバンプ121とLCDパネル100のLCD端子105とはACF 130中の導電粒子132を介して電気的に接続されるはずであった。しかしながら、このLCDパネルは、図1(b)に示すような縦又は横に線が見える線欠陥111や、場合によっては図1(c)に示すように表示画面全体が異常(又は非表示)112となり、実際にはLCD端子105とドライバIC 120のバンプ121との導通が必ずしも得られない(接続オープン)ことが判明した。
本発明の目的は、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することにある。
上記目的を達成するための一実施形態として、表示パネルと、異方導電性膜を介して前記表示パネルに接続された矩形状のドライバICとを備えた表示装置において、
前記ドライバICは互いに対向する長辺に沿って入力バンプ列と出力バンプ列とを有し、
(1)前記ドライバICの短辺の幅A≧1.45mm、
(2)前記ドライバICの厚さB≦0.20mm、
(3)前記ドライバICの入出力間バンプ寸法C≧1.10mm、
(4)前記ドライバICのバンプ長さD≧98μm、
(5)前記異方導電性膜に含まれる導電粒子径E≦3.5μm、
(6)前記ドライバICの最小バンプ間寸法F≦15μm、
(7)前記ドライバICの出力バンプ列の数G≧2列、
の7項目の内、6個以内の構成が含まれていることを特徴とする表示装置とする。
前記ドライバICは互いに対向する長辺に沿って入力バンプ列と出力バンプ列とを有し、
(1)前記ドライバICの短辺の幅A≧1.45mm、
(2)前記ドライバICの厚さB≦0.20mm、
(3)前記ドライバICの入出力間バンプ寸法C≧1.10mm、
(4)前記ドライバICのバンプ長さD≧98μm、
(5)前記異方導電性膜に含まれる導電粒子径E≦3.5μm、
(6)前記ドライバICの最小バンプ間寸法F≦15μm、
(7)前記ドライバICの出力バンプ列の数G≧2列、
の7項目の内、6個以内の構成が含まれていることを特徴とする表示装置とする。
本発明によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
発明者等は、ドライバICを薄くする等今後の製品を睨んだ構成で、図1(b)に示した線欠陥や図1(c)で示した表示画面全体の表示異常が生じる原因について検討した。その結果、表示異常は、ドライバICの長辺側に沿って形成された出力側バンプ、しかも2列の内の外側のバンプでの接続オープンが主原因であることが判った。
図4を用いて更に詳しく説明する。図4(a)は加熱ヘッドを用いてドライバICとLCDパネルとを圧着した時の断面模式図(図2のa−a’ライン対応)、図4(b)は(a)の丸部の部分拡大図である。圧着ヘッド301をドライバICに押し付けると、ドライバICのバンプ配置により加圧力がバンプの無い領域に逃げ、ドライバICの短辺中央部(バンプの無い領域)に変形(反り)が発生する。この変形のために出力側バンプでは、2列の内の内側のバンプの内側の角部(図4(b)の★で示す部分)が支点となり外側のバンプ(破線部分)が浮き、圧痕弱が発生したと推定された。発明者が更に検討した結果、この現象は、ドライバICの厚みだけでなく、ドライバICの幅、入出力間バンプ寸法、バンプ長さ、ACF中の導電粒子径、最小バンプ間寸法、出力バンプ列数と密接な関係のあることを見出した。
図6は、関連する項目を説明するための図であり、図6(a)は図2a−a’ラインに対応する箇所の液晶表示装置の要部概略断面図、図6(b)は図5の領域bの拡大平面図である。記号AはドライバICの幅を示す(図6(b))。記号Aで圧痕弱発生する境界の値は、1.45mmであり、それ以上で発生する傾向にある。記号BはドライバICの厚みを示す。記号Bでの境界値は、0.20mmであり、それ以下で発生する傾向にある。記号Cは入出力間バンプ寸法であり、境界値は1.10mmで、それ以上で発生する傾向にある。記号Dはバンプ長であり、境界値は98μmで、それ以上で発生する傾向にある。記号DはACF導電粒子径で、境界値は3.5μmである。記号Fは最小バンプ間寸法であり、入力側バンプ間と出力側バンプ間と出力側バンプ千鳥間寸法の中で、最も狭い箇所の寸法が該当し、境界値は15μmである。記号Gは出力バンプ列の数で、出力バンプが千鳥配列の場合の列数を示し、境界値は2列である。以上を纏めて表1に示す。
ドライバIC外側バンプ弱圧痕は、ドライバIC仕様及びACF粒子径により発生有無に差がある。これについて影響のある7項目を記載する。発明者等の検討によれば、この表において、3項目以下の組合せでは圧痕弱とはならず安定した導通が得られ線欠陥や表示画面全体の異常は見られないこと、4〜6項目の組合せでは圧痕弱の傾向はあるものの、製品製造直後には線欠陥や表示画面全体の異常は認められないこと、7個全てが圧痕弱の傾向有の値を有する場合には製品製造直後から接続オープンとなることが判った。直近のドライバICは、幅広化,薄厚化,バンプ間寸法縮小(狭ピッチ対応)に伴うACF粒子小径化の傾向にあり、従来以上に外側バンプ弱圧痕の現象で発生しやすい状況となっている。
以下、本発明について実施例により詳細に説明する。なお、本実施例では液晶表示装置を例に説明するがこれに限定されない。また、同一符号は同一構成要素を示す。
第1の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種3)において、ドライバICの幅を1.45mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を0.974mm、バンプ長さを100μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を15μm、出力バンプ列の数を2列(発生寸法該当項目数:6)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
第2の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種4)において、ドライバICの幅を1.58mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.016mm、バンプ長さを96μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を2列(発生寸法該当項目数:5)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例に係る液晶表示装置(品種4)において、ドライバICの幅を1.58mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.016mm、バンプ長さを96μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を2列(発生寸法該当項目数:5)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
第2の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種5)において、ドライバICの幅を1.56mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.102mm、バンプ長さを90μm、ACF中の導電粒子径を4.0μm、最小バンプ間寸法を16μm、出力バンプ列の数を2列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例に係る液晶表示装置(品種5)において、ドライバICの幅を1.56mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.102mm、バンプ長さを90μm、ACF中の導電粒子径を4.0μm、最小バンプ間寸法を16μm、出力バンプ列の数を2列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
第4の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種6)において、ドライバICの幅を1.36mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.052mm、バンプ長さを100μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を1列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例に係る液晶表示装置(品種6)において、ドライバICの幅を1.36mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.052mm、バンプ長さを100μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を1列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
第5の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種7)において、ドライバICの幅を1.27mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を0.689mm、バンプ長さを100μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を17μm、出力バンプ列の数を3列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例に係る液晶表示装置(品種7)において、ドライバICの幅を1.27mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を0.689mm、バンプ長さを100μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を17μm、出力バンプ列の数を3列(発生寸法該当項目数:4)として製造したところ、線欠陥や表示画面全体の異常が発生するほどの圧痕弱に起因する接続オープンは認められなかった。又、発生寸法該当項目数が多く、より高精細な画像を得ることができた。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。
本発明の第6の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種8)において、ドライバICの幅を1.00mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を0.520mm、バンプ長さを70μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を17μm、出力バンプ列の数を2列(発生寸法該当項目数:3)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。
本実施例に係る液晶表示装置(品種8)において、ドライバICの幅を1.00mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を0.520mm、バンプ長さを70μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を17μm、出力バンプ列の数を2列(発生寸法該当項目数:3)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。また、線欠陥等の発生寸法該当項目数を3個とすることにより長期信頼性を高めることができる。
本発明の第7の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種9)において、ドライバICの幅を0.75mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を0.382mm、バンプ長さを90μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を16μm、出力バンプ列の数を2列(発生寸法該当項目数:3)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。
本実施例に係る液晶表示装置(品種9)において、ドライバICの幅を0.75mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を0.382mm、バンプ長さを90μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を16μm、出力バンプ列の数を2列(発生寸法該当項目数:3)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。また、線欠陥等の発生寸法該当項目数を3個とすることにより長期信頼性を高めることができる。
本発明の第8の実施例について表2を用いて説明する。
本実施例に係る液晶表示装置(品種10)において、ドライバICの幅を1.10mm、ドライバICの厚みを0.23mm、入出力間バンプ寸法を0.700mm、バンプ長さを90μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を20μm、出力バンプ列の数を2列(発生寸法該当項目数:2)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。なお、発生寸法該当項目数を0にすることにより、安定した導通を得ることができる。
本実施例に係る液晶表示装置(品種10)において、ドライバICの幅を1.10mm、ドライバICの厚みを0.23mm、入出力間バンプ寸法を0.700mm、バンプ長さを90μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を20μm、出力バンプ列の数を2列(発生寸法該当項目数:2)として製造したところ、圧痕弱に起因する接続オープンの発生は認められず、線欠陥や表示画面全体の異常は見られなかった。また、長期信頼性も良好であった。なお、発生寸法該当項目数を0にすることにより、安定した導通を得ることができる。
本実施例によれば、表示パネル端子とドライバICバンプとを異方導電性膜を用いて接続する場合であっても、これらの間の接続オープンを防止可能な表示装置を提供することができる。また、線欠陥等の発生寸法該当項目数を2個とすることにより長期信頼性を高めることができる。
〔比較例1〕
第1の比較例について表2を用いて説明する。
本比較例に係る液晶表示装置(品種1)において、ドライバICの幅を1.55mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.126mm、バンプ長さを98μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を15μm、出力バンプ列の数を2列(発生寸法該当項目数:7)として製造したところ、圧痕弱に起因する接続オープンが発生し、線欠陥や表示画面全体の異常が発生した。
第1の比較例について表2を用いて説明する。
本比較例に係る液晶表示装置(品種1)において、ドライバICの幅を1.55mm、ドライバICの厚みを0.17mm、入出力間バンプ寸法を1.126mm、バンプ長さを98μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を15μm、出力バンプ列の数を2列(発生寸法該当項目数:7)として製造したところ、圧痕弱に起因する接続オープンが発生し、線欠陥や表示画面全体の異常が発生した。
〔比較例2〕
第2の比較例について表2を用いて説明する。
本比較例に係る液晶表示装置(品種2)において、ドライバICの幅を1.72mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を1.232mm、バンプ長さを110μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を2列(発生寸法該当項目数:7)として製造したところ、圧痕弱に起因する接続オープンが発生し、線欠陥や表示画面全体の異常が発生した。
第2の比較例について表2を用いて説明する。
本比較例に係る液晶表示装置(品種2)において、ドライバICの幅を1.72mm、ドライバICの厚みを0.20mm、入出力間バンプ寸法を1.232mm、バンプ長さを110μm、ACF中の導電粒子径を3.2μm、最小バンプ間寸法を14μm、出力バンプ列の数を2列(発生寸法該当項目数:7)として製造したところ、圧痕弱に起因する接続オープンが発生し、線欠陥や表示画面全体の異常が発生した。
なお、実施例では液晶表示装置を用いて説明したが、液晶表示装置以外の有機EL表示装置等の他の表示装置への適用も可能である。また、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
100…LCDパネル、105…LCD端子、110…表示領域、111…線欠陥、112…異常表示(又は非表示)、120…ドライバIC、121…バンプ、121a…出力側バンプ、121b…入力側バンプ、122…アライメントマーク、130…ACF(Anisotoropic Conductive Film:異方導電性膜)、131…ACF接着剤層、132…ACF導電粒子、200…FPC(Flexible Printed Circuit)、300…圧着ツール、301…圧着ヘッド、310…緩衝材(テフロンシート)。
Claims (10)
- 表示パネルと、異方導電性膜を介して前記表示パネルに接続された矩形状のドライバICとを備えた表示装置において、
前記ドライバICは互いに対向する長辺に沿って入力バンプ列と出力バンプ列とを有し、
(1)前記ドライバICの短辺の幅A≧1.45mm、
(2)前記ドライバICの厚さB≦0.20mm、
(3)前記ドライバICの入出力間バンプ寸法C≧1.10mm、
(4)前記ドライバICのバンプ長さD≧98μm、
(5)前記異方導電性膜に含まれる導電粒子径E≦3.5μm、
(6)前記ドライバICの最小バンプ間寸法F≦15μm、
(7)前記ドライバICの出力バンプ列の数G≧2列、
の7項目の内、6個以内の構成が含まれていることを特徴とする表示装置。 - 請求項1記載の表示装置において、
前記6個以内の構成は、上記(2)を含むことを特徴とする表示装置。 - 請求項2記載の表示装置において、
前記6個以内の構成は、上記(5)を含むことを特徴とする表示装置。 - 請求項3記載の表示装置において、
前記1個以上6個以内の構成は、上記(7)を含むことを特徴とする表示装置。 - 請求項1記載の表示装置において、
前記ドライバICは、パッケージングされていない状態で前記表示パネルに接続されるものであることを特徴とする表示装置。 - 表示パネルと、異方導電性膜を介して前記表示パネルに接続された矩形状のドライバICとを備えた表示装置において、
前記ドライバICは互いに対向する長辺に沿って入力バンプ列と出力バンプ列とを有し、
(1)前記ドライバICの短辺の幅A≧1.45mm、
(2)前記ドライバICの厚さB≦0.20mm、
(3)前記ドライバICの入出力間バンプ寸法C≧1.10mm、
(4)前記ドライバICのバンプ長さD≧98μm、
(5)前記異方導電性膜に含まれる導電粒子径E≦3.5μm、
(6)前記ドライバICの最小バンプ間寸法F≦15μm、
(7)前記ドライバICの出力バンプ列の数G≧2列、
の7項目の内、3個以内の構成が含まれていることを特徴とする表示装置。 - 請求項6記載の表示装置において、
前記3個以内の構成は、上記(5)を含むことを特徴とする表示装置。 - 請求項6記載の表示装置において、
前記3個以内の構成は、上記(7)を含むことを特徴とする表示装置。 - 請求項6記載の表示装置において、
前記3個以内の構成は、上記(2)を含むことを特徴とする表示装置。 - 請求項6記載の表示装置において、
前記ドライバICは、パッケージングされていない状態で前記表示パネルに接続されるものであることを特徴とする表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211328A JP2015076485A (ja) | 2013-10-08 | 2013-10-08 | 表示装置 |
US14/508,331 US9753340B2 (en) | 2013-10-08 | 2014-10-07 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013211328A JP2015076485A (ja) | 2013-10-08 | 2013-10-08 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015076485A true JP2015076485A (ja) | 2015-04-20 |
Family
ID=52776690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013211328A Pending JP2015076485A (ja) | 2013-10-08 | 2013-10-08 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9753340B2 (ja) |
JP (1) | JP2015076485A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017138377A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20170104716A (ko) * | 2016-03-07 | 2017-09-18 | 삼성디스플레이 주식회사 | 표시 장치 및 전자 디바이스 |
JP2017175092A (ja) * | 2016-03-25 | 2017-09-28 | デクセリアルズ株式会社 | 電子部品、異方性接続構造体、電子部品の設計方法 |
JP2019021947A (ja) * | 2018-11-08 | 2019-02-07 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL258821B (en) | 2015-10-23 | 2022-07-01 | Harvard College | Nucleobase editors and uses thereof |
KR102513996B1 (ko) * | 2016-03-15 | 2023-03-24 | 삼성디스플레이 주식회사 | 표시 장치 |
JP7231935B2 (ja) | 2016-08-03 | 2023-03-08 | プレジデント アンド フェローズ オブ ハーバード カレッジ | アデノシン核酸塩基編集因子およびそれらの使用 |
CA3033327A1 (en) | 2016-08-09 | 2018-02-15 | President And Fellows Of Harvard College | Programmable cas9-recombinase fusion proteins and uses thereof |
WO2018039438A1 (en) | 2016-08-24 | 2018-03-01 | President And Fellows Of Harvard College | Incorporation of unnatural amino acids into proteins using base editing |
US10745677B2 (en) | 2016-12-23 | 2020-08-18 | President And Fellows Of Harvard College | Editing of CCR5 receptor gene to protect against HIV infection |
EP3592853A1 (en) | 2017-03-09 | 2020-01-15 | President and Fellows of Harvard College | Suppression of pain by gene editing |
WO2018165629A1 (en) | 2017-03-10 | 2018-09-13 | President And Fellows Of Harvard College | Cytosine to guanine base editor |
US11560566B2 (en) | 2017-05-12 | 2023-01-24 | President And Fellows Of Harvard College | Aptazyme-embedded guide RNAs for use with CRISPR-Cas9 in genome editing and transcriptional activation |
WO2019023680A1 (en) | 2017-07-28 | 2019-01-31 | President And Fellows Of Harvard College | METHODS AND COMPOSITIONS FOR EVOLUTION OF BASIC EDITORS USING PHAGE-ASSISTED CONTINUOUS EVOLUTION (PACE) |
US11319532B2 (en) | 2017-08-30 | 2022-05-03 | President And Fellows Of Harvard College | High efficiency base editors comprising Gam |
AU2018352592B2 (en) | 2017-10-16 | 2025-03-27 | Beam Therapeutics, Inc. | Uses of adenosine base editors |
EP3797160A1 (en) | 2018-05-23 | 2021-03-31 | The Broad Institute Inc. | Base editors and uses thereof |
US12281338B2 (en) | 2018-10-29 | 2025-04-22 | The Broad Institute, Inc. | Nucleobase editors comprising GeoCas9 and uses thereof |
WO2020154500A1 (en) | 2019-01-23 | 2020-07-30 | The Broad Institute, Inc. | Supernegatively charged proteins and uses thereof |
JP7669281B2 (ja) | 2019-03-19 | 2025-04-28 | ザ ブロード インスティテュート,インコーポレーテッド | 編集ヌクレオチド配列を編集するための方法および組成物 |
JP2023525304A (ja) | 2020-05-08 | 2023-06-15 | ザ ブロード インスティテュート,インコーポレーテッド | 標的二本鎖ヌクレオチド配列の両鎖同時編集のための方法および組成物 |
TWI730819B (zh) | 2020-06-19 | 2021-06-11 | 元太科技工業股份有限公司 | 電子裝置 |
KR20220016364A (ko) * | 2020-07-30 | 2022-02-09 | 삼성디스플레이 주식회사 | 전자장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4832455A (en) * | 1986-09-11 | 1989-05-23 | Kabushiki Kaisha Toshia | Liquid crystal apparatus having an anisotropic conductive layer between the lead electrodes of the liquid crystal device and the circuit board |
JP3781967B2 (ja) * | 2000-12-25 | 2006-06-07 | 株式会社日立製作所 | 表示装置 |
JP4613590B2 (ja) * | 2004-11-16 | 2011-01-19 | セイコーエプソン株式会社 | 実装基板及び電子機器 |
US20100051330A1 (en) * | 2006-11-29 | 2010-03-04 | Sharp Kabushiki Kaisha | Wiring board and display unit |
KR20100039018A (ko) * | 2008-10-07 | 2010-04-15 | 삼성전자주식회사 | 표시장치 |
JP2012227480A (ja) | 2011-04-22 | 2012-11-15 | Japan Display East Co Ltd | 表示装置及び半導体集積回路装置 |
-
2013
- 2013-10-08 JP JP2013211328A patent/JP2015076485A/ja active Pending
-
2014
- 2014-10-07 US US14/508,331 patent/US9753340B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017138377A (ja) * | 2016-02-02 | 2017-08-10 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20170104716A (ko) * | 2016-03-07 | 2017-09-18 | 삼성디스플레이 주식회사 | 표시 장치 및 전자 디바이스 |
KR102535557B1 (ko) * | 2016-03-07 | 2023-05-24 | 삼성디스플레이 주식회사 | 표시 장치 및 전자 디바이스 |
JP2017175092A (ja) * | 2016-03-25 | 2017-09-28 | デクセリアルズ株式会社 | 電子部品、異方性接続構造体、電子部品の設計方法 |
JP2019021947A (ja) * | 2018-11-08 | 2019-02-07 | デクセリアルズ株式会社 | 電子部品、接続体、接続体の製造方法及び電子部品の接続方法 |
Also Published As
Publication number | Publication date |
---|---|
US9753340B2 (en) | 2017-09-05 |
US20150098035A1 (en) | 2015-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015076485A (ja) | 表示装置 | |
US10971465B2 (en) | Driving chip, display substrate, display device and method for manufacturing display device | |
JP7096210B2 (ja) | 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品 | |
KR102368746B1 (ko) | 접속체 및 접속체의 제조 방법 | |
TW201635648A (zh) | 異向導電性膜及連接結構體 | |
JP2011198779A (ja) | 電子回路装置、その製造方法及び表示装置 | |
CN102543894B (zh) | 电性连接垫结构及包含有多个电性连接垫结构的集成电路 | |
WO2016054891A1 (zh) | 驱动芯片及显示装置 | |
JP2015076486A (ja) | 表示装置 | |
JP2012227480A (ja) | 表示装置及び半導体集積回路装置 | |
CN101478858B (zh) | 电路板结构与其制造方法及液晶显示器 | |
CN106318244A (zh) | 核层技术异方性导电胶膜 | |
JP6006955B2 (ja) | 接続体の製造方法、接続方法 | |
JP2020038993A (ja) | 接続体及び接続体の製造方法 | |
US9477123B2 (en) | Liquid crystal display device and production method thereof | |
JP2010191097A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
CN101141027A (zh) | 平面显示器基板的电路连接结构与其连接方法 | |
CN101236313B (zh) | 显示器及其制造方法 | |
CN101018447B (zh) | 电路基板与其构装结构及该构装结构的制法 | |
JP4740662B2 (ja) | 表示装置及びその製造方法 | |
JP5477109B2 (ja) | 配線基板 | |
CN102170753A (zh) | 一种线路板引脚结构 | |
CN106918962A (zh) | 显示装置、显示装置的制造方法、以及驱动ic | |
CN205679877U (zh) | 液晶显示装置 | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 |