JPS61174857A - 分岐回路 - Google Patents
分岐回路Info
- Publication number
- JPS61174857A JPS61174857A JP1574785A JP1574785A JPS61174857A JP S61174857 A JPS61174857 A JP S61174857A JP 1574785 A JP1574785 A JP 1574785A JP 1574785 A JP1574785 A JP 1574785A JP S61174857 A JPS61174857 A JP S61174857A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- signal
- bit
- clock
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、分岐回路に関し、詳しくは、高次群ディジタ
ル中継伝送システムに於いて、端局中継装置で同期信号
とともに高次群ディジタル信号中に付加された低速度の
打合せ信号、障害情報信号等のＯ／Ｈ（オーバヘッド）
ビット信号を、中間中継局に於いて同期検出を行い、分
離する際の分岐回路に関する。
ル中継伝送システムに於いて、端局中継装置で同期信号
とともに高次群ディジタル信号中に付加された低速度の
打合せ信号、障害情報信号等のＯ／Ｈ（オーバヘッド）
ビット信号を、中間中継局に於いて同期検出を行い、分
離する際の分岐回路に関する。
従来の技術
第２図に信号のフレーム構成例を、第３図に従来の回路
構成例をそれぞれ示す。
構成例をそれぞれ示す。
入力端子ＤＡＴＡ 工Ｈに入力された■全ビットを含む
ディジタル中継信号は、入力クロックＣＬＫ Ｋよシフ
リップフロップＦ／Ｆ １からＦ／Ｆ Ｎで構成される
シフトレジスタに逐次保持される。フリップ７０ツ７’
Ｆ／Ｆ １よｐ Ｆ／Ｆ Ｎで構成されるシフトレジ
スタの各段の出力Ｑは同期検出回路１１に接続されると
ともに、出力ＱはフリップフロップＦ／Ｆ １’よｆｉ
Ｆ／Ｆ Ｎ／のデータ入力端子ＤＫ接続される。
ディジタル中継信号は、入力クロックＣＬＫ Ｋよシフ
リップフロップＦ／Ｆ １からＦ／Ｆ Ｎで構成される
シフトレジスタに逐次保持される。フリップ７０ツ７’
Ｆ／Ｆ １よｐ Ｆ／Ｆ Ｎで構成されるシフトレジ
スタの各段の出力Ｑは同期検出回路１１に接続されると
ともに、出力ＱはフリップフロップＦ／Ｆ １’よｆｉ
Ｆ／Ｆ Ｎ／のデータ入力端子ＤＫ接続される。
フレーム同期確認後シフトレジスタ（Ｆ／Ｆ １よｆｉ
Ｆ／Ｆ Ｎ ）に保持されるディジタル中継信号中例
ｂｉｔのみを、タイミング回路１２よシ、供給されるタ
イミング信号で７リツプフロツブＦ／Ｆ ｌ／よりＦ／
Ｆ Ｎ’の出力端子に送出する。
Ｆ／Ｆ Ｎ ）に保持されるディジタル中継信号中例
ｂｉｔのみを、タイミング回路１２よシ、供給されるタ
イミング信号で７リツプフロツブＦ／Ｆ ｌ／よりＦ／
Ｆ Ｎ’の出力端子に送出する。
発明が解決しようとする問題点
しかしながら、上記の如き構成に於いては、高速動作を
要するフリップフロップの数カ多く、消費電力が増加す
るだけでなく、ＯＡビットをパラレル出力している為に
、高速部をＥＣＬ、低速部をＧ −ｍＯ８等で構成する
時、論理レベル変換の為の回路の数が増大する等の欠点
があった。
要するフリップフロップの数カ多く、消費電力が増加す
るだけでなく、ＯＡビットをパラレル出力している為に
、高速部をＥＣＬ、低速部をＧ −ｍＯ８等で構成する
時、論理レベル変換の為の回路の数が増大する等の欠点
があった。
本発明は従来の技術に内在する上２欠点を解消する為に
なされたものであシ、従って本発明の目的は、ディジタ
ル中継信号中に同期信号とともに付加された例ビットを
分岐する際に、高速動作ゲートをできるだけ少なくする
ことにより、消費電力を減少させることができる新規な
分岐回路を提供することにある。
なされたものであシ、従って本発明の目的は、ディジタ
ル中継信号中に同期信号とともに付加された例ビットを
分岐する際に、高速動作ゲートをできるだけ少なくする
ことにより、消費電力を減少させることができる新規な
分岐回路を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る分岐回路は、α
全ビット及び該例ビットを分岐する為の同期ビットを付
加されたディジタル中継信号を入力とするシフトレジス
タと、入力ディジタル中継信号のクロック周波数と該ク
ロック周波数より低速度のタイミング信号を入力とし同
期信号検出前は前記クロック周波数を前記シフトレジス
タのクロックとして出力し同期検出後はＯＡデータを前
記シフトレジスタに保持した後に次の同期検出までの間
前記低速度タイミング信号を前記シフトレジスタのクロ
ックとして出力するクロック選択回路とを具備して構成
され、低速度タイミング信号により■全ビットをシフト
レジスタ出力だ送出することを特徴とする。
全ビット及び該例ビットを分岐する為の同期ビットを付
加されたディジタル中継信号を入力とするシフトレジス
タと、入力ディジタル中継信号のクロック周波数と該ク
ロック周波数より低速度のタイミング信号を入力とし同
期信号検出前は前記クロック周波数を前記シフトレジス
タのクロックとして出力し同期検出後はＯＡデータを前
記シフトレジスタに保持した後に次の同期検出までの間
前記低速度タイミング信号を前記シフトレジスタのクロ
ックとして出力するクロック選択回路とを具備して構成
され、低速度タイミング信号により■全ビットをシフト
レジスタ出力だ送出することを特徴とする。
発明の実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。
。
０４ビット信号及び同期信号を含む第２図の如きフレー
ム構成をもつディジタル中継信号は、入力クロックによ
り、逐次７リツプフロツプＦ／Ｆ１よりＦ／Ｆ Ｎ ｇ
ｐ構成されるシフトレジスタに保持される。シフトレ
ジスタの各段の出力可は、同期検出回路１１に接続され
、同期検出が行なわれる。
ム構成をもつディジタル中継信号は、入力クロックによ
り、逐次７リツプフロツプＦ／Ｆ１よりＦ／Ｆ Ｎ ｇ
ｐ構成されるシフトレジスタに保持される。シフトレ
ジスタの各段の出力可は、同期検出回路１１に接続され
、同期検出が行なわれる。
同期検出された後には、シフトレジスタに０／Ｈビット
情報が保持された後、ゲートにより構成される選択回路
１４によシ、シフトレジスタに供給されるクロックをタ
イミング回路１２よシ供給される低速度のクロックで、
次の同期ビットがフリップフロップＦ／Ｆ １のデータ
端子りに入力する前にＤＡＴＡ出力端子に送出する。
情報が保持された後、ゲートにより構成される選択回路
１４によシ、シフトレジスタに供給されるクロックをタ
イミング回路１２よシ供給される低速度のクロックで、
次の同期ビットがフリップフロップＦ／Ｆ １のデータ
端子りに入力する前にＤＡＴＡ出力端子に送出する。
０４ビットをＤＡＴＡ出力に送出した後、各シフトレジ
スタの７リツプフロツプのクロック入力に加えられてい
る信号を再び、ディジタル中継信号のクロックに切換え
同期信号の確認を行う。
スタの７リツプフロツプのクロック入力に加えられてい
る信号を再び、ディジタル中継信号のクロックに切換え
同期信号の確認を行う。
発明の効果
本発明に基づく回路構成によれば、ディジタル中継信号
中の例ビットを分岐する際に、高速ゲートの数を減少す
る事が可能であり、比較的低消費電力の回路を実現する
ことができる。
中の例ビットを分岐する際に、高速ゲートの数を減少す
る事が可能であり、比較的低消費電力の回路を実現する
ことができる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は信号のフレーム構成例を示す図、第３図は従来にお
けるこの種の回路のブロック図である。 Ｅｉ′／Ｆ１〜Ｆ／Ｆ Ｎ 、 Ｆ／″Ｆ ｔ’〜Ｆ／
Ｆマ・・・フリップフロップ、１１・・・同期検出回路
、１２・・・タイミング回路、１３・・・同期保護回路
、１４・・・選択回路特許出願人 日本罵気株式会
社 代 理 人 弁理士 熊谷雄太部 ｌ１１図 第２図 高）欠君≠テ”ジタルイ吉号
図は信号のフレーム構成例を示す図、第３図は従来にお
けるこの種の回路のブロック図である。 Ｅｉ′／Ｆ１〜Ｆ／Ｆ Ｎ 、 Ｆ／″Ｆ ｔ’〜Ｆ／
Ｆマ・・・フリップフロップ、１１・・・同期検出回路
、１２・・・タイミング回路、１３・・・同期保護回路
、１４・・・選択回路特許出願人 日本罵気株式会
社 代 理 人 弁理士 熊谷雄太部 ｌ１１図 第２図 高）欠君≠テ”ジタルイ吉号
Claims (1)
- Ｏ／Ｈビット及び該Ｏ／Ｈビットを分岐する為の同期ビ
ットを付加されたディジタル中継信号を入力とするシフ
トレジスタと、入力ディジタル中継信号のクロック周波
数と該クロック周波数より低速度のタイミング信号を入
力とし同期信号検出前は前記クロック周波数を前記シフ
トレジスタのクロックとして出力し同期検出後はＯ／Ｈ
データを前記シフトレジスタに保持した後に次の同期検
出までの間前記低速度タイミング信号を前記シフトレジ
スタのクロックとして出力するクロック選択回路とを具
備し、低速度タイミング信号によりＯ／Ｈビットをシフ
トレジスタ出力に送出することを特徴とした分岐回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1574785A JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1574785A JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174857A true JPS61174857A (ja) | 1986-08-06 |
| JPH0666749B2 JPH0666749B2 (ja) | 1994-08-24 |
Family
ID=11897356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1574785A Expired - Lifetime JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666749B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053840A1 (fr) | 2006-11-04 | 2008-05-08 | Nitto Denko Corporation | Feuille adhésive double face décollable sous l'action de la chaleur et procédé de traitement d'une pièce à travailler |
| EP2033996A1 (en) | 2007-09-06 | 2009-03-11 | Nitto Denko Corporation | Pressure-sensitive adhesive sheet for dicing and dicing method |
| WO2009066435A1 (ja) | 2007-11-19 | 2009-05-28 | Nitto Denko Corporation | 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置 |
| WO2012099121A1 (ja) | 2011-01-19 | 2012-07-26 | 日東電工株式会社 | 両面粘着テープ又はシート、および被着体の加工方法 |
| WO2012099122A1 (ja) | 2011-01-19 | 2012-07-26 | 日東電工株式会社 | 両面粘着テープ又はシート、および被着体の加工方法 |
| WO2012118152A1 (ja) | 2011-03-03 | 2012-09-07 | 日東電工株式会社 | 加熱剥離型粘着シート |
| WO2013011850A1 (ja) | 2011-07-15 | 2013-01-24 | 日東電工株式会社 | 電子部品の製造方法および該製造方法に用いる粘着シート |
-
1985
- 1985-01-30 JP JP1574785A patent/JPH0666749B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053840A1 (fr) | 2006-11-04 | 2008-05-08 | Nitto Denko Corporation | Feuille adhésive double face décollable sous l'action de la chaleur et procédé de traitement d'une pièce à travailler |
| EP2033996A1 (en) | 2007-09-06 | 2009-03-11 | Nitto Denko Corporation | Pressure-sensitive adhesive sheet for dicing and dicing method |
| WO2009066435A1 (ja) | 2007-11-19 | 2009-05-28 | Nitto Denko Corporation | 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置 |
| WO2012099121A1 (ja) | 2011-01-19 | 2012-07-26 | 日東電工株式会社 | 両面粘着テープ又はシート、および被着体の加工方法 |
| WO2012099122A1 (ja) | 2011-01-19 | 2012-07-26 | 日東電工株式会社 | 両面粘着テープ又はシート、および被着体の加工方法 |
| WO2012118152A1 (ja) | 2011-03-03 | 2012-09-07 | 日東電工株式会社 | 加熱剥離型粘着シート |
| WO2013011850A1 (ja) | 2011-07-15 | 2013-01-24 | 日東電工株式会社 | 電子部品の製造方法および該製造方法に用いる粘着シート |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666749B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610213B2 (ja) | 同期装置及び同期方法 | |
| CN108964668B (zh) | 一种串并行转换复用电路 | |
| US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
| US4700357A (en) | Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence | |
| JPS61174857A (ja) | 分岐回路 | |
| EP0379279A2 (en) | Data transmission synchroniser | |
| JP2578668B2 (ja) | ネットワークからの直列に受信される信号をデコードするための装置 | |
| JPH04137935A (ja) | クロック生成装置とデータ送受信装置及びその方法 | |
| JPH09181714A (ja) | フレーム同期信号検出装置 | |
| US5636248A (en) | Method and system for regenerating amplitude and timing characteristics of an analog signal | |
| JPH0215142B2 (ja) | ||
| US4034404A (en) | Signal combining system for binary pulse signals | |
| US6150861A (en) | Flip-flop | |
| JPS60235549A (ja) | ｎＢ１Ｃ符号信号のＣビツト同期方式 | |
| CA1322032C (en) | Serial data handling circuit | |
| JPS6376640A (ja) | 調歩同期信号受信回路 | |
| KR900007549Y1 (ko) | 디지탈 시리얼 데이타 전송시 속도 변환회로 | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| JPH04156733A (ja) | 重畳信号分離回路 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| SU1244795A1 (ru) | Преобразователь временных интервалов в цифровой код | |
| JPH1127250A (ja) | ビット同期装置 | |
| JPH0374951A (ja) | 同期化回路 | |
| JPS63313919A (ja) | 並一直変換装置 | |
| JPS6029029A (ja) | Ａｄ変換器 |