JPH0666749B2 - 分岐回路 - Google Patents
分岐回路Info
- Publication number
- JPH0666749B2 JPH0666749B2 JP1574785A JP1574785A JPH0666749B2 JP H0666749 B2 JPH0666749 B2 JP H0666749B2 JP 1574785 A JP1574785 A JP 1574785A JP 1574785 A JP1574785 A JP 1574785A JP H0666749 B2 JPH0666749 B2 JP H0666749B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- shift register
- bit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、分岐回路に関し、詳しくは、高次群デイジタ
ル中継伝送システムに於いて、端局中継装置で同期信号
とともに高次群デイジタル信号中に付加された低速度の
打合せ信号、障害情報信号等のＯ／Ｈ（オーバヘツド）
ビツト信号を、中間中継局に於いて同期検出を行い、分
離する際の分岐回路に関する。
ル中継伝送システムに於いて、端局中継装置で同期信号
とともに高次群デイジタル信号中に付加された低速度の
打合せ信号、障害情報信号等のＯ／Ｈ（オーバヘツド）
ビツト信号を、中間中継局に於いて同期検出を行い、分
離する際の分岐回路に関する。
従来の技術 第２図に信号のフレーム構成例を、第３図に従来の回路
構成例をそれぞれ示す。
構成例をそれぞれ示す。
入力端子DATA INに入力されたＯ／Ｈビツトを含むデイ
ジタル中継信号は、入力クロックCLKによりフリツプフ
ロツプＦ／F 1からＦ／F Nで構成されるシフトレジスタ
に逐次保持される。フリツプフロツプＦ／F 1よりＦ／F
Nで構成されるシフトレジスタの各段の出力は同期検
出回路11に接続されるとともに、出力Ｑは出力用のフリ
ップフロップＦ／F 1′よりＦ／F N′のデータ入力端子
Ｄに接続される。
ジタル中継信号は、入力クロックCLKによりフリツプフ
ロツプＦ／F 1からＦ／F Nで構成されるシフトレジスタ
に逐次保持される。フリツプフロツプＦ／F 1よりＦ／F
Nで構成されるシフトレジスタの各段の出力は同期検
出回路11に接続されるとともに、出力Ｑは出力用のフリ
ップフロップＦ／F 1′よりＦ／F N′のデータ入力端子
Ｄに接続される。
フレーム同期確認後シフトレジスタ（Ｆ／F 1よりＦ／F
N）に保持されるデイジタル中継信号中Ｏ／H bitのみ
を、タイミング回路12より、供給されるタイミング信号
で出力用のフリップフロップＦ／F 1′よりＦ／F N′の
出力端子に送出する。
N）に保持されるデイジタル中継信号中Ｏ／H bitのみ
を、タイミング回路12より、供給されるタイミング信号
で出力用のフリップフロップＦ／F 1′よりＦ／F N′の
出力端子に送出する。
発明が解決しようとする問題点 しかしながら、上記の如き構成に於いては、出力用のフ
リップフロップの数が多く、消費電力が増加する欠点が
あった。
リップフロップの数が多く、消費電力が増加する欠点が
あった。
本発明は従来の技術に内在する上記欠点を解消する為に
なされたものであり、従つて本発明の目的は、デイジタ
ル中継信号中に同期信号とともに付加されたＯ／Ｈビツ
トを分岐する際に、出力用のゲートをできるだけ少なく
することにより、消費電力を減少させることができる新
規な分岐回路を提供することにある。
なされたものであり、従つて本発明の目的は、デイジタ
ル中継信号中に同期信号とともに付加されたＯ／Ｈビツ
トを分岐する際に、出力用のゲートをできるだけ少なく
することにより、消費電力を減少させることができる新
規な分岐回路を提供することにある。
問題点を解決するための手段 上記目的を達成する為に、本発明に係る分岐回路は、Ｏ
／Ｈビツト及び該Ｏ／Ｈビツトを分岐する為のフレーム
同期ビットを高次群ディジタル信号に交互に付加された
デイジタル中継信号を入力とするシフトレジスタと、入
力デイジタル中継信号のクロツク周波数と該クロツク周
波数より低速度のタイミング信号を入力としフレーム同
期信号の検出前は前記クロツク周波数を前記シフトレジ
スタのクロツクとして出力しフレーム同期信号の検出は
Ｏ／Ｈデータを前記シフトレジスタに保持した後に次の
フレーム同期信号の検出までの間前記低速度タイミング
信号を前記シフトレジスタのクロツクとして出力するク
ロツク選択回路とを具備して構成され、低速度タイミン
グ信号によりＯ／Ｈビツトをシフトレジスタ出力に送出
することを特徴とする。
／Ｈビツト及び該Ｏ／Ｈビツトを分岐する為のフレーム
同期ビットを高次群ディジタル信号に交互に付加された
デイジタル中継信号を入力とするシフトレジスタと、入
力デイジタル中継信号のクロツク周波数と該クロツク周
波数より低速度のタイミング信号を入力としフレーム同
期信号の検出前は前記クロツク周波数を前記シフトレジ
スタのクロツクとして出力しフレーム同期信号の検出は
Ｏ／Ｈデータを前記シフトレジスタに保持した後に次の
フレーム同期信号の検出までの間前記低速度タイミング
信号を前記シフトレジスタのクロツクとして出力するク
ロツク選択回路とを具備して構成され、低速度タイミン
グ信号によりＯ／Ｈビツトをシフトレジスタ出力に送出
することを特徴とする。
発明の実施例 次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図であ
る。
る。
Ｏ／Ｈビツト信号及びフレーム同期信号を含む第２図の
如きフレーム構成をもつデイジタル中継信号は、入力ク
ロツクにより、逐次フリツプフロツプＦ／F 1よりＦ／F
Nより構成されるシフトレジスタに保持される。シフト
レジスタの各段の出力は、同期検出回路11に接続さ
れ、フレーム同期信号の検出が行なわれる。
如きフレーム構成をもつデイジタル中継信号は、入力ク
ロツクにより、逐次フリツプフロツプＦ／F 1よりＦ／F
Nより構成されるシフトレジスタに保持される。シフト
レジスタの各段の出力は、同期検出回路11に接続さ
れ、フレーム同期信号の検出が行なわれる。
フレーム同期信号が検出された後には、シフトレジスタ
にＯ／Ｈビツト情報が保持された後、ゲートにより構成
される選択回路14により、シフトレジスタに供給される
クロツクをタイミング回路12より供給される低速度のク
ロックに切換え、次のフレーム同期ビットがフリツプフ
ロツプＦ／F 1のデータ端子Ｄに入力する前にＯ／Ｈビ
ット情報をDATA出力端子に送出する。
にＯ／Ｈビツト情報が保持された後、ゲートにより構成
される選択回路14により、シフトレジスタに供給される
クロツクをタイミング回路12より供給される低速度のク
ロックに切換え、次のフレーム同期ビットがフリツプフ
ロツプＦ／F 1のデータ端子Ｄに入力する前にＯ／Ｈビ
ット情報をDATA出力端子に送出する。
上記動作のタイミングチャートを第４図に示す。
Ｏ／ＨビツトをDATA出力に送出した後、各シフトレジス
タのフリツプフロツプのクロツク入力に加えられている
信号を再び、デイジタル中継信号のクロツクに切換えフ
レーム同期信号の確認を行う。
タのフリツプフロツプのクロツク入力に加えられている
信号を再び、デイジタル中継信号のクロツクに切換えフ
レーム同期信号の確認を行う。
発明の効果 本発明に基づく回路構成によれば、デイジタル中継信号
中のＯ／Ｈビツトを分岐する際に、出力用のゲートの数
を減少する事が可能であり、比較的低消費電力の回路を
実現することができる。
中のＯ／Ｈビツトを分岐する際に、出力用のゲートの数
を減少する事が可能であり、比較的低消費電力の回路を
実現することができる。
第１図は本発明の一実施例を示すブロツク構成図、第２
図は信号のフレーム構成例を示す図、第３図は従来にお
けるこの種の回路のブロック図、第４図は本発明の動作
を示すタイミングチャートである。 Ｆ／F 1〜Ｆ／F N,F／F 1′〜Ｆ／F N′……フリツプフ
ロツプ、11……同期検出回路、12……タイミング回路、
13……同期保護回路、14……選択回路
図は信号のフレーム構成例を示す図、第３図は従来にお
けるこの種の回路のブロック図、第４図は本発明の動作
を示すタイミングチャートである。 Ｆ／F 1〜Ｆ／F N,F／F 1′〜Ｆ／F N′……フリツプフ
ロツプ、11……同期検出回路、12……タイミング回路、
13……同期保護回路、14……選択回路
Claims (1)
- 【請求項１】Ｏ／Ｈビット及び該Ｏ／Ｈビットを分岐す
る為のフレーム同期ビットを高次群ディジタル信号に交
互に付加されたディジタル中継信号を入力とするシフト
レジスタと、入力ディジタル中継信号のクロック周波数
と該クロック周波数より低速度のタイミング信号を入力
とし前記フレーム同期信号の検出前は前記クロック周波
数を前記シフトレジスタのクロックとして出力し前記フ
レーム同期信号の検出後はＯ／Ｈデータを前記シフトレ
ジスタに保持した後に次のフレーム同期信号の検出まで
の間前記低速度タイミング信号を前記シフトレジスタの
クロックとして出力するクロック選択回路とを具備し、
低速度タイミング信号によりＯ／Ｈビットをシフトレジ
スタ出力に送出することを特徴とした分岐回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1574785A JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1574785A JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61174857A JPS61174857A (ja) | 1986-08-06 |
| JPH0666749B2 true JPH0666749B2 (ja) | 1994-08-24 |
Family
ID=11897356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1574785A Expired - Lifetime JPH0666749B2 (ja) | 1985-01-30 | 1985-01-30 | 分岐回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666749B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008115272A (ja) | 2006-11-04 | 2008-05-22 | Nitto Denko Corp | 熱剥離性両面粘着シート及び被加工体の加工方法 |
| JP2009064975A (ja) | 2007-09-06 | 2009-03-26 | Nitto Denko Corp | ダイシング用粘着シート及びダイシング方法 |
| JP5087372B2 (ja) | 2007-11-19 | 2012-12-05 | 日東電工株式会社 | 樹脂積層体、粘着シート、該粘着シートを用いた被着体の加工方法、及びその剥離装置 |
| JP2012149182A (ja) | 2011-01-19 | 2012-08-09 | Nitto Denko Corp | 両面粘着テープ又はシート、および被着体の加工方法 |
| JP2012149181A (ja) | 2011-01-19 | 2012-08-09 | Nitto Denko Corp | 両面粘着テープ又はシート、および被着体の加工方法 |
| JP5689336B2 (ja) | 2011-03-03 | 2015-03-25 | 日東電工株式会社 | 加熱剥離型粘着シート |
| EP2733728A1 (en) | 2011-07-15 | 2014-05-21 | Nitto Denko Corporation | Method for manufacturing electronic component and adhesive sheet used in method for manufacturing electronic component |
-
1985
- 1985-01-30 JP JP1574785A patent/JPH0666749B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61174857A (ja) | 1986-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU602397B2 (en) | Switching network | |
| KR960003177A (ko) | 셀프-타임 통신 인터페이스와 디지탈 데이타 전송 방법 | |
| GB1138609A (en) | Improvements relating to the handling of digital information signals | |
| JPH0666749B2 (ja) | 分岐回路 | |
| US4034404A (en) | Signal combining system for binary pulse signals | |
| JPS6376640A (ja) | 調歩同期信号受信回路 | |
| JP2973873B2 (ja) | フレーム同期回路 | |
| CA1322032C (en) | Serial data handling circuit | |
| KR100204062B1 (ko) | 저속 데이타 프레임 위상 정렬기 | |
| JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
| JPS6281142A (ja) | 位相同期回路 | |
| JPH0410263B2 (ja) | ||
| KR200252280Y1 (ko) | 지터 억제용 갭트 클럭 발생기 | |
| JP2734401B2 (ja) | データ多重回路 | |
| JPH02164147A (ja) | 副信号発生方式 | |
| JPH01309447A (ja) | 単線同期式通信方式 | |
| JPS5739639A (en) | Delay type phase correction system | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPH1127250A (ja) | ビット同期装置 | |
| JPS62146029A (ja) | Ｐｃｍデ−タ多重変換装置の同期回路 | |
| JPS62196939A (ja) | 同期信号のデイジタル多重伝送方式 | |
| JPS60235557A (ja) | ル−プ式伝送路間接続方式 | |
| JPH04156733A (ja) | 重畳信号分離回路 | |
| JPH084264B2 (ja) | 信号伝送方式 | |
| JPH01835A (ja) | フレーム同期装置 |