JPS58137206A - インダクタンス素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は配線基板上に配されるインダクタンス素子と
してｔｒ属なもの！提供せんとするものである。

従来回路配線用のインダクタンス素子としては。

一般には５１１図に示す１５Ｋ例えばＩＩＪｉｉＩ性で
７ランジ【有するボビン（１）に導１１（２）がａｍさ
れたものが用いられる。

そして例えば菖２図の等価回路に示すようなインダクタ
ンス素子（３）及び（４）とコンデンサ（５）とからな
るフィルタな構成する場合には第３図のよ５に構成され
る。

すなわち誘電体絶縁基ＩＩ　（９）の表両及び裏面に調
整軸が被着形成されることＫよりコンデンサが形成され
る。そして、この基板（９）上ＫＩＩＫ示すようにボビ
ンに導線が巻回された＝イルミυ及びａｌが貼着され、
そのコイルのαυ及びｎのそれぞれの端子がコンデンサ
に対して接続されるとともＫｊｌｌｌ子（６）（７５＜
８’＋がそれぞれ導出されるようＫなされている。

端子＜４）＜４＞　＜ｔｉ）は第２図の等価回路の端子
（６）（７）　（８）に対応するものである。

この１５なＬＣフィルタな多数接続して例えばはしご形
回路な構成する場合、鴎路構成の実装としては第４図の
ようになる。すなわちそれぞれ鋼ｌｉｍｅが表裏に被着
されてフンテン１１−形成する複数の基板（１：Ｉ　（
１４）　（ｉｓ−が図に示すように平行に積み重ねられ
るように並べられるものである。この場合に、積み重ね
られるように並べられるときの基板と基板の距＠ｄは、
各基板昧ｓ　Ｑ４１　ｕｉ　ａ・上にコイル昧η舖、ａ
９ｃｉ！Ｉｊ、　（２ｍ）ｆＪ、（２）（至）がそれぞ
れ設けられているため限定されており、かなりのスペー
スな余分に必要としていたのである。

しかも実緻上ポビンに導ｌｉＩを巻回して構成するコイ
ルは、その４Ｉ−に非常に手間がかかるものとなるとい
う欠点もあった。

この尭明は以上のような従来の、線材ｔボビンに巻回す
ること虻１９構成するコイルの欠点ｔ’簡単に除去でき
るよ５Ｋした新規なインダクタンス累子七＊＠Ｌ工うと
するものである。

以下この尭−によるインダクタンス素子の一例を：、１
ＩＩｓ図以下な参照しながら説明しよう。

図の例にνいてはインダクタンス素子としてフレキシブ
ル基４１を用いて次のよ５に構成する。すなわち先ｆ１
ｇ５ｗＪｒｃ不すように、フレキシブル基板（ハ）の上
Ｋ１１ｌｌｉｖ４に１つジグザグ状のパターン替わｔ形
成する。そしてこのジグザグ状のパターン（２）の一端
、４ｉ！４１工り端子＠＠ゼ導出しておく。さらにこの
ジグザグ状のパターン（Ｉｌｏの４Ｎ１４ｆｋ＠鄭分は
切断しないように−の砿−で示すようにこのフレキシブ
ル基板（２）に僅値の切り込み翰を入れる・そして第６
ｒＩＡＫ示すようＫこの１数の切り込み＆）を境にして
フレキシブル基板＠【交互に上と下に分ける。つまりジ
グザグ状の鋼箔（ハ）が一本俸に交互に一面に対して上
下になるようにされる。そしてこの交互に上下されて空
いた空間に例えばフェライトからなる偏平コア６υを挿
入する。こうして、フェライトコアＧυに導電−が巻か
れたのと同様の状態となり、簡単にインダクタンス素子
が形成できる。しかもこの場合、フェライトコアｃ１１
の厚みの分が若干あるもののインダクタンス素子として
非常に偏平で薄渥のものができる。したがって纂２図の
等価回路に示すよ５なＬＣフィルタを作る場合にはｇ７
ｔａＫ示すように＃述のように表面及び裏面に銅箔が被
着されてコンデンサか帝壷が形成される一電体基板（９
）に、以上述べたインダクタンス素子ｕ３（至）を絶縁
材を介して被着することにより、非常に薄層のものが実
現で愈ることになる。

以上の例はフレキシブル基＊ｃ２５１上に鋼箔（ハ）を
ジグザグなパターンに配置するようにした場合であるが
、このようにジグザグパターンとすることなく、菖８１
１１において斜＊１−付して示すように銅箔−を−面上
に被着しておきこの鋼箔（至）に切り込み灸な入れ、こ
れＫよって一面のｆＩ！４箔（２）をジグザグにするよ
うｋしてもよい。

以上のような例のインダクタンス素子はＱは高いが、比
験的インダクタンス値は小さめ。インダクタンス値を上
げるには次のようにすればよい。

すなわち、５１１９図がその例で基板（至）の銅箔（２
）によるジグザグの導電パターンに挿入されたフェライ
トコア６１を挟み、かつ、図のようにフェライトコア輛
及び（至）をコア、６υとはそれぞれ空Ｉ！ＩＣ！＠及
び６Ｄを形成するように設ける。この場合、コア６υの
ジグダグの導電パターンへの挿入方向の端部において、
コア（至）（至）とこのコア６１が接合される。

このようなサンドインチ構造とすれば、インダクタンス
値が大きくなるだけでなく、−東の外部との１弊にもな
る。

なお、纂ｓｇの例はコアＧυの両面に、フェライトコア
ー（至）を設けてサンドインチ構造にした場合であるが
、コア４３１の一面ＩＩＩＫのみフェライトコアｖ９け
るようにしてもインダクタンス値の上昇という目的はｉ
Ａ現できる。

以上の例は偏平；アロ０なジグザグパター７１１１人し
た一億のインダクタンス素子の場合であるが、次の１５
にすれば他憾のインダクタンス素子４ｈ実現が可能であ
る。

すなわち、！　１０　ａｉＩはその一例を示すもので、
菖５ｖＡのフレキシブル基板（ハ）のそれぞれジグザグ
の部分ψ）ｔ１図に示すように、なみ形にするとともに
そのなみ形が切れｌ−を介した−りの南泊部分とは交互
になるように成形する。そして、このなみ形の部分に図
の例ではＥ形のコア＠を切れ目０１Ｊｒ介して隣り合う
ジグザグの４１１Ｅ体部分が互いに上下になるとともに
各一本の鋼箔部分においてＥ形コア■の′？！ｒ４の脚
（３１８Ａ）（３８Ｂ）（３８０）　Ｋ交互に上下にな
４ように挿入するものである。そしてこの場合、Ｅ形コ
ア關の他貴は１ｍｊ図に示すように■形コア關と接合さ
れ、日の字形のインダクタンス素子が構成されるもので
ある。

このＥ形＝アｅａｖジグザグ導電パターンに挿入したと
きは３憾となる。つまり、嬉１１１１１ａＣ示すよ５に
、Ｅ形コア（至）の３本の脚（３８人）（３８Ｂ）（３
８Ｃ）を過る磁路の方向は、鋼箔部分ｔ−流れる電流の
向自が図の実線で示すようなものであるときは、脚（３
８Ａ）（３８Ｂ）（３８Ｃ）忙おいて互いに対向する向
暑となるものである。

さらＫ、次のようにしてトランスも容易に構成すること
ができる。

すなわち、第５図に示したような７レキシプル轟１［１
４Ｇ（４１）１２枚用意し、１１１１２図に示すように
基１［■軸υのそれぞれの端子部分が互いに別方向とな
るよ５に重ねる。そして両者のジグずグの導電パターン
部分を同じ位置となし、篤１２図、總１３１１に示すよ
うに両方のジグザグの導電パターンが、それぞれが破巌
で示す切り込み（ロ）を境にして交互に上下になるよう
にして、これらに４偏平のフェライトコア（４１ｖ１備
挿入する。つまり、２秋のフレキシブル基板ＷＪ＠υの
切り込み（６）が互いに同じ位置となるように重ね会わ
せる。このようにするとジグザダバターンの部分におい
て互−の３枚のフレキシブル基板−ｍｌ）上の鋼箔＠４
−は夏−に重なり會５よさになり、その重なり合った状
態のものをそれぞれ２枚ずつ切り込み一會介して隣り会
うものが上下になるように構成するものである。

このようにすれば一方の７レキシプｋｌｊａ龜−上の銅
ｌＩ−からなるインダクタンス素子と、他方の７し今シ
プル基板＠珍上に設けられた銅ｉ−からな番インダクＩ
ンス素子は亙いに＝７【介して納会Ｌトランスが実現さ
れるわけである。

以上述べたようにこの発Ｉ！ｊによれば非常ｅｃ＊ｓ＋
のインダクタンス素子が実現で亀、しかも４Ｉ龜−工１
が全く必要のなｉものが実現で自るものであゐ、したが
って冒頭で述べたようなインメタタン１ス嵩子と；ンデ
ンナからなるフィル−七はしご影回路としてＩＩ成する
場合に、謳２閣の等−１路に示すようなものｖＩｌ歇重
ねて１１４−に示すように配列するとき、互いの基板間
の距＃Ｉｉを非常に近くする仁とができ、実懺＊にをか
なり上けることがで龜る。そして、−のｕＩ！素子−分
をそのＱ−たスペースに配することがで自るから構成を
非常に小部にする仁とが可能になるものである。

鵞た、巻−機が従来のよ５に必要ではないので鑑み立て
、製造が非常に容易になるという駒点もある。

さらに、７レキシプル！Ｉ［ｔ’用いることなく他の鋼
ｍｓｔ料を用いることもできる。すなわち、その場合に
は、予めコアに対して上下となるべき部分を裂押しなど
により＊形しておく１５にすればよい。なお、さらに空
石のインダクタンス素子も、もちろん構成することがで
きる。つまりフェライトコアの代わりに非導電物質ｔフ
レキシブル基板により構成されるインダクタンス素子に
挿入するよ５にすればよい。

【図面の簡単な説明】

籐１図は従来のインダクタンス素子の一例の構成【示す
図　５１１２図はこのインダクタンス素子上用いた回路
の一例の等１ＩｉＶＡＩＩ図、第３園は仁の等１ｉｆｌ
ｉ−路な実機した構成を示す図、菖４図は第２図の等＊
−路なさらに発展させ、はしご形回路とした場合の実際
の構成を示す図、第５図及び第６図はこの発明によるイ
ンダクタンス素子の構成の一例な説明するための図、萬
７図はこの発＠による素子によって第２図の等備回路を
実現した構成の一例を示す図、第８図はこの発明の他の
例の構成Ｖ説−するための図、第９図は仁の発−の改嵐
例を示す図、亀１０図はこの発明のさらに他の例を説明
するための図、ｌ５１１図は第１０　Ｆｇの説明に供す
る図、＠１２図及び第１３図は仁の発明なトランスに応
用した場合の一例の構造を説明するための図である。 （ハ）は薄い７レキシプル基板、（２）は銅箔、匈はジ
グザグの導電パターン、（７）は１枦＠に設けられる切
り込み、３υはコアである。 第８図

Claims (1)

【特許請求の範囲】
1. 薄いｊ８縁板上ｍ１ｌｌｉ体が形成されるとと−に上記
   絶縁板に複数の＃１ぼ平行な切り込みが設けられ、この
   複数のほぼ平行な切り込みによって上記導電体からなる
   ジグザグのパターンが形成され、上記切り込みにより分
   離された上記ジグザグの導電体部分が一面に対して交互
   に上、下になる１５Ｋして構成されたインダクタンス素
   子。