JPS6373606A - 厚膜インダクタの製造方法 - Google Patents
厚膜インダクタの製造方法Info
- Publication number
- JPS6373606A JPS6373606A JP21733186A JP21733186A JPS6373606A JP S6373606 A JPS6373606 A JP S6373606A JP 21733186 A JP21733186 A JP 21733186A JP 21733186 A JP21733186 A JP 21733186A JP S6373606 A JPS6373606 A JP S6373606A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- pattern
- spiral
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229910010272 inorganic material Inorganic materials 0.000 abstract description 2
- 239000011147 inorganic material Substances 0.000 abstract description 2
- 238000003698 laser cutting Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
専有面積が小さくかつインダクタンスの大きな厚膜イン
ダクタを得るため、基板上にあらかじめ形成した導体層
をレーザにて切削しその上に誘電体層を形成し、さらに
その上に同様のレーザにて切削した導体パターンを形成
し、これを繰り返して複数層積層して形成した厚膜イン
ダクタである。
ダクタを得るため、基板上にあらかじめ形成した導体層
をレーザにて切削しその上に誘電体層を形成し、さらに
その上に同様のレーザにて切削した導体パターンを形成
し、これを繰り返して複数層積層して形成した厚膜イン
ダクタである。
本発明は、厚膜形成法により基板上に複数層積層してな
る厚膜インダクタ （インダクタンスを導入する目的で
用いられるコイル等の巻線）を製造する方法に関する。
る厚膜インダクタ （インダクタンスを導入する目的で
用いられるコイル等の巻線）を製造する方法に関する。
厚膜形成法により基板上に厚膜インダクタを形成するに
は、従来は、第５図に示すように、厚膜インダクタのパ
ターンＰをスクリーンマスク（図示せず）にて基板上に
印刷して形成していた。
は、従来は、第５図に示すように、厚膜インダクタのパ
ターンＰをスクリーンマスク（図示せず）にて基板上に
印刷して形成していた。
上記のような従来の方法によると、通常の厚膜でスクリ
ーン印刷の可能なパターン幅は約０．１５〜０．２籠で
あり、インダクタを形成する場合においてもこれがパタ
ーン幅として限界であり、そのインダクタンスにも限界
があった。そこで、本発明では、混成集積回路に対する
小型、高密度化の要求にともなって、専有面積が小さく
かつインダクタンスの大きな厚膜インダクタを得ること
を目的とする。
ーン印刷の可能なパターン幅は約０．１５〜０．２籠で
あり、インダクタを形成する場合においてもこれがパタ
ーン幅として限界であり、そのインダクタンスにも限界
があった。そこで、本発明では、混成集積回路に対する
小型、高密度化の要求にともなって、専有面積が小さく
かつインダクタンスの大きな厚膜インダクタを得ること
を目的とする。
本発明によると、基板上に導体層を形成し、該導体層を
レーザにて切削し渦巻状の導体パターンを形成し、その
上に誘電体層を形成し、該誘電体層の上に再び導体層を
形成し、該導体層をレーザにて切削し渦巻状の導体パタ
ーンを形成し、このような工程を繰り返して複数層積層
するとともに各層の渦巻状導体パターンの端部を順次接
続するようしたことを特徴とする厚膜インダクタの製造
方法が提供される。
レーザにて切削し渦巻状の導体パターンを形成し、その
上に誘電体層を形成し、該誘電体層の上に再び導体層を
形成し、該導体層をレーザにて切削し渦巻状の導体パタ
ーンを形成し、このような工程を繰り返して複数層積層
するとともに各層の渦巻状導体パターンの端部を順次接
続するようしたことを特徴とする厚膜インダクタの製造
方法が提供される。
本発明では、基板上にあらかじめ形成した導体層をレー
ザにて切削しているので、渦巻状のパターン幅を大幅に
小さくなり、しかも複数層に積層５ているので、単位面
積あたりのインダクタンスの大きな厚膜インダクタが得
られる。
ザにて切削しているので、渦巻状のパターン幅を大幅に
小さくなり、しかも複数層に積層５ているので、単位面
積あたりのインダクタンスの大きな厚膜インダクタが得
られる。
以下、第１図〜第４図を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
第１図は本発明の厚膜インダクタの製造方法による各工
程、第２図は導体パターン、第３図は本発明の厚膜イン
ダクタの形成過程における断面図、第４図は各層間の導
体パターンの接続状態を示したものである。先ず最初、
第１図（ａ）に示すように、セラミック等の無機質から
なる基板１上に比較的広面積の導体層２を形成する。こ
の導体層２の形成は周知の方法により、例えばスクリー
ン印刷により行ない、印刷後焼成により行う。次に、第
１図（ｂ）に示すように、導体Ｎ２上にレーザ光線を照
射することにより、第２図に示すような渦巻き状の導体
パターン３を形成する。この導体パターン３は円形の渦
巻形状であってもよいことは勿論である。４はレーザで
切削された部分を示す。渦巻き状の導体パターン３の始
端部は導体のランド部分５として、また終端部は導体の
ビア部分６として残しておく。次に、第１図（Ｃ）に示
すように、渦巻き状の導体パターン３上にガラス材等よ
りなる誘電体層７を形成する。その際適当なマスク等を
用いることにより導体ランド部分５及び導体ビア部分６
上には誘電体層７を形成しないで開けておく。第１図（
ｄ）では、誘電体層７上に再度比較的広面積の２次導体
層１２を形成する。この２次導体層１２の形成は前記の
１次導体層２の形成と同様な方法で形成することができ
る。
程、第２図は導体パターン、第３図は本発明の厚膜イン
ダクタの形成過程における断面図、第４図は各層間の導
体パターンの接続状態を示したものである。先ず最初、
第１図（ａ）に示すように、セラミック等の無機質から
なる基板１上に比較的広面積の導体層２を形成する。こ
の導体層２の形成は周知の方法により、例えばスクリー
ン印刷により行ない、印刷後焼成により行う。次に、第
１図（ｂ）に示すように、導体Ｎ２上にレーザ光線を照
射することにより、第２図に示すような渦巻き状の導体
パターン３を形成する。この導体パターン３は円形の渦
巻形状であってもよいことは勿論である。４はレーザで
切削された部分を示す。渦巻き状の導体パターン３の始
端部は導体のランド部分５として、また終端部は導体の
ビア部分６として残しておく。次に、第１図（Ｃ）に示
すように、渦巻き状の導体パターン３上にガラス材等よ
りなる誘電体層７を形成する。その際適当なマスク等を
用いることにより導体ランド部分５及び導体ビア部分６
上には誘電体層７を形成しないで開けておく。第１図（
ｄ）では、誘電体層７上に再度比較的広面積の２次導体
層１２を形成する。この２次導体層１２の形成は前記の
１次導体層２の形成と同様な方法で形成することができ
る。
その際、誘電体層７の中央部が開いているので、２次導
体層１２の中央部が１次導体層２の導体ビア部分６に接
続される（第３図参照）、ついで、この２次導体層１２
上にレーザ光線を照射することにより、前記と同様な渦
巻き状の２次導体パターン１３を形成する。その際、こ
の２次導体パターン１３の内端が導体ビア部分６を介し
て１次導体パターン３の内端に接続するようにする０次
にこの２次導体パターン１３上に２次誘電体層１７を形
成する。この場合において、２次導体パターン１３の外
端部分１６の２次誘電体層１７を開いておく。これは、
次の３次導体パターン２３ （第４図）の外端と接続す
るためである。このような工程を繰り返して複数層（通
常４〜５層）積層するとともに各層の渦巻状導体パター
ン３ 、１３．２３゜・・・の端部を第４図に示すよう
に導体ビア部分６゜１６ 、２６ 、・・・を介して順
次接続することにより本発明の厚膜インダクタを製造す
ることができる。
体層１２の中央部が１次導体層２の導体ビア部分６に接
続される（第３図参照）、ついで、この２次導体層１２
上にレーザ光線を照射することにより、前記と同様な渦
巻き状の２次導体パターン１３を形成する。その際、こ
の２次導体パターン１３の内端が導体ビア部分６を介し
て１次導体パターン３の内端に接続するようにする０次
にこの２次導体パターン１３上に２次誘電体層１７を形
成する。この場合において、２次導体パターン１３の外
端部分１６の２次誘電体層１７を開いておく。これは、
次の３次導体パターン２３ （第４図）の外端と接続す
るためである。このような工程を繰り返して複数層（通
常４〜５層）積層するとともに各層の渦巻状導体パター
ン３ 、１３．２３゜・・・の端部を第４図に示すよう
に導体ビア部分６゜１６ 、２６ 、・・・を介して順
次接続することにより本発明の厚膜インダクタを製造す
ることができる。
本発明によると、基板上にあらかじめ形成した導体層を
レーザにて切削しているので、渦巻状のパターン幅を大
幅に小さくすることができ、しかも複数層に積層してい
るので、単位面積あたりインダクタンスの大きな厚膜イ
ンダクタを得ることができ、構成集積回路の小型化、高
密度化を実現することができる。
レーザにて切削しているので、渦巻状のパターン幅を大
幅に小さくすることができ、しかも複数層に積層してい
るので、単位面積あたりインダクタンスの大きな厚膜イ
ンダクタを得ることができ、構成集積回路の小型化、高
密度化を実現することができる。
第１図は本発明の厚膜インダクタの製造方法による各工
程を示す図、第２図は導体パターンの平面図、第３図は
本発明の厚膜インダクタの形成過程における断面図、第
４図は各層間の導体パターンの接続状態を示した図、第
５図は従来の厚膜インダクタの製造方法を説明するため
の図である。 ■・・・基板、 ２・・・導体層、３・・
・渦巻き状導体パターン、 ４・・・レーザ切削部分、 ５・・・導体ランド部、６
・・・ビア部、 １２・・・２次導体層、１３
・・・２次導体パターン。
程を示す図、第２図は導体パターンの平面図、第３図は
本発明の厚膜インダクタの形成過程における断面図、第
４図は各層間の導体パターンの接続状態を示した図、第
５図は従来の厚膜インダクタの製造方法を説明するため
の図である。 ■・・・基板、 ２・・・導体層、３・・
・渦巻き状導体パターン、 ４・・・レーザ切削部分、 ５・・・導体ランド部、６
・・・ビア部、 １２・・・２次導体層、１３
・・・２次導体パターン。
Claims (1)
- １、基板（１）上に導体層（２）を形成し、該導体層を
レーザにて切削し渦巻状の導体パターン（３）を形成し
、その上に誘電体層（７）を形成し、該誘電体層の上に
再び導体層（１２）を形成し、該導体層をレーザにて切
削し渦巻状の導体パターン（１３）を形成し、このよう
な工程を繰り返して複数層積層するとともに各層の渦巻
状導体パターンの端部を順次接続するようしたことを特
徴とする厚膜インダクタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733186A JPS6373606A (ja) | 1986-09-17 | 1986-09-17 | 厚膜インダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21733186A JPS6373606A (ja) | 1986-09-17 | 1986-09-17 | 厚膜インダクタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6373606A true JPS6373606A (ja) | 1988-04-04 |
Family
ID=16702503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21733186A Pending JPS6373606A (ja) | 1986-09-17 | 1986-09-17 | 厚膜インダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6373606A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189103A (ja) * | 1988-01-22 | 1989-07-28 | Matsushita Electric Ind Co Ltd | 小型コイル |
| JPH0620842A (ja) * | 1992-01-21 | 1994-01-28 | Dale Electronics Inc | レーザ加工された電気部品 |
| EP0905720A1 (en) * | 1997-09-17 | 1999-03-31 | Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| EP1085538A1 (en) * | 1999-09-14 | 2001-03-21 | Murata Manufacturing Co., Ltd. | Inductor |
| US6317965B1 (en) * | 1997-06-10 | 2001-11-20 | Fuji Electric Co., Ltd. | Noise-cut filter for power converter |
-
1986
- 1986-09-17 JP JP21733186A patent/JPS6373606A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01189103A (ja) * | 1988-01-22 | 1989-07-28 | Matsushita Electric Ind Co Ltd | 小型コイル |
| JPH0620842A (ja) * | 1992-01-21 | 1994-01-28 | Dale Electronics Inc | レーザ加工された電気部品 |
| US6317965B1 (en) * | 1997-06-10 | 2001-11-20 | Fuji Electric Co., Ltd. | Noise-cut filter for power converter |
| EP0905720A1 (en) * | 1997-09-17 | 1999-03-31 | Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| US6201215B1 (en) | 1997-09-17 | 2001-03-13 | Vishay Dale Electronics, Inc. | Method of making a thick film low value high frequency inductor |
| US6215387B1 (en) * | 1997-09-17 | 2001-04-10 | Vishay Dale Electronics, Inc. | Thick film low value high frequency inductor |
| US6294756B1 (en) | 1997-09-17 | 2001-09-25 | Vishay Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| US6391526B1 (en) | 1997-09-17 | 2002-05-21 | Vishay Dale Electronics, Inc. | Thick film low value high frequency inductor, and method of making the same |
| EP1085538A1 (en) * | 1999-09-14 | 2001-03-21 | Murata Manufacturing Co., Ltd. | Inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| EP1067568B1 (en) | Lamination type coil component and method of producing the same | |
| JPH10172831A (ja) | 積層型インダクタ | |
| KR19990072351A (ko) | 적층전자부품및그제조방법 | |
| JPH0258813A (ja) | 積層型インダクタ | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JP2002319519A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPS6373606A (ja) | 厚膜インダクタの製造方法 | |
| JPH1012455A (ja) | 積層型コイル部品とその製造方法 | |
| JP2807135B2 (ja) | 積層セラミックインダクタの製造方法 | |
| JPH07201569A (ja) | 積層型電子部品及びその製造方法 | |
| JPS5924534B2 (ja) | 積層複合部品 | |
| JP3786243B2 (ja) | 積層電子部品の製造方法 | |
| JPH11354326A (ja) | 積層型インダクタ、及びその製造方法 | |
| JP2561643B2 (ja) | セラミック電子部品用グリーンシートのレーザ加工法および積層セラミック電子部品の製造方法 | |
| KR100243360B1 (ko) | 적층세라믹트랜스포머의제조방법 | |
| JPS60106114A (ja) | インダクタの製造方法 | |
| JPH0611320U (ja) | チップインダクタ | |
| JPS6346566B2 (ja) | ||
| JP2003338410A (ja) | 積層インダクタ | |
| JPH0555067A (ja) | 積層セラミツクインダクタの製造方法 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2001167929A (ja) | 積層チップ部品及びその製造方法 | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 |