JPH0438122A - 電源装置のコンデンサ電荷放電回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電源装置におけるコンデンサ電荷放電回路に
関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば以下に示
すようなものがあった。

第２図は、かかる従来の電源装置の回路図である。

この図において、抵抗ｌと抵抗２の直列回路と、抵抗３
と抵抗４の直列回路、及びダイオード５と抵抗６とコン
デンサ７との直列回路とがそれぞれｔ＃端子ａ、ｂ間に
並列に接続されており、抵抗１と抵抗２とで分圧された
ｔＦｉ：は、コンパレータ１１の非反転入力端子午に、
抵抗３と抵抗４とで分圧された電圧は、コンパレータ９
の非反転入力端子午にそれぞれ印加される。コンデンサ
７のｔａ側にはコンパレータ９の反転入力端子−が接続
され、コンパレータ１１の反転入力端子−は端子ｅに接
続され、その端子ｅには電圧２．５■が印加される。コ
ンパレータ９の非反転入力端子午と、コンパレータ９の
出力側間には抵抗８が接続され、コンパレータ９がオン
するとその状態を保持する。

コンパレータ１１の非反転入力端子子とコンパレータ１
１の出力端子間には抵抗１６とダイオード１７の直列回
路が接続され、コンパレータ１１がオンするとその状態
を保持する。コンデンサ７の電源側とコンパレータ１１
の出力側間には抵抗１０が接続される。

また、ダイオード５と抵抗６間と端子Ｃに接続される配
線とコンパレータ９の出力側間には、ダイオード１２と
リレー１３とが並列に接続される。そのリレー１３が駆
動されると出力接点ｒｌが動作し、負荷１８にｔ源電圧
１２Ｖが印加される。

以下、この回路の動作について説明する。

まず、ｉｉ源端子ａＯｔｆＡ側に設けられる入力用スイ
ッチ（図示なし）が投入されると、コンデンサ７に電荷
が徐々に蓄積され、コンパレータ９の反転入力端子−の
電位は徐々に上昇し、抵抗３と抵抗４とで分圧されたコ
ンパレータ９の非反転入力端子＋の電圧より大きくなる
と、コンパレータ９はオンし、リレー１３が駆動される
。すると出力接点ｒｅが動作し、負荷１８に１ｔｓ電圧
１２Ｖが印加される。このように、入力用スイッチの投
入後、所定時間遅延して、負荷１８に電８７４圧１２Ｖ
を印加するようにしている。

これは、負荷として、マイクロコンピュータが接続され
るような場合、確実にリセットをかけた後に電ｓ’ｔｘ
圧を印加する必要があるためである。

次に、電′ｓｔ圧が低下すると、抵抗１と抵抗２とで分
圧される電圧も低下することになり、コンパレータ１１
の非反転入力端子子の電位がコンパレータ１１の反転入
力端子−の電位（２，５Ｖ）より下がると、コンパレー
タ１１はオンして端子ｄにて電源電圧の低下を検出する
ことができる。

（発明が解決しようとする課題） しかしながら、上記した従来のように、電源の入力用ス
イッチをオンした後、１〜２秒の出力遅延時間を必要と
するｔ源回路で、入力用スイッチをオフ後、すくにオン
にした場合には、コンデンサ７の放電には時間がかかる
ため、コンデンサ７の電荷が十分に放電されない、つま
り、電荷がたまっている状態で、再度、コンデンサ７に
充電が行われることになり、電源投入とリレーの駆動間
の遅延時間が短（なり、所定の遅延時間を得ることがで
きなくなる。

本発明は、上記問題点を除去し、ｔ′ｓのオフ後、再投
入しても、確実に所定時間後に、負荷にｔａ雷電圧供給
することができるｔａ装置のコンデンサ電荷放電回路を
提供することを目的とする。

（課題を解決するための手段） 本発明は、上記目的を達成するために、％を源装置のコ
ンデンサ電荷放電回路において、電源の入力用スイッチ
と、該入力用スイッチの投入後、所定時間遅延後、リレ
ーを駆動する、抵抗とコンデンサの直列回路の該コンデ
ンサのｔｌｆｆ側に接続される反転入力端子を具備する
第１のコンパレータと、！＃の第１の電位への低下によ
り動作する第２のコンパレータと、前記第１の電位より
低い第２の電位への［＃の低下を検出する第３のコンパ
レータと、前記コンデンサのｔａ、側と前記第２のコン
パレータの出力側間に接続されるダイオードと、前記第
２及び第３のコンパレータの反転入力端子に接続される
遅延回路とを設けるようにしたものである。

（作用） 本発明によれば、第１図に示すように、ｔｆｌの入力用
スイッチがオフされると、第２のコンパレータ３３の非
反転入力端子＋の低い第１の電位（前記第２の電位より
は高い）が端子ｅから遅延回路を介して印加されている
電圧が印加される反転入力端子−の電位より低くなり、
第２のコンパレータ３３をオンする。従って、入力用ス
イッチがオフされたら、すぐにコンデンサ２８に蓄積さ
れた電荷は、ダイオード３４及び第２のコンパレータ３
３を介して放電されることになり、電源の入力用スイッ
チが再度オンされても、その時点ではコンデンサ２８に
は！荷はたまっておらず、電源の入力用スイッチのオン
から正確に所定時間遅延後、負荷５０に電源を供給する
ことができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示す電源装置の回路図である
。

この図に示すように、抵抗２１と抵抗２２と抵抗２３の
直列回路と、抵抗２４と抵抗２５の直列回路、及びダイ
オード２６と抵抗２７とコンデンサ２８との直列回路と
がそれぞれ電ｓ８＠子ａ、ｂ間に並列に接続されており
、ｔａ端子ａ、ｂ間には電圧１２Ｖが印加される。抵抗
２１と抵抗２２及び２３とで分圧された電圧は、第２の
コンパレータ３３の非反転入力端子子に、抵抗２１及び
抵抗２２と抵抗２３とで分圧された電圧は、第３のコン
パレータ３２の非反転入力端子子に、抵抗２４と抵抗２
５とで分圧された電圧は第１のコンパレータ３０の非反
転入力端子子にそれぞれ印加される。コンデンサ２８の
電源側には第１のコンパレータ３０の反転入力端子−が
接続される。端子ｅには電圧２．５■が印加され、抵抗
３９とコンデンサ３８からなる遅延回路が設けられ、そ
の出力側は第３のコンパレータ３２及び第２のコンパレ
ータ３３の反転入力端子に接続される。また、ダイオー
ド３５が抵抗３９の出力側と第２のコンパレータ３３の
出力側に接続される。第１のコンパレータ３０の非反転
入力端子子と第１のコンパレータ３０の出力側間には抵
抗２９が接続され、第１のコンパレータ３ｏカオンする
と、その状態を保持する。第３のコンパレータ３２の非
反転入力端子子と第３のコンパレータ３２の出力端子間
には抵抗４０とダイオード４１の直列回路が接続され、
第３のコンパレータ３２がオンすると、その状態を保持
する。コンデンサ２８の電源側と第３のコンパレータ３
２の出力側間にはコンデンサ２８の電荷を放電させるた
めの抵抗３１が接続される。コンデンサ２８の電源側と
第２のコンパレータ３３の出力側間にはダイオード３４
が接続される。

ダイオード２６と抵抗２７間と端子Ｃに接続される配線
と第１のコンパレータ３０の出力側間にはダイオード３
６とリレー３７とが並列に接続される。そのリレー３７
が駆動されると出力接点ｒｌが動作し、負荷５０にｔｉ
［ｉ圧１２Ｖが印加される。

なお、前記した各素子の値の一例を示すと、抵抗２１は
３．６にΩ、抵抗２２は３００Ω、抵抗２３は１．５に
Ω、抵抗２４は３．９にΩ、抵抗２５はＩＫΩ、抵抗２
７は１２０にΩ、コンデンサ２８は２２μＦ、抵抗２９
は１．６にΩ、コンパレータ３０．３２．３３はともに
ＩＣ１００、抵抗３１は２．７にΩ、抵抗４０は６２０
Ω、コンデンサ３８は１ｕＦ、抵抗３９は５６０にΩで
ある。

次に、この電源装置の回路の動作について説明する。

まず、電源端子ａのｔ＃側に設けられる入力用スイッチ
（図示なし）が投入されると、コンデンサ２８に電荷が
徐々に蓄積され、第１のコンパレータ３０の反転入力端
子−の電位は徐々に上昇し、抵抗２４と抵抗２５とで分
圧された第１のコンパレータ３０の非反転入力端子子の
電圧より大きくなると、第１のコンパレータ３０はオン
し、リレー３７が駆動される。するとその出力接点ｒ！
が動作し、負荷５０にｔｆｉｔ圧１２Ｖが印加される。

このように、入力用スイッチの投入後、所定時間遅延し
て、負荷５０にｔ源電圧１２Ｖが印加されるようにして
いる。

次に、ｔｓ！圧が低下すると、抵抗２１及び２２と抵抗
２３とで分圧される電圧も低下する二とになり、第３の
コンパレータ３２の非反転入力端子子のより低い第２の
電位が第３のコンパレータ３２の反転入力端子−の電位
（２，５Ｖ）より下がると第３のコンパレータ３２はオ
ンして端子ｄにて電源電圧の低下を検出することができ
る。この場合、端子２．５■に電圧が印加されても、抵
抗３９とコンデンサ３８からなる遅延回路により、遅延
した状態で電圧が第３のコンパレータ３２の反転入力端
子−に印加されるので、第３のコンパレータ３２の電源
投入時の初期状態はオフにすることができる。

また、ｔｔＡの入力用スイッチがオフされると、第２の
コンパレータ３３の非反転入力端子子の低い第１の電位
（前記第２の電位よりは高い）が端子ｅから遅延回路を
介して印加されている電圧が印加される反転入力端子−
の電位より低くなり、第２のコンパレータ３３をオンす
るので、入力用スイッチがオフされたら、すぐにコンデ
ンサ２８に蓄積された電荷はダイオード３４及び第２の
コンパレータ３３を介して放電されることになり、ｔＳ
の入力用スイッチが再度オンされても、その時点ではコ
ンデンサ２８には電荷はたまっておらず、電源の入力用
スイッチのオンから正確に所定時間遅延後、負荷５０に
電源を供給することができる。

更に、電源の入力用スイッチがオフされると、第２のコ
ンパレータ３３の非反転入力端子＋の低い第１の電位（
前記第２の電位よりは高い）が端子ｅから遅延回路を介
して印加されている電圧が印加される反転入力端子−の
電位より低くなり、第２のコンパレータ３３をオンする
ので、入力用スイッチがオフされたら、すぐにコンデン
サ３８に蓄積された電荷は第２のコンパレータ３３を介
して放電されることになり、を源の入力用スイッチがオ
ンされても、第３のコンパレータ３２の非反転入力端子
＋への電圧の印加が、第３のコンパレータ３２の反転入
力端子−への電圧の印加よりも早くなり、第３のコンパ
レータ３２の初期状態をオフにすることができる。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、電源の
入力用スイッチをオフにした後に、すぐに、オンしても
、確実に所定時間後に、負荷にｉｔ源電圧を供給するこ
とができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すｔｆｉ装置の回路図、第
２図は従来のｉｔ源装置の回路図である。 ２１〜２５．２７．２９．３１．３９．４０・・・抵抗
、２６．３４〜３６、４１・・・ダイオード、２８．３
８・・・コンデンサ、３０・・・第１のコンパレータ、
３２・・・第３のコンパレータ、３３・・・第２のコン
パレータ、３７・・・リレー、５ｏ・・・負荷。 特許出願人　沖電気工業株式会社 代理人　弁理士　　清　水　　守（外１名）本発明の電
Ａ甚１０回Ｊ谷図 第１図 従来の電涜、装潰の口了各図 第２図

Claims (1)

1. 【特許請求の範囲】 （ａ）電源の入力用スイッチと、 （ｂ）該入力用スイッチの投入後、所定時間遅延後、リ
   レーを駆動する、抵抗とコンデンサの直列回路の該コン
   デンサの電源側に接続される反転入力端子を具備する第
   １のコンパレータと、 （ｃ）電源の第１の電位への低下により動作する第２の
   コンパレータと、 （ｄ）前記第１の電位より低い第２の電位への電源の低
   下を検出する第３のコンパレータと、 （ｅ）前記コンデンサの電源側と前記第２のコンパレー
   タの出力側間に接続されるダイオードと、 （ｆ）前記第２及び第３のコンパレータの反転入力端子
   に接続される遅延回路とを具備することを特徴とする電
   源装置のコンデンサ電荷放電回路。