JPH04105727U - リセツト回路 - Google Patents

Abstract

(57)【要約】 【目的】 主電源の瞬断後においても所定のパルス幅の
リセット信号を出力することにより、マイクロコンピュ
ータのリセットを確実に行う。 【構成】 マイクロコンピュータ２のリセット端子Ｒに
接続されたコンパレータ４の非反転入力端子に、主電源
１により充電されるコンデンサ14が接続されている。主
電源１が断となるとトランジスタ13が導通して、コンデ
ンサ14の電荷が急速に放電される。従って、すぐに主電
源１が復帰したとしても、コンデンサ14の電荷が無くな
っているため、所定の長さのリセット信号が得られる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は電源を投入またはしゃ断したときにマイクロコンピュータにリセッ ト信号を出力するリセット回路に関するものである。

【０００２】

【従来の技術】

図２は例えば実開昭63−163029号公報に示された従来のリセット回路のブロッ ク図であり、図において、１は主電源入力端子、２はマイクロコンピュータ、３ はコンデンサ、４はコンパレータ、５は抵抗、６はゼナーダイオード、７はダイ オード、８は抵抗、９は抵抗、10はダイオードである。

【０００３】 次に動作について説明する。主電源入力端子１に電源が接続されると抵抗５と ゼナーダイオード６によりコンパレータ４の反転入力端子には所定の電圧が印加 される。一方、抵抗９とコンデンサ３により、一次遅れ要素をもった電圧がコン パレータ４の非反転入力端子には印加される。反転入力端子の方が非反転入力端 子より電圧が高い間はコンパレータ４の出力はＯＦＦとなり、マイクロコンピュ ータ２はリセットされる。 またコンデンサ３は容量が十分大きく、マイクロコンピュータ２のバックアッ プ電源としても使用できる。

【０００４】

【考案が解決しようとする課題】

従来のリセット回路は以上のように構成されているので主電源入力端子１に接 続された電源が瞬断をおこした場合、コンデンサ３の容量はマイクロコンピュー タ２の消費電流と比べて十分大きいため、コンデンサの端子電圧があまり下がら ないので再び電源が投入されたときコンパレータ４の出力はすぐにＯＮとなる。 そのためリセット信号のパルス幅が短くなり、正常動作しなくなる可能性がある という課題があった。

【０００５】 この考案は上記のような課題を解決するためになされたもので、電源がＯＦＦ になったときにすみやかに時定数回路のコンデンサを放電させることにより、電 源が再びＯＮになったときでも十分なパルス幅のリセット信号を生成することを 目的とする。

【０００６】

【課題を解決するための手段】

この考案に係るリセット回路は時定数回路のコンデンサの放電時間を短くする ためにトランジスタを追加したものである。

【０００７】

【作用】

この考案におけるリセット回路は主電源がＯＦＦになったときに時定数回路の コンデンサがトランジスタにより放電されるので放電時間が短くなるため、主電 源の瞬断時でも十分なパルス幅のリセット信号を生成することができる。

【０００８】

【実施例】

実施例１． 以下、この考案の一実施例を図について説明する。図１において１は主電源入 力端子、２はマイクロコンピュータ、３はバックアップ電源としてのコンデンサ 、４はコンパレータ、５は抵抗、６はゼナーダイオード、７はダイオード、８は 抵抗、11は抵抗、12は抵抗、13はトランジスタ、14は時定数回路を構成するコン デンサである。

【０００９】 次に動作について説明する。主電源入力端子１に接続された電源がＯＮになる と抵抗５とゼナーダイオード６によりコンパレータ４の反転入力端子には所定の 電圧が印加される。一方、抵抗11とコンデンサ14により、一次遅れ要素をもった 電圧がコンパレータ４の非反転入力に印加される。反転入力端子の方が非反転入 力端子より電圧が高い間はコンパレータ４の出力はＯＦＦになり、リセット信号 が出力させる。 次に主電源入力端子１に接続された電源がＯＦＦになるとコンパレータ４は供 給電源がなくなるために出力はＯＦＦになり、リセット信号が出力される。また 、トランジスタ13のベース電位がエミッタ電位よりも低くなるためベース電流が 流れ、トランジスタ13はＯＮになり、コンデンサ14は急速に放電する。したがっ て瞬断のようにＯＦＦになっている時間が短くても再びＯＮになったときにはコ ンデンサ14の電荷がなくなっているため、抵抗11を通して充電され、端子電圧が 所定の値になるためには十分な時間があるため、所定のパルス幅のリセット信号 が出力される。

【００１０】 なお上記実施例ではコンパレータ４を使用し、反転入力端子に所定の電圧を印 加するためにゼナーダイオード６と抵抗５を用いているがＮＯＴ機能をもつロジ ック素子（ＣＭＯＳ等）を用い、抵抗５とゼナーダイオード６を削除してもよい 。

【００１１】

【考案の効果】

以上のように、この考案によれば時定数回路のコンデンサの電荷をトランジス タで放電させるので主電源の瞬断後でも所定のパルス幅のリセット信号を出力で きるという効果がある。

【図面の簡単な説明】

【図１】この考案の実施例１によるリセット回路のブロ
ック図である。

【図２】従来のリセット回路を示すブロック図である。

【符号の説明】

１ 主電源入力端子 ２ マイクロコンピュータ ３ コンデンサ ４ コンパレータ ５ 抵抗 ６ ゼナーダイオード ７ ダイオード ８ 抵抗 ９ 抵抗 10 ダイオード 11 抵抗 12 抵抗 13 トランジスタ 14 コンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 主電源及びバックアップ電源が接続され
   た電源端子Voと、リセット信号及びリセット解除信号を
   発生するコンパレータの出力端子が接続されたリセット
   端子Ｒを有するマイクロコンピュータのリセット回路に
   おいて、上記コンパレータの反転入力端子に接続された
   基準電圧発生回路と、上記主電源により充電されるとと
   もに上記コンパレータの非反転入力端子に接続されたコ
   ンデンサ及び上記主電源が断となったとき上記コンデン
   サに充電された電荷を急速に放電させるトランジスタを
   設けたことを特徴とするリセット回路。