JPH02294224A - 残留電荷放電回路 - Google Patents
残留電荷放電回路Info
- Publication number
- JPH02294224A JPH02294224A JP1112156A JP11215689A JPH02294224A JP H02294224 A JPH02294224 A JP H02294224A JP 1112156 A JP1112156 A JP 1112156A JP 11215689 A JP11215689 A JP 11215689A JP H02294224 A JPH02294224 A JP H02294224A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- thyristor
- remote
- resistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 title abstract description 6
- 230000001960 triggered effect Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、リモート○Ｎ／Ｏ Ｆ Ｆ端子付きの直流出
力電源がＯＦＦとなった後の残留電荷の放電回路に係り
、特に電源出力の立下り時間の一定化と短縮化に好適な
残留電荷放電回路に関する。
力電源がＯＦＦとなった後の残留電荷の放電回路に係り
、特に電源出力の立下り時間の一定化と短縮化に好適な
残留電荷放電回路に関する。
トランジスタのパルス応答特性は例えば電子回路基礎講
座４、「パルスとデイジタル回路」 （第２版）オーム
社刊（昭和４９年２月２０日）に記載されているように
、スイッチ速度は蓄積電荷による立下り時間の短縮化を
計るため、逆バイアスを与える方法が示されている。
座４、「パルスとデイジタル回路」 （第２版）オーム
社刊（昭和４９年２月２０日）に記載されているように
、スイッチ速度は蓄積電荷による立下り時間の短縮化を
計るため、逆バイアスを与える方法が示されている。
上記した逆バイアスを与える方法ではスピードアップコ
ンデンサの値により逆バイアス電圧を選定する必要があ
り、２電源を必要とする等、回路構成上好し《なかった
。本発明の目的は、直流電源がＯＦＦとなった時に電源
内の残留電荷により電源が接続される機器が継続動作す
ることによる誤動作を防止することにある。
ンデンサの値により逆バイアス電圧を選定する必要があ
り、２電源を必要とする等、回路構成上好し《なかった
。本発明の目的は、直流電源がＯＦＦとなった時に電源
内の残留電荷により電源が接続される機器が継続動作す
ることによる誤動作を防止することにある。
〔課題を解決するための手段］
上記目的は、直流電源の出力端子にサイリスタと抵抗を
接続し、電源へのリモートＯＮ／ＯＦＦ信号がＯＦＦに
なった時サイリスタをトリガすることにより、電源内の
残留電荷をサイリスタと抵抗とを経由して放電させるこ
とにより達成される。
接続し、電源へのリモートＯＮ／ＯＦＦ信号がＯＦＦに
なった時サイリスタをトリガすることにより、電源内の
残留電荷をサイリスタと抵抗とを経由して放電させるこ
とにより達成される。
本発明の残留電荷放電回路では電源の出力端子間に接続
したサイリスタは、電源のリモートＯＮ／Ｏ Ｆ Ｆ信
号人力がＯＮの時にはトリガされず開放状態であるが、
リモートＯＮ／ＯＦＦ信号がＯＦＦの時はトリガされて
導通状態となり、それによって、電源の出力端子はサイ
リスタを介してサイリスタに直列に接続した抵抗に接続
され電源の残留電荷はこの抵抗により消費されるので、
電源の立下り時間は一定かつ短時間となる。
したサイリスタは、電源のリモートＯＮ／Ｏ Ｆ Ｆ信
号人力がＯＮの時にはトリガされず開放状態であるが、
リモートＯＮ／ＯＦＦ信号がＯＦＦの時はトリガされて
導通状態となり、それによって、電源の出力端子はサイ
リスタを介してサイリスタに直列に接続した抵抗に接続
され電源の残留電荷はこの抵抗により消費されるので、
電源の立下り時間は一定かつ短時間となる。
以下、本発明の一実施例を図を用いて詳細に説明する。
図において、１はリモートＯＮ／ＯＦＦ端子付きの直流
電源、２はリモートＯＮ／ＯＦＦ入力端子、３，４は直
流電源の出カ端子、５は前記出力端子３，４間に接続さ
れたサイリスタ、６は前記サイリスタ５と直列に接続さ
れた負荷抵抗、７は前記サイリスタ５と負荷抵抗６の直
列回路と並列に前記出力端子３，４間に接続されたトラ
ンジスタ、８．９は前記トランジスタ７と直列に接続さ
れ前記サイリスタ５のゲートにトリガ電圧を印加するた
めのトリガ電圧調整用の分圧抵抗、１ｏはリモートＯＮ
／ＯＦＦ信号を増幅して前記トランジスタ７のベースに
人力する増幅器、１１はサイリスタの誤トリガ防止のた
め抵抗９と並列に接続されたノイズ除去用コンデンサで
ある。
電源、２はリモートＯＮ／ＯＦＦ入力端子、３，４は直
流電源の出カ端子、５は前記出力端子３，４間に接続さ
れたサイリスタ、６は前記サイリスタ５と直列に接続さ
れた負荷抵抗、７は前記サイリスタ５と負荷抵抗６の直
列回路と並列に前記出力端子３，４間に接続されたトラ
ンジスタ、８．９は前記トランジスタ７と直列に接続さ
れ前記サイリスタ５のゲートにトリガ電圧を印加するた
めのトリガ電圧調整用の分圧抵抗、１ｏはリモートＯＮ
／ＯＦＦ信号を増幅して前記トランジスタ７のベースに
人力する増幅器、１１はサイリスタの誤トリガ防止のた
め抵抗９と並列に接続されたノイズ除去用コンデンサで
ある。
ここで上記直流電源１のリモートＯＮ／ＯＦＦ信号２は
ＴＴＬレベルでＬレベルの時直流電源１はＯＮ，Ｈレベ
ルの時ＯＦＦとなるものと仮定する。リモートＯＮ／Ｏ
ＦＦ入力端子２がＬレベルの時、増幅器１０の入力はＬ
レベルであり、トランジスタ７のベースは駆動されず、
したがってトランジスタ７は非導通なので分圧抵抗８．
９には電流が流れず、電圧が印加されない。この結果サ
イリスタ５のゲートに電圧が印加されないのでサイリス
タ５は開放状態であり、直流電源１の出力には全く影響
を与えず直流電源１は通常の出力をする。一方、リモー
トＯＮ／ＯＦＦ入力端子２がＨレベルになった時、直流
電源１はＯＦＦとなると同時に増幅器１０の入力はＨレ
ベルとなってトランジスタ７のベースが駆動され、トラ
ンジスタ７は導通し、分圧抵抗８．９に電圧が印加され
、この電圧は、分圧抵抗８，９により分圧されサイリス
タ５のゲートに印加される。この結果サイリスタ５はト
リガされ導通状態となり、直流電源１の出力端子３．４
間に負荷抵抗６がサイリスタ５を介して接続され、直流
電源１の内部の残留電荷が消費される。本実施例によれ
ば、直流電源１がＯＦＦになった後の内部残留電荷を一
定かつ短時間に放電する効果がある。
ＴＴＬレベルでＬレベルの時直流電源１はＯＮ，Ｈレベ
ルの時ＯＦＦとなるものと仮定する。リモートＯＮ／Ｏ
ＦＦ入力端子２がＬレベルの時、増幅器１０の入力はＬ
レベルであり、トランジスタ７のベースは駆動されず、
したがってトランジスタ７は非導通なので分圧抵抗８．
９には電流が流れず、電圧が印加されない。この結果サ
イリスタ５のゲートに電圧が印加されないのでサイリス
タ５は開放状態であり、直流電源１の出力には全く影響
を与えず直流電源１は通常の出力をする。一方、リモー
トＯＮ／ＯＦＦ入力端子２がＨレベルになった時、直流
電源１はＯＦＦとなると同時に増幅器１０の入力はＨレ
ベルとなってトランジスタ７のベースが駆動され、トラ
ンジスタ７は導通し、分圧抵抗８．９に電圧が印加され
、この電圧は、分圧抵抗８，９により分圧されサイリス
タ５のゲートに印加される。この結果サイリスタ５はト
リガされ導通状態となり、直流電源１の出力端子３．４
間に負荷抵抗６がサイリスタ５を介して接続され、直流
電源１の内部の残留電荷が消費される。本実施例によれ
ば、直流電源１がＯＦＦになった後の内部残留電荷を一
定かつ短時間に放電する効果がある。
（発明の効果）
本発明の残留電荷放電回路によれば、直流電源がＯＦＦ
になった後の内部残留電荷を一定かつ短時間に放電でき
るので、直流電源が接続されている機器の残留電荷によ
る誤動作を防止する効果がある。
になった後の内部残留電荷を一定かつ短時間に放電でき
るので、直流電源が接続されている機器の残留電荷によ
る誤動作を防止する効果がある。
図は本発明の一実施例を示す残留電荷放電回路の回路図
である。 １・・・直流電源、２・・・リモートＯＮ／ＯＦＦ端子
、３．４・・・直流電源出力端子、５・・・サイリスタ
、６・・・負荷抵抗、７・・・トランジスタ、８，９・
・・分圧抵抗、１０・・・増幅器、１１・・・コンデン
サ。 特許出願人 日立湘南電子株式会社 代理人 弁理士 秋 本 正 実外１名
である。 １・・・直流電源、２・・・リモートＯＮ／ＯＦＦ端子
、３．４・・・直流電源出力端子、５・・・サイリスタ
、６・・・負荷抵抗、７・・・トランジスタ、８，９・
・・分圧抵抗、１０・・・増幅器、１１・・・コンデン
サ。 特許出願人 日立湘南電子株式会社 代理人 弁理士 秋 本 正 実外１名
Claims (1)
- １、リモートＯＮ／ＯＦＦ端子付きの直流出力電源の出
力端子間にサイリスタと負荷抵抗との直列回路と前記サ
イリスタのトリガ端子に前記出力端子間に分圧抵抗と直
列に接続されているトランジスタとリモートＯＮ／ＯＦ
Ｆ端子からのリモートＯＮ／ＯＦＦ信号を増幅して前記
トランジスタのベースに印加する増幅器と前記分圧抵抗
の一方とゲートに出力端子の一方に接続されたコンデン
サとで構成するトリガ回路を設け、電源のリモートＯＮ
／ＯＦＦ信号がＯＦＦとなった時にサイリスタをトリガ
し、電源内の残留電荷をサイリスタと負荷抵抗により放
電させることにより電源出力の立下り時間を一定かつ短
縮するようにしたことを特徴とした残留電荷放電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112156A JPH02294224A (ja) | 1989-05-02 | 1989-05-02 | 残留電荷放電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112156A JPH02294224A (ja) | 1989-05-02 | 1989-05-02 | 残留電荷放電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294224A true JPH02294224A (ja) | 1990-12-05 |
Family
ID=14579637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1112156A Pending JPH02294224A (ja) | 1989-05-02 | 1989-05-02 | 残留電荷放電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046293B1 (en) | 1997-05-22 | 2006-05-16 | Sanyo Electric Co., Ltd. | Power supply circuit and CCD camera using same |
| JP2008172907A (ja) * | 2007-01-11 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 放電回路、電源回路、及び半導体装置 |
-
1989
- 1989-05-02 JP JP1112156A patent/JPH02294224A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046293B1 (en) | 1997-05-22 | 2006-05-16 | Sanyo Electric Co., Ltd. | Power supply circuit and CCD camera using same |
| JP2008172907A (ja) * | 2007-01-11 | 2008-07-24 | Fuji Electric Device Technology Co Ltd | 放電回路、電源回路、及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1124382A (en) | Adjustable time delay relay | |
| JPH02294224A (ja) | 残留電荷放電回路 | |
| US5424666A (en) | Control circuit for slowly turning off a power transistor | |
| US6212051B1 (en) | Pulse-width modulator current limiter | |
| KR920004509Y1 (ko) | 스위칭소자를 이용한 리세트회로 | |
| US4062051A (en) | Battery spark suppression circuit | |
| KR900000669Y1 (ko) | 순차 타이머회로 | |
| JPH05110406A (ja) | 出力回路 | |
| JP3256482B2 (ja) | ピークホールド回路 | |
| JP2845541B2 (ja) | リセット回路を有する電源供給回路 | |
| JPH1127855A (ja) | 突入電流防止回路 | |
| KR100360792B1 (ko) | 파워온리셋회로및이것을이용한제어장치 | |
| JPH0236002B2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| JPH082894Y2 (ja) | 電源スイッチ回路 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| JPS6438664A (en) | Holding circuit | |
| RU1788515C (ru) | Преобразователь напр жени | |
| JPH09261024A (ja) | スイッチング回路 | |
| JPH06209567A (ja) | Ｄｃ／ｄｃコンバータの突入電流防止回路 | |
| JPH04138379A (ja) | 過電流防止回路 | |
| CA1174300A (en) | Rc oscillator circuit | |
| JPS5822293B2 (ja) | ホウデンカコウソウチ | |
| SU1056454A1 (ru) | Преобразователь напр жени в частоту | |
| SU1411845A1 (ru) | Реле времени |