JP4571070B2 - 電圧生成回路およびこれを用いた信号処理回路 - Google Patents

Description

本発明は、オーディオ信号に対する信号処理などを行う信号処理回路において、電源電圧と接地電位の中点電圧を生成する電圧生成回路に関する。

オーディオ信号処理を行う場合、電源電圧と接地電位の中点電圧を基準電圧として、信号の増幅などを行うのが一般的である。このような基準電圧を簡易に生成するための電圧生成回路としては、電源端子と、接地端子間に直列に接続された抵抗値の等しい２つの分圧抵抗を設け、電源電圧を分圧する回路が広く用いられる。

特開平９−１９０６９８号公報

この場合、電源電圧が変動しても、基準電圧が変動しないように、抵抗の分圧点と、接地間に、容量値の大きなキャパシタを設けるのが一般的である。このキャパシタと、分圧抵抗とは、時定数回路を構成する。分圧抵抗による電力消費を低減するために、その抵抗値は大きく設定されることから、キャパシタと分圧抵抗で形成される時定数回路の時定数は非常に大きくなる。その結果、電源の立ち上げ時において、キャパシタが充電されるまでの時間が長くなり、基準電圧が立ち上がるまでの時間が長くなるという問題があった。

本発明はこうした課題に鑑みてなされたものであり、その目的は、電源電圧を分圧する電圧生成回路の起動時間の短縮にある。

本発明のある態様は、電源端子に印加された電源電圧と、接地端子に印加された接地電圧を分圧し、出力端子から出力する電圧生成回路に関する。この電圧生成回路は、電源端子と接地端子間に直列に接続された第１、第２抵抗を含み、２つの抵抗の接続点が、出力端子に接続された第１分圧回路と、出力端子と接地端子間に設けられた出力キャパシタと、電源端子と接地端子間に直列に接続された第３、第４抵抗を含む第２分圧回路と、第３、第４抵抗の接続点の電圧が、出力端子の電圧より高いときアクティブとなり、出力キャパシタに電流を供給する充電回路と、を備える。

この態様によると、電源電圧を立ち上げる際に、電源電圧の立ち上がりに対して、出力端子の電圧の立ち上がりが遅れるため、充電回路がアクティブとなる。その結果、出力キャパシタには、第１抵抗に加えて、充電回路からも電荷が供給されるため、起動時間を短縮することができる。

充電回路は、電源端子と出力端子間に直列に接続された第１スイッチと、第３、第４抵抗の接続点の電圧を、出力端子の電圧と比較する第１コンパレータと、を含んでもよい。第１スイッチは、第１コンパレータの出力信号に応じてオンオフしてもよい。

充電回路は、第１スイッチと直列に接続された第５抵抗をさらに含んでもよい。第５抵抗の抵抗値は、第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定してもよい。
第５抵抗の抵抗値を低く設定することにより、時定数を小さく設定することができ、短時間で出力電圧を立ち上げることができる。

第１コンパレータは、入力オフセット電圧を有してもよい。第１コンパレータの入力にオフセット電圧を設定することにより、電源電圧や出力電圧のわずかな変動によって充電回路の第１スイッチがオンオフを繰り返すのを防止することができる。

電圧生成回路は、第３、第４抵抗の接続点の電圧が、出力端子の電圧より低いときアクティブとなり、出力キャパシタから電流を引き抜く放電回路をさらに備えてもよい。
この場合、さらに起動時間を短縮することができる。

放電回路は、接地端子と出力端子間に直列に接続された第２スイッチと、第３、第４抵抗の接続点の電圧を、出力端子の電圧と比較する第２コンパレータと、を含み、第２スイッチは、第２コンパレータの出力信号に応じてオンオフしてもよい。

放電回路は、第２スイッチと直列に接続された第６抵抗をさらに含んでもよい。第６抵抗の抵抗値は、第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定されてもよい。

第２コンパレータは、入力オフセット電圧を有してもよい。

第１分圧回路の第１抵抗および第２抵抗、第２分圧回路の第３抵抗および第４抵抗は、それぞれペアリングして形成されてもよい。

本発明の別の態様は、信号処理回路である。この信号処理回路は、電圧生成回路を含み、当該電圧生成回路から出力される電圧を基準電圧として所定の信号処理を行う。

この態様によると、電源電圧が立ち上がってすぐに、基準電圧が立ち上がるため、信号処理を直ちに開始することができる。

上述の信号処理回路は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、ステレオ変調器から出力されるステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、を含んでもよい。ステレオ変調器および周波数変調器の少なくとも一方は、電圧生成回路から出力される電圧にもとづき動作してもよい。

信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。信号処理回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係る電圧生成回路によれば、起動時間を短縮することができる。

図１は、本発明の実施の形態に係る電圧生成回路１００の構成を示す回路図である。電圧生成回路１００は、電源端子１０２に印加された電源電圧Ｖｄｄと、接地端子ＧＮＤに印加された接地電圧（０Ｖ）を分圧し、出力端子１０４から出力する。本実施の形態において、電圧生成回路１００は、電源電圧の中点電圧Ｖｄｄ／２を生成するものとする。

電圧生成回路１００は、第１分圧回路１０、第２分圧回路２０、充電回路３０を備える。第１分圧回路１０は、電源端子１０２と接地端子ＧＮＤ間に直列に接続された第１抵抗Ｒ１、第２抵抗Ｒ２を含む。本実施の形態において、第１抵抗Ｒ１、第２抵抗Ｒ２はペアリングして形成され、その抵抗値は等しく設計される。第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十ｋΩから１ＭΩ程度の範囲に設定する。

第１抵抗Ｒ１、第２抵抗Ｒ２の接続点は、出力端子１０４に接続される。出力端子１０４と接地端子ＧＮＤ間には、出力キャパシタＣ１が設けられる。電圧生成回路１００は、出力キャパシタＣ１に現れる電圧（以下、基準電圧Ｖｒｅｆという）を、出力端子１０４から出力する。基準電圧Ｖｒｅｆの安定化のためには、出力キャパシタＣ１の容量値は大きい方が望ましく、たとえば０．０１μＦから１μＦの範囲に設定するのが好ましい。

第２分圧回路２０は、電源端子１０２と接地端子ＧＮＤ間に直列に接続された第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第３抵抗Ｒ３、第４抵抗Ｒ４はペアリングして形成され、その抵抗値は等しく設計される。第３抵抗Ｒ３、第４抵抗Ｒ４の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十ｋΩから１ＭΩ程度の範囲に設定する。なお、第１抵抗Ｒ１〜第４抵抗Ｒ４をすべて同じ抵抗値に設定し、すべてをペアリングして構成しても良い。

充電回路３０は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点の電圧（以下、検出電圧Ｖｄｅｔという）を、出力端子１０４の基準電圧Ｖｒｅｆと比較し、Ｖｄｅｔ＞Ｖｒｅｆのときアクティブ、Ｖｄｅｔ＜Ｖｒｅｆのとき非アクティブとなる。充電回路３０はアクティブのとき、出力キャパシタＣ１に対して充電電流Ｉｃ１を供給し、非アクティブのとき電流の供給を停止する。

充電回路３０は、第５抵抗Ｒ５、第１スイッチＳＷ１、第１コンパレータ３２を含む。第５抵抗Ｒ５および第１スイッチＳＷ１は、電源端子１０２と出力端子１０４間に直列に接続される。第１コンパレータ３２は、検出電圧Ｖｄｅｔと、出力端子１０４の基準電圧Ｖｒｅｆを比較する。第１スイッチＳＷ１は、第１コンパレータ３２の出力信号に応じてオンオフする。すなわち、第１スイッチＳＷ１は、Ｖｄｅｔ＞Ｖｒｅｆのときオン、Ｖｄｅｔ＜Ｖｒｅｆのときオフする。充電回路３０は、第１スイッチＳＷ１がオンのときアクティブ、第１スイッチＳＷ１がオフのとき非アクティブとなる。第１スイッチＳＷ１は、ＭＯＳトランジスタあるいはバイポーラトランジスタを用いて構成することができる。

第５抵抗Ｒ５の抵抗値は、第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値の１／１０００倍から１／１０の範囲に設定するのが望ましい。たとえば、第１抵抗Ｒ１〜第４抵抗Ｒ４を５００ｋΩとした場合、第５抵抗Ｒ５は、１ｋΩ程度とする。

実施の形態において、第１コンパレータ３２は、入力オフセット電圧Ｖｏｆｓ１を有することが望ましい。入力オフセット電圧Ｖｏｆｓ１の値は、数十ｍＶ〜数百ｍＶ程度、より具体的には、１０ｍＶから３００ｍＶ程度に設定するのが好ましい。第１コンパレータ３２に入力オフセット電圧Ｖｏｆｓ１を設定した場合、第１スイッチＳＷ１は、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１のときオン、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１のときオフとなる。

以上のように構成された電圧生成回路１００によれば、定常状態において、出力端子１０４から、Ｖｒｅｆ＝Ｖｄｄ×Ｒ２／（Ｒ１＋Ｒ２）＝Ｖｄｄ／２で与えられる基準電圧が生成される。出力端子１０４から出力される基準電圧Ｖｒｅｆは、バッファ回路ＢＵＦ１、ＢＵＦ２を介して、他の回路ブロックへと供給される。

以上のように構成された電圧生成回路１００の電源電圧変動時の動作について説明する。以下、電源電圧変動の一例として、電源電圧の立ち上がりの場合について説明する。

はじめに、本発明の効果を、より明確とするために、充電回路３０を設けない場合の動作について説明する。図２は、充電回路３０を設けない場合の電圧生成回路の動作波形図である。図２および後述の図３は、説明を簡潔にするため、縦軸および横軸を適宜拡大、縮小して示している。

時刻ｔ０に電源が投入され、電源電圧Ｖｄｄが立ち上がり、時刻ｔ１に所定の電圧Ｖｄｄ１に達する。充電回路３０を設けない場合、出力キャパシタＣ１に対する充電経路は、第１抵抗Ｒ１のみである。ここで、出力キャパシタＣ１と第１抵抗Ｒ１は時定数回路を形成しており、上述のように、出力キャパシタＣ１の容量値は電圧の安定化のため大きく設定され、さらに第１抵抗Ｒ１の抵抗値も低消費電力化のために大きく設定される。したがって、出力キャパシタＣ１および第１抵抗Ｒ１の時定数は非常に大きくなるため、基準電圧Ｖｒｅｆの立ち上がりは、図２に示すように、電源電圧Ｖｄｄに遅れて立ち上がり、時刻ｔ２に、所定の電圧Ｖｄｄ１／２に達する。

つぎに、充電回路３０を備えた本実施の形態に係る電圧生成回路１００の動作について説明する。図３は、充電回路３０を設けた本実施の形態に係る電圧生成回路１００の動作波形図である。

電源電圧Ｖｄｄが上昇すると、電源電圧Ｖｄｄを分圧して得られる検出電圧Ｖｄｅｔが電源電圧Ｖｄｄに追従して上昇する。時刻ｔ０において、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１が成り立っており、充電回路３０は非アクティブである。このとき、出力キャパシタＣ１は第１抵抗Ｒ１を介して充電されるため、基準電圧Ｖｒｅｆは緩やかに上昇し始める。

時刻ｔ１に、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１となると、第１スイッチＳＷ１がオンし、充電回路３０がアクティブとなる。充電回路３０がアクティブとなると、出力キャパシタＣ１が第１スイッチＳＷ１および第５抵抗Ｒ５を含む経路によって充電される。上述のように、第５抵抗Ｒ５の抵抗値は、第１抵抗Ｒ１の抵抗値に比べて低く設定されるため、時定数が低下し、基準電圧Ｖｒｅｆは、急速に上昇し始める。

時刻ｔ２に、電源電圧Ｖｄｄが、所定値Ｖｄｄ１に達し、その後、時刻ｔ３に、基準電圧Ｖｄｅｔが、電圧（Ｖｄｄ１／２−Ｖｏｆｓ１）に達すると、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１となり、第１スイッチＳＷ１がオフとなる。時刻ｔ３以降、出力キャパシタＣ１は第１抵抗Ｒ１によって充電され、基準電圧Ｖｒｅｆは緩やかに上昇し、時刻ｔ４に、Ｖｄｄ１／２に達する。

このように、本実施の形態に係る電圧生成回路１００によれば、電源電圧Ｖｄｄが立ち上がる際に、電源電圧Ｖｄｄに追従する検出電圧Ｖｄｅｔの立ち上がりに対して、出力端子１０４の基準電圧Ｖｒｅｆの立ち上がりが遅れるため、充電回路３０がアクティブとなる。第１スイッチＳＷ１をオンして、抵抗値の低い第５抵抗Ｒ５を介して充電することにより、第１抵抗Ｒ１のみで充電する場合に比べて、短時間で基準電圧Ｖｒｅｆを上昇させることができる。

また、充電回路３０の第１コンパレータ３２に入力オフセット電圧Ｖｏｆｓ１を設定した場合、電源電圧Ｖｄｄや基準電圧Ｖｒｅｆのわずかな変動によって充電回路３０の第１スイッチＳＷ１がオンオフが切り換えられるのを防止することができる。特に、電源電圧Ｖｄｄのリップルによって、第１スイッチＳＷ１がオン、オフを繰り返すのを防止することができ、基準電圧Ｖｒｅｆをより安定化することができる。

さらに、充電回路３０は、検出電圧Ｖｄｅｔが、基準電圧Ｖｒｅｆの差が小さくなっても、Ｖｄｅｔ＞Ｖｒｅｆ（オフセット電圧が設定される場合、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１）が成り立てば、充電回路３０はアクティブとなるため、基準電圧Ｖｒｅｆが、電源電圧Ｖｄｄの中点電圧Ｖｄｄ／２にほぼ等しくなるまで、充電回路３０によって基準電圧Ｖｒｅｆを上昇させることができる。

次に、電圧生成回路の変形例について説明する。図４は、電圧生成回路１００の変形例の構成を示す回路図である。図４において、図１と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。以下、相違点を中心に説明する。

図４の電圧生成回路１００ｂは、図１の電圧生成回路１００に、放電回路４０を付加したことを特徴とする。放電回路４０は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点に現れる検出電圧Ｖｄｅｔが、出力端子１０４に現れる基準電圧Ｖｒｅｆより低いときアクティブとなり、出力キャパシタＣ１から電流を引き抜く。

放電回路４０は、第２分圧回路２０と同様に構成される。放電回路４０は、第６抵抗Ｒ６、第２スイッチＳＷ２、第２コンパレータ４２を含む。
第６抵抗Ｒ６および第２スイッチＳＷ２は、接地端子ＧＮＤと出力端子１０４間に直列に接続される。第２コンパレータ４２は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点に現れる検出電圧Ｖｄｅｔを、出力端子１０４の基準電圧Ｖｒｅｆと比較する。第２スイッチＳＷ２は、第２コンパレータ４２の出力信号に応じてオンオフが制御される。第２コンパレータ４２は、入力オフセット電圧Ｖｏｆｓ２を有していても良い。

第２コンパレータ４２に入力オフセット電圧Ｖｏｆｓ２を設定した場合、第２スイッチＳＷ２は、Ｖｄｅｔ＜Ｖｒｅｆ−Ｖｏｆｓのときオン、Ｖｄｅｔ＞Ｖｒｅｆ−Ｖｏｆｓのときオフとなる。

第６抵抗Ｒ６の抵抗値は、第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値の１／１０００倍から１／１０の範囲に設定するのが好ましい。さらに、第６抵抗Ｒ６と第５抵抗Ｒ５の抵抗値を同一に設定し、ペアリングして形成してもよい。

また、充電回路３０に加えて、放電回路４０を設けることにより、電圧生成回路１００ｂの停止時において、基準電圧Ｖｒｅｆを直ちに低下させることができる。

また、第１コンパレータ３２および第２コンパレータ４２に入力オフセット電圧を設定することにより、基準電圧Ｖｒｅｆと検出電圧Ｖｄｅｔがほぼ等しい電圧範囲において、第１スイッチＳＷ１と第２スイッチＳＷ２が交互にオンオフするのを防止することができる。

図５は、上述の実施の形態に係る電圧生成回路１００を利用した信号処理回路の構成例を示すブロック図である。図５の信号処理回路２００は、電圧生成回路１００から出力される中点電圧Ｖｄｄ／２を基準電圧として所定の信号処理を行う。所定の信号処理としては、オーディオ信号の増幅や、アクティブフィルタによるフィルタリングなどが例示される。

以下、図５の信号処理回路２００は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信するステレオＦＭ送信回路として説明する。このような信号処理回路（以下ＦＭ送信回路ともいう）２００は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。

ＦＭ送信回路２００は、電圧生成回路１００、プリエンファシスフィルタ１１０Ｌ、１１０Ｒ、ステレオ変調器１２０、周波数変調器１３０、電力増幅器１４０を備える。このＦＭ送信回路２００は、各ブロックがひとつのＬＳＩに集積化されてもよいし、別々のＩＣに分割して構成されてもよい。なお、図１のＦＭ送信回路２００は主要なブロックのみを簡略化して示すものであり、その他のフィルタなどの回路ブロックは省略している。

オーディオ信号源２１０は、ＣＤプレイヤやＭＤプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号Ｓ１を生成し、ＦＭ送信回路２００へと出力する。プリエンファシスフィルタ１１０Ｌ、１１０Ｒは、ステレオ信号のＬチャンネルと、Ｒチャンネルに対応したオーディオ信号Ｓ１Ｌ、Ｓ１Ｒそれぞれの周波数補正を行い、ステレオ変調器１２０に出力する。ステレオ変調器１２０は、プリエンファシスフィルタ１１０Ｌ、１１０Ｌから出力されるオーディオ信号ＳＬ、ＳＲをステレオコンポジット信号Ｓｃに変換する。ステレオコンポジット信号Ｓｃは、周波数変調器１３０へと入力される。

周波数変調器１３０は、ステレオコンポジット信号Ｓｃを変調信号とし、この変調信号にもとづいて周波数変調された高周波の被変調信号Ｓ３を生成する。周波数変調器１３０は、たとえば、ＶＣＯ、分周器、位相比較器、ループフィルタを用いて構成されたＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を含み、ＶＣＯの入力信号にオーディオ信号を重畳する直接変調型の周波数変調器である。周波数変調器１３０により生成された被変調信号Ｓ３は、電力増幅器１４０によって増幅され、アンテナ２２０から送信される。

電圧生成回路１００は、電池２３０から出力される電池電圧Ｖｂａｔを電源電圧Ｖｄｄとし、この電源電圧Ｖｄｄにもとづいて基準電圧Ｖｒｅｆを生成する。電池電圧Ｖｄｄは、電圧生成回路１００の他、各ブロックへと供給される。電圧生成回路１００により生成された基準電圧Ｖｒｅｆは、バッファＢＵＦ１〜ＢＵＦ３を介して、それぞれプリエンファシスフィルタ１１０、ステレオ変調器１２０、周波数変調器１３０、その他の増幅器など、電源電圧Ｖｄｄの中点電圧Ｖｄｄ／２を必要とする各ブロックへと出力される。すなわち、ステレオ変調器１２０および周波数変調器１３０の少なくとも一方は、電圧生成回路１００から出力される中点電圧Ｖｄｄにもとづき動作するのが望ましい。

このように構成された図５のＦＭ送信回路２００では、実施の形態に係る電圧生成回路１００によって、電源投入後、短時間で中間電圧Ｖｄｄ／２を生成することができるため、信号処理を開始するまでの期間を短縮することができる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態に係る電圧生成回路１００では、充電回路３０あるいは放電回路４０の充電、放電経路上に第５抵抗Ｒ５あるいは第６抵抗Ｒ６を設ける構成としたが、これには限定されない。たとえば、充電回路３０、放電回路４０に、第５抵抗Ｒ５、第６抵抗Ｒ６を設けない構成としてもよい。

図５のＦＭ送信回路２００は、電池駆動される場合について説明したが、これには限定されず、その他の電源装置から出力される電圧によって駆動されてもよい。また、実施の形態に係る電圧生成回路１００の用途は、オーディオ信号処理回路に限定されるものではなく、その他の中点電圧Ｖｄｄ／２を利用する信号処理回路に広く利用することができる。

電圧生成回路１００は、電源電圧Ｖｄｄと接地電位を分圧するものであるが、接地電位は、０Ｖには限定されず、負の電源電圧−Ｖｄｄも包含する。

実施の形態に係る電圧生成回路の構成を示す回路図である。 充電回路を設けない場合の電圧生成回路の動作波形図である。 充電回路を設けた図１の電圧生成回路の動作波形図である。 図１の電圧生成回路の変形例の構成を示す回路図である。 実施の形態に係る電圧生成回路を利用した信号処理回路の構成例を示すブロック図である。

符号の説明

１００ 電圧生成回路、 １０ 第１分圧回路、 ２０ 第２分圧回路、 ３０ 充電回路、 ３２ 第１コンパレータ、 ４０ 放電回路、 ４２ 第２コンパレータ、 Ｃ１ 出力キャパシタ、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 Ｒ５ 第５抵抗、 Ｒ６ 第６抵抗、 ＳＷ１ 第１スイッチ、 ＳＷ２ 第２スイッチ、 １０２ 電源端子、 １０４ 出力端子、 １１０ プリエンファシスフィルタ、 １２０ ステレオ変調器、 １３０ 周波数変調器、 １４０ 電力増幅器、 ２００ ＦＭ送信回路。

Claims (14)

1. 電源端子に印加された電源電圧と、接地端子に印加された接地電圧を分圧し、出力端子から出力する電圧生成回路であって、
   前記電源端子と前記接地端子間に直列に接続された第１、第２抵抗を含み、２つの抵抗の接続点が、前記出力端子に接続された第１分圧回路と、
   前記出力端子と前記接地端子間に設けられた出力キャパシタと、
   前記電源端子と前記接地端子間に直列に接続された第３、第４抵抗を含む第２分圧回路と、
   前記第３、第４抵抗の接続点の電圧が、前記出力端子の電圧より高いときアクティブとなり、前記出力キャパシタに電流を供給する充電回路と、
   を備えることを特徴とする電圧生成回路。
2. 前記充電回路は、
   前記電源端子と前記出力端子間に直列に接続された第１スイッチと、
   前記第３、第４抵抗の接続点の電圧を、前記出力端子の電圧と比較する第１コンパレータと、
   を含み、前記第１スイッチは、前記第１コンパレータの出力信号に応じてオンオフすることを特徴とする請求項１に記載の電圧生成回路。
3. 前記充電回路は、前記第１スイッチと直列に接続された第５抵抗をさらに含むことを特徴とする請求項２に記載の電圧生成回路。
4. 前記第５抵抗の抵抗値を、前記第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定したことを特徴とする請求項３に記載の電圧生成回路。
5. 前記第１コンパレータは、入力オフセット電圧Ｖｏｆｓ１を有しており、前記第３、第４抵抗の接続点の電圧をＶｄｅｔ、前記出力端子の電圧をＶｒｅｆと書くとき、
   Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１
   を満たすときに、前記第１スイッチをオンすることを特徴とする請求項２に記載の電圧生成回路。
6. 前記第３、第４抵抗の接続点の電圧が、前記出力端子の電圧より低いときアクティブとなり、前記出力キャパシタから電流を引き抜く放電回路をさらに備えることを特徴とする請求項１から５のいずれかに記載の電圧生成回路。
7. 前記放電回路は、
   前記接地端子と前記出力端子間に直列に接続された第２スイッチと、
   前記第３、第４抵抗の接続点の電圧を、前記出力端子の電圧と比較する第２コンパレータと、
   を含み、前記第２スイッチは、前記第２コンパレータの出力信号に応じてオンオフすることを特徴とする請求項６に記載の電圧生成回路。
8. 前記放電回路は、前記第２スイッチと直列に接続された第６抵抗をさらに含むことを特徴とする請求項７に記載の電圧生成回路。
9. 前記第６抵抗の抵抗値を、前記第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定したことを特徴とする請求項８に記載の電圧生成回路。
10. 前記第２コンパレータは、入力オフセット電圧Ｖｏｆｓ２を有しており、前記第３、第４抵抗の接続点の電圧をＶｄｅｔ、前記出力端子の電圧をＶｒｅｆと書くとき、
    Ｖｄｅｔ＜Ｖｒｅｆ−Ｖｏｆｓ１
    を満たすときに、前記第２スイッチをオンすることを特徴とする請求項７に記載の電圧生成回路。
11. 前記第１分圧回路の前記第１抵抗および前記第２抵抗、前記第２分圧回路の前記第３抵抗および前記第４抵抗は、それぞれペアリングして形成されることを特徴とする請求項１または６に記載の電圧生成回路。
12. 請求項１または６に記載の電圧生成回路を含み、当該電圧生成回路から出力される電圧を基準電圧として、所定の信号処理を行うことを特徴とする信号処理回路。
13. オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、
    前記ステレオ変調器から出力される前記ステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、
    前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
    を含み、前記ステレオ変調器および前記周波数変調器の少なくとも一方は、前記電圧生成回路から出力される電圧にもとづき動作することを特徴とする請求項１２に記載の信号処理回路。
14. ひとつの半導体基板上に一体集積化したことを特徴とする請求項１２に記載の信号処理回路。

Images