JPH0415925A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、１′導
体装置における多層配線の製造方法に関するものである
。

〔従来の技術〕

半導体装置が高集積化されるにつれ、パターンの微細化
とともに、配線技術の改善が重要となってきた。この配
線の微細化に対応する技術として、多層配線技術があり
、現在数多くの半導体装置にこの技術が採用されている
。

第２Ａ図〜第２Ｅ図は、従来の半導体装置における多層
配線の製造方法を示す工程断面図であり、まず半導体基
板１（又は半導体基板に形成された半導体素子等）の上
に酸化膜２を形成する。次に酸化膜２上にアルミニウム
膜を形成し、フォトすソゲラフイー技術によりレジスト
４を形成し、レジスト４をマスクにアルミニウム膜を選
択的に除去し、第１のアルミニウム配線３を形成する。

これによって、第２Ａ図に示される構造が得られる。

次に、レジスト４を除去し、酸化膜２及びアルミニウム
配線３を被覆するようにＣＶＤ法などにより酸化膜１０
を堆積し、第２Ｂ図に示される状態とする。

次に、フォトリソグラフィー技術によりレジストアを形
成し、等方性の湿式エツチング法を用い、酸化膜１０の
上部をエツチングする。等方性エッチの為、レジストア
下の酸化膜１ｏの一部も除去され、第２Ｃ図に示される
ような状態となる。

次にレジストアをマスクに反応性イオンエツチング法を
用い、酸化膜１０をエツチングすることによって第２Ｄ
図に示される如く、接続孔８を形成する。

次にレジスト７を除去し、第２のアルミニウム配線９を
第１のアルミニウム配線３と同様の方法で形成すれば第
２Ｅ図に示されるような構造が得られる。

そして、以上のような工程を適宜、繰返すことによって
多層配線の半導体装置を得ていた。

〔発明が解決しようとする課題〕

従来の半導体装置における多層配線技術は以上のように
形成されるので、接続孔８内の側壁部に角状の部分８Ａ
が形成され（第２Ｄ図参照）、この結果、前記接続孔８
を覆うアルミニウム配線９を形成した時、前記アルミニ
ウム配線９の接続孔８内でのステップカバレッジが悪く
、抵抗値の増大や、アルミニウム配線９のマイグレーシ
ョン耐量が劣化し、デバイスの長期信頼性が低下すると
いう問題がある。

更にアルミニウム配線９の接続孔８内でのステップカバ
レッジの形状が第２Ｅ図に示される如く、ネガティブス
ロープに成りやすい為、アルミニウム配線９上に堆積さ
れる絶縁膜のステップカバレッジの悪化や、接続孔８内
への絶縁膜が埋め込み不十分になったりする。この結果
、前記絶縁膜の目的がパッシベーション膜の場合、半導
体装置への耐湿性が問題となる。また、前記絶縁膜が層
間絶縁膜の場合、その平坦性が問題となる。

この発明は、従来技術における上述の課題を解決するた
めになされたものであり、角状の部分のない接続孔を形
成することのできる半導体装置の製造方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上述の課題を解決するため、この発明における崖導体装
置の製造方法では、半導体基板上に第１の導電層を形成
する工程と、前記導電層を被覆するように第１の絶縁層
を形成する工程と、前記第１の絶縁層を被覆するように
第２の絶縁層を形成する工程と、前記第２の絶縁層上に
前記導電層の上方にあたる部分に開口部を有するエツチ
ングマスクを形成する工程と、等方性エツチングを施す
ことにより、前記開孔部の下部にあたる前記第２の絶縁
層の部分を所定の深さだけ除去する工程と、異方性エツ
チングを施すことにより、前記開孔部の下部にあたる前
記第２の絶縁層を除去する工程と、前記エツチングマス
クを除去する工程と、前記第１の絶縁層及び第２の絶縁
層に対し全面エンチングを施すことにより、前記導電層
の表面の少なくとも一部を露出するように、前記第１の
絶縁層及び第２の絶縁層の上部を除去し、これによって
前記導電層の上方に接続孔を形成する工程と、前記接続
孔を介して第１の導電層と電気的に接続された第２の導
電層を形成する工程とを備える。

〔作用〕

この発明によれば、等方性エツチング及び異方性エツチ
ングによって形成された角状の部分は、その後に施す全
面エツチングによって整形され、丸みを帯びた滑らかな
形状の接続孔となる。

また上記異方性エツチングて開孔部の下部にあたる第２
の絶縁層を除去することによって、異方性エツチング後
の絶縁層の残膜厚は第１の絶縁層の膜厚となり、残膜厚
の制御が容易となる。

〔実施例〕

以下、本発明の一実施例を図を用いて説明する。

第１Ａ図〜第１Ｇ図は、半導体装置の製造方法を示す工
程断面図であり、まず、半導体基板１（又は半導体基板
に形成された半導体素子等）の上に酸化膜２を形成する
。次に酸化膜２上にアルミニウム膜を彰成し、フォトリ
ソグラフィー技術によりエツチングマスクとしてのレジ
スト４を形成し、レジスト４をマスクにアルミニウム膜
を選択的に除去し、第１の導電層としての第１のアルミ
ニウム配線３を形成する。これによって、第１Ａ図に示
される構造か得られる。

次に、レジスト４を除去した後、酸化膜２及びアルミニ
ウム配線３を被覆するように第１の絶縁層５を堆積し、
更に、第１の絶縁層５を被覆するように第２の絶縁層６
を堆積し、第１Ｂ図に示される状態とする。

なお、この際、第１の絶縁層５及び第２の絶縁層６とし
て例えばいずれか一方を酸化膜、他方を窒化膜で構成す
ればよい。また一方をポリイミド樹脂で構成し、他方を
酸化膜もしくは窒化膜で構成してもよい。

次にフォトリソグラフィー技術により、開孔部７Ａを有
するエツチングマスクとしてのレジスト７を形成し、等
方性エツチング法を用い、第２の絶縁層６の上部をエン
チングする。等方性エンチングの為、レジスト７下の絶
縁膜の一部も除去され、第１Ｃ図に示されるような状態
となる。

次に、レジストアをマスクに反応性イオンエ、ノチング
法を用い、第２の絶縁層６を異方性工・ソチングし、第
１　Ｄ図に示される如く、開孔部７Ａの下部にあたる第
２の絶縁層６を除去して四部８Ｂを形成する。この際、
四部８Ｂの側壁部には従来同様の角状の部分８Ａか形成
される。

次に、第１Ｅ図に示される如く、レジストアを除去し、
その後節１の絶縁層５及び第２の絶縁層６に対し全面エ
ツチングを施して第１のアルミニウム配線３の一部を露
出させると第１Ｆ図に示される如（、前記角状の部分８
Ａがならされた滑らかな形状の側壁部を有する接続孔８
か得られる。

特に、この際、この全面エツチングを第１及び第２の絶
縁層５，６が同しエツチングレートとなる様な異方性エ
ツチング（所謂、エッチバック）を行うと孔底径が広か
らす、従って重ね合せマージレを大きくとる必要かなく
効果的であり、接続孔８の上トーの孔径ａ及びｂの寸法
制御もしやすくなる。

次に、第２のアルミニウム配線層を堆積し、フォトリソ
クラフィー技術によりレジストをパターニングし、この
レジストをマスクに選択的に第２のアルミニウム配線層
を除去したのち、レジストを除去すれば第１Ｇ図に示さ
れるような第２の導電層としての第２のアルミニウム配
線９か得られる。

第１Ｇ図の状態から、更に第３の配線層を形成する場合
には、第１Ｇ図に示す構造の上面を絶縁層で覆い、以下
第１Ｂ図〜第１Ｇ図の工程を繰返し実施すればよい。

更に、四部８Ｂ形成の際、第１の絶縁層を第２の絶縁層
のエツチングストッパーとして利用すれは、第１Ｅ図に
示される如く、四部８Ｂ形成後の残膜厚Ｃはウェハ面内
てほぼ均一となり、その後の全面エツチングにより形成
された接続孔８の上下の孔径ａ及びｂの寸法制御が容易
となる。

更に、本発明は、半導体基板上に形成された拡散層等の
導電層とその上方に形成される導電層としての配線層を
接続する為の接続孔を形成する場合にも適応できる。

なお、上記実施例では、導電層としての配線３９がアル
ミニウム膜よりなるものについて説明したが、アルミ合
金膜（例えばＡρＳｉ、ＡｆＳｉＣｎ、Ａ１’５ｉＴｉ
等）や高融点金属膜等であってもよく、またこれらの積
層膜であってもよい。

〔発明の効果） 以上のように、この発明によれば、等方性エツチング及
びその後の異方性エツチングによって牛しる角状の部分
を、更にその後の全面エンチングにより整形するため、
滑らかな形状の接続孔か得られ、その結果、上層導電層
の接続孔内てのステップカバレッジか改善でき、これに
より、多層配線技術における配線の信頼性が向上し、信
頼性の高い半導体装置を得ることかできる。

また、絶縁層を２層構造とし、異方性エツチングで第２
の絶縁層を除去することによって、異方性エツチング後
の絶縁層の残膜厚の制御か容易となり、接続孔径か精度
よく形成可能となる。

【図面の簡単な説明】

第１Ａ図〜第１Ｇ図はそれぞれこの発明の一実施例によ
る半導体装置の製造方法を示す工程断面図、第２Ａ図〜
第２Ｅ図はそれぞれ従来の半導体装置の製造方法を示す
工程断面図である。 図において、１は半導体基板、２，１０は酸化膜、３．
９はアルミニウム配線、４，７はレジスト、５は第１の
絶縁層、６は第２の絶縁層、８は接続孔である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に第１の導電層を形成する工程と、
   前記導電層を被覆するように第１の絶縁層を形成する工
   程と、前記第１の絶縁層を被覆するように第２の絶縁層
   を形成する工程と、前記第２の絶縁層上に前記導電層の
   上方にあたる部分に開孔部を有するエッチングマスクを
   形成する工程と、等方性エッチングを施すことにより、
   前記開孔部の下部にあたる前記第２の絶縁層の部分を所
   定の深さだけ除去する工程と、異方性エッチングを施す
   ことにより、前記開孔部の下部にあたる前記第２の絶縁
   層を除去する工程と、前記エッチングマスクを除去する
   工程と、前記第１の絶縁層及び第２の絶縁層に対し全面
   エッチングを施すことにより、前記導電層の表面の少な
   くとも一部を露出するように、前記第１の絶縁層及び第
   ２の絶縁層の上部を除去し、これによって前記導電層の
   上方に接続孔を形成する工程と、前記接続孔を介して第
   １の導電層と電気的に接続された第２の導電層を形成す
   る工程とを備えることを特徴とする半導体装置の製造方
   法。