JP3040500B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3040500B2 JP3040500B2 JP3020869A JP2086991A JP3040500B2 JP 3040500 B2 JP3040500 B2 JP 3040500B2 JP 3020869 A JP3020869 A JP 3020869A JP 2086991 A JP2086991 A JP 2086991A JP 3040500 B2 JP3040500 B2 JP 3040500B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- silicon nitride
- etching
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、多層配線を有する半
導体装置の製造方法に関するものである。
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、微細化の進む半導体装置の配線形
成工程では、一般に配線材料として、Ａｌ（アルミニウ
ム）合金が用いられている。このようなＡｌ合金は光の
反射率が高い。したがって、Ａｌ合金層を用いて多層配
線を形成する場合、下地段差に起因する配線層からの反
射光により、フォトリソグラフィ法に用いるレジストパ
ターンが断線し、所望の配線パターンを形成することが
できないという問題があった。
成工程では、一般に配線材料として、Ａｌ（アルミニウ
ム）合金が用いられている。このようなＡｌ合金は光の
反射率が高い。したがって、Ａｌ合金層を用いて多層配
線を形成する場合、下地段差に起因する配線層からの反
射光により、フォトリソグラフィ法に用いるレジストパ
ターンが断線し、所望の配線パターンを形成することが
できないという問題があった。
【０００３】このような問題を解決する方法として、配
線層であるＡｌ合金層上にＴｉＮ膜およびＴｉＯＮ膜等
の反射防止膜を形成し、この反射防止膜により配線層か
らの反射光を防止する方法がある。
線層であるＡｌ合金層上にＴｉＮ膜およびＴｉＯＮ膜等
の反射防止膜を形成し、この反射防止膜により配線層か
らの反射光を防止する方法がある。
【０００４】
【発明が解決しようとする課題】しかしながら、上述、
配線層上に形成した反射防止膜は容易にエッチング除去
することができないという問題があった。すなわち、多
層配線では、下層の配線層と上層の配線層とを電気的に
接続する場合、下層の配線層上に層間絶縁膜を形成しこ
の層間絶縁膜にスルーホールを形成し、このスルーホー
ルを通じて下層の配線層と上層の配線層とを電気的に接
続する。ここで、上述のＡｌ合金層上にＴｉＮ膜または
ＴｉＯＮ膜等の反射防止膜を形成した配線を下層の配線
層とした場合、層間絶縁膜にスルーホールを形成するに
は、通常、ＣＦ系のエッチングガスが用いられるが、反
射防止膜となるＴｉＮ膜またはＴｉＯＮ膜等を良好にエ
ッチング除去することができず、下層の配線層に反射防
止膜が残置するという問題があった。その結果、下層の
配線層と上層の配線層とのコンタクト抵抗の増大および
コンタクト抵抗のばらつきが生じるという問題があっ
た。
配線層上に形成した反射防止膜は容易にエッチング除去
することができないという問題があった。すなわち、多
層配線では、下層の配線層と上層の配線層とを電気的に
接続する場合、下層の配線層上に層間絶縁膜を形成しこ
の層間絶縁膜にスルーホールを形成し、このスルーホー
ルを通じて下層の配線層と上層の配線層とを電気的に接
続する。ここで、上述のＡｌ合金層上にＴｉＮ膜または
ＴｉＯＮ膜等の反射防止膜を形成した配線を下層の配線
層とした場合、層間絶縁膜にスルーホールを形成するに
は、通常、ＣＦ系のエッチングガスが用いられるが、反
射防止膜となるＴｉＮ膜またはＴｉＯＮ膜等を良好にエ
ッチング除去することができず、下層の配線層に反射防
止膜が残置するという問題があった。その結果、下層の
配線層と上層の配線層とのコンタクト抵抗の増大および
コンタクト抵抗のばらつきが生じるという問題があっ
た。
【０００５】また、反射防止膜となるＴｉＮ膜またはＴ
ｉＯＮ膜は、フッ化水素（ＨＦ）と水との混合液を用い
ると良好にエッチング除去することができるが、この場
合、下層の配線層であるＡｌ合金層までもエッチングさ
れるという問題があった。この発明の目的は、上記問題
点に鑑み、精密な配線パターン形状の配線層を得ること
ができ、かつ、各配線層間のコンタクト抵抗の増大およ
びコンタクト抵抗のばらつきを防止できる多層配線構造
の半導体装置の製造方法を提供することである。
ｉＯＮ膜は、フッ化水素（ＨＦ）と水との混合液を用い
ると良好にエッチング除去することができるが、この場
合、下層の配線層であるＡｌ合金層までもエッチングさ
れるという問題があった。この発明の目的は、上記問題
点に鑑み、精密な配線パターン形状の配線層を得ること
ができ、かつ、各配線層間のコンタクト抵抗の増大およ
びコンタクト抵抗のばらつきを防止できる多層配線構造
の半導体装置の製造方法を提供することである。
【０００６】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、次のようにする。第１の配線層上にシ
リコン窒化膜を形成し、このシリコン窒化膜上に反射防
止膜を形成する。そして、第１の配線層を配線パターン
形状に形成した後、シリコン窒化膜をエッチングストッ
パに用いて前記反射防止膜をエッチングして除去する。
そして、表面に層間絶縁膜を形成した後、この層間絶縁
膜およびシリコン窒化膜を選択的に除去してスルーホー
ルを形成する。このスルーホールを通じて前記第１の配
線層に電気的に接続した第２の配線層を形成する。
置の製造方法は、次のようにする。第１の配線層上にシ
リコン窒化膜を形成し、このシリコン窒化膜上に反射防
止膜を形成する。そして、第１の配線層を配線パターン
形状に形成した後、シリコン窒化膜をエッチングストッ
パに用いて前記反射防止膜をエッチングして除去する。
そして、表面に層間絶縁膜を形成した後、この層間絶縁
膜およびシリコン窒化膜を選択的に除去してスルーホー
ルを形成する。このスルーホールを通じて前記第１の配
線層に電気的に接続した第２の配線層を形成する。
【０００７】請求項２記載の半導体装置の製造方法は、
次のようにする。第１の配線層上にシリコン窒化膜を形
成し、このシリコン窒化膜上に反射防止膜を形成する。
その後、第１の配線層を配線パターン形状に形成した
後、表面に層間絶縁膜を形成する。そして、シリコン窒
化膜をエッチングストッパに用いて層間絶縁膜および反
射防止膜を選択的にエッチングして除去する。そして、
露出したシリコン窒化膜を選択的に除去してスルーホー
ルを形成した後、このスルーホールを通じて前記第１の
配線層に電気的に接続した第２の配線層を形成する。
次のようにする。第１の配線層上にシリコン窒化膜を形
成し、このシリコン窒化膜上に反射防止膜を形成する。
その後、第１の配線層を配線パターン形状に形成した
後、表面に層間絶縁膜を形成する。そして、シリコン窒
化膜をエッチングストッパに用いて層間絶縁膜および反
射防止膜を選択的にエッチングして除去する。そして、
露出したシリコン窒化膜を選択的に除去してスルーホー
ルを形成した後、このスルーホールを通じて前記第１の
配線層に電気的に接続した第２の配線層を形成する。
【０００８】
【作用】この発明の構成によれば、下層となる第１の配
線層上にシリコン窒化膜を形成し、このシリコン窒化膜
上に反射防止膜を形成する。そして、第１の配線層を配
線パターン形状に形成した後に、反射防止膜をエッチン
グする際に、シリコン窒化膜をエッチングストッパとし
て用いる。したがって、第１の配線層をエッチングする
ことがなく、かつ反射防止膜を容易かつ完全に除去する
ことができる。また、第１の配線層上に形成したシリコ
ン窒化膜は容易にエッチング除去することができる。し
たがって、スルーホール内で第１の配線層を完全に露出
することができる。
線層上にシリコン窒化膜を形成し、このシリコン窒化膜
上に反射防止膜を形成する。そして、第１の配線層を配
線パターン形状に形成した後に、反射防止膜をエッチン
グする際に、シリコン窒化膜をエッチングストッパとし
て用いる。したがって、第１の配線層をエッチングする
ことがなく、かつ反射防止膜を容易かつ完全に除去する
ことができる。また、第１の配線層上に形成したシリコ
ン窒化膜は容易にエッチング除去することができる。し
たがって、スルーホール内で第１の配線層を完全に露出
することができる。
【０００９】
【実施例】図１(a) 〜(f) はこの発明の第１の実施例の
半導体装置の製造方法を示す工程順断面図である。図１
(a) に示すように、シリコン基板１上に絶縁膜２を介し
て、下からＡｌ合金層からなる第１の配線層３，シリコ
ン窒化膜４および反射防止膜となるＴｉＮ膜５の順に形
成する。ＴｉＮ膜５の膜厚は、１００〜５００Å程度で
ある。
半導体装置の製造方法を示す工程順断面図である。図１
(a) に示すように、シリコン基板１上に絶縁膜２を介し
て、下からＡｌ合金層からなる第１の配線層３，シリコ
ン窒化膜４および反射防止膜となるＴｉＮ膜５の順に形
成する。ＴｉＮ膜５の膜厚は、１００〜５００Å程度で
ある。
【００１０】次に、図１(b) に示すように、フォトリソ
グラフィ法によりレジストパターン（図示せず）を形成
し、このレジストパターンを用いて、第１の配線層３，
シリコン窒化膜４およびＴｉＮ膜５をエッチングするこ
とにより、第１の配線層３を配線バターン形状に形成す
る。この際、反射防止膜となるＴｉＮ膜４は、第１の配
線層３による反射光を防止する。これにより、反射光に
よるレジストパターンの断線を防止することができる。
したがって、精密に第１の配線層３を配線パターン形状
に形成することができる。
グラフィ法によりレジストパターン（図示せず）を形成
し、このレジストパターンを用いて、第１の配線層３，
シリコン窒化膜４およびＴｉＮ膜５をエッチングするこ
とにより、第１の配線層３を配線バターン形状に形成す
る。この際、反射防止膜となるＴｉＮ膜４は、第１の配
線層３による反射光を防止する。これにより、反射光に
よるレジストパターンの断線を防止することができる。
したがって、精密に第１の配線層３を配線パターン形状
に形成することができる。
【００１１】次に、図１(c) に示すように、フッ化水素
（ＨＦ）と水との混合液を用いたウエットエッチングに
より、ＴｉＮ膜５をエッチングして除去する。この際、
反射防止膜であるＴｉＮ膜５は良好にエッチングするこ
とができ、しかもシリコン窒化膜４がエッチングストッ
パとなるため、第１の配線層３はエッチングされること
がない。
（ＨＦ）と水との混合液を用いたウエットエッチングに
より、ＴｉＮ膜５をエッチングして除去する。この際、
反射防止膜であるＴｉＮ膜５は良好にエッチングするこ
とができ、しかもシリコン窒化膜４がエッチングストッ
パとなるため、第１の配線層３はエッチングされること
がない。
【００１２】次に、図１(d) に示すように、表面にＳｉ
Ｏ2 等からなる層間絶縁膜６を形成し、この層間絶縁膜
６上にフォトレジスト層７を形成する。このフォトレジ
スト層７には、スルーホール形成のための開口をパター
ニングする。次に、図１(e) に示すように、フォトレジ
スト層７をマスクとして、層間絶縁膜６およびシリコン
窒化膜４を選択的に除去することにより、スルーホール
８を形成する。この際、層間絶縁膜６およびシリコン窒
化膜４は、ＣＦ系のガスを用いたドライエッチングによ
り容易に除去することができる。
Ｏ2 等からなる層間絶縁膜６を形成し、この層間絶縁膜
６上にフォトレジスト層７を形成する。このフォトレジ
スト層７には、スルーホール形成のための開口をパター
ニングする。次に、図１(e) に示すように、フォトレジ
スト層７をマスクとして、層間絶縁膜６およびシリコン
窒化膜４を選択的に除去することにより、スルーホール
８を形成する。この際、層間絶縁膜６およびシリコン窒
化膜４は、ＣＦ系のガスを用いたドライエッチングによ
り容易に除去することができる。
【００１３】そして、図１(f) に示すように、第１の配
線層３上に第２の配線層９を形成し、第１の配線層３と
第２の配線層９とをスルーホールを通じて電気的に接続
する。この第１の実施例によれば、反射防止膜となるＴ
ｉＮ膜５をエッチングして除去する際に、シリコン窒化
膜４をエッチングストッパして用いることにより、Ａｌ
合金からなる第１の配線層３がエッチングされるのをな
くすことができる。また、反射防止膜となるＴｉＮ膜５
をスルーホール８を形成する前にエッチングして除去す
るため、良好にエッチングすることができ、シリコン窒
化膜４上にＴｉＮ膜５のエッチング残りが生じることが
ない。また、エッチングストッパして用いたシリコン窒
化膜４は、ドライエッチングにより容易に除去すること
ができる。したがって、スルーホール８内で第１の配線
層３を完全に露出させることができる。その結果、第１
の配線層３と第２の配線層９とのコンタクト抵抗が低
く、コンタクト抵抗のばらつきも少ない、良好なコンタ
クト特性を有する多層配線構造の半導体装置を得ること
ができる。
線層３上に第２の配線層９を形成し、第１の配線層３と
第２の配線層９とをスルーホールを通じて電気的に接続
する。この第１の実施例によれば、反射防止膜となるＴ
ｉＮ膜５をエッチングして除去する際に、シリコン窒化
膜４をエッチングストッパして用いることにより、Ａｌ
合金からなる第１の配線層３がエッチングされるのをな
くすことができる。また、反射防止膜となるＴｉＮ膜５
をスルーホール８を形成する前にエッチングして除去す
るため、良好にエッチングすることができ、シリコン窒
化膜４上にＴｉＮ膜５のエッチング残りが生じることが
ない。また、エッチングストッパして用いたシリコン窒
化膜４は、ドライエッチングにより容易に除去すること
ができる。したがって、スルーホール８内で第１の配線
層３を完全に露出させることができる。その結果、第１
の配線層３と第２の配線層９とのコンタクト抵抗が低
く、コンタクト抵抗のばらつきも少ない、良好なコンタ
クト特性を有する多層配線構造の半導体装置を得ること
ができる。
【００１４】図２(a) 〜図２(g) はこの発明の第２の実
施例の半導体装置の製造方法を示す工程順断面図であ
る。図２(a) に示すように、シリコン基板１上に絶縁膜
２を介して、下からＡｌ合金層からなる第１の配線層
３，シリコン窒化膜４および反射防止膜となるＴｉＮ膜
５の順に形成する。
施例の半導体装置の製造方法を示す工程順断面図であ
る。図２(a) に示すように、シリコン基板１上に絶縁膜
２を介して、下からＡｌ合金層からなる第１の配線層
３，シリコン窒化膜４および反射防止膜となるＴｉＮ膜
５の順に形成する。
【００１５】次に、図２(b) に示すように、フォトリソ
グラフィ法によりレジストパターン（図示せず）を形成
し、このレジストパターンを用いて、第１の配線層３，
シリコン窒化膜４およびＴｉＮ膜５をエッチングするこ
とにより、第１の配線層３を配線バターン形状に形成す
る。この際、反射防止膜となるＴｉＮ膜５は、反射光を
防止する。これにより、反射光によるレジストパターン
の断線を防止することができる。したがって、精密に第
１の配線層３を配線パターン形状に形成することができ
る。
グラフィ法によりレジストパターン（図示せず）を形成
し、このレジストパターンを用いて、第１の配線層３，
シリコン窒化膜４およびＴｉＮ膜５をエッチングするこ
とにより、第１の配線層３を配線バターン形状に形成す
る。この際、反射防止膜となるＴｉＮ膜５は、反射光を
防止する。これにより、反射光によるレジストパターン
の断線を防止することができる。したがって、精密に第
１の配線層３を配線パターン形状に形成することができ
る。
【００１６】次に、図２(c) に示すように、表面にＳｉ
Ｏ2 等からなる層間絶縁膜６を形成し、この層間絶縁膜
６上にフォトレジスト層７を形成する。このフォトレジ
スト層７には、スルーホール形成のための開口をパター
ニングする。次に、図２(d) に示すように、フォトレジ
スト層７をマスクとして、層間絶縁膜６およびＴｉＮ膜
５を選択的にエッチングして除去する。この際、シリコ
ン窒化膜上４にＴｉＮ膜５のエッチング残り１０が生じ
る場合がある。
Ｏ2 等からなる層間絶縁膜６を形成し、この層間絶縁膜
６上にフォトレジスト層７を形成する。このフォトレジ
スト層７には、スルーホール形成のための開口をパター
ニングする。次に、図２(d) に示すように、フォトレジ
スト層７をマスクとして、層間絶縁膜６およびＴｉＮ膜
５を選択的にエッチングして除去する。この際、シリコ
ン窒化膜上４にＴｉＮ膜５のエッチング残り１０が生じ
る場合がある。
【００１７】次に、図２(e) に示すように、フッ化水素
（ＨＦ）と水との混合液を用いたウエットエッチングに
より、シリコン窒化膜４上に残置したＴｉＮ膜５のエッ
チング残り１０をエッチングして完全に除去する。この
際、反射防止膜であるＴｉＮ膜５は良好にエッチングす
ることができ、しかもシリコン窒化膜４がエッチングス
トッパとなるため、第１の配線層３はエッチングされる
ことがない。
（ＨＦ）と水との混合液を用いたウエットエッチングに
より、シリコン窒化膜４上に残置したＴｉＮ膜５のエッ
チング残り１０をエッチングして完全に除去する。この
際、反射防止膜であるＴｉＮ膜５は良好にエッチングす
ることができ、しかもシリコン窒化膜４がエッチングス
トッパとなるため、第１の配線層３はエッチングされる
ことがない。
【００１８】次に、図２(f) に示すように、フォトレジ
スト層７をマスクとして、ドライエッチングによりシリ
コン窒化膜４を除去することにより、スルーホール８を
形成する。そして、図２(g) に示すように、第１の配線
層３上に第２の配線層９を形成し、第１の配線層３と第
２の配線層９とをスルーホール８を通じて電気的に接続
する。
スト層７をマスクとして、ドライエッチングによりシリ
コン窒化膜４を除去することにより、スルーホール８を
形成する。そして、図２(g) に示すように、第１の配線
層３上に第２の配線層９を形成し、第１の配線層３と第
２の配線層９とをスルーホール８を通じて電気的に接続
する。
【００１９】この第２の実施例によれば、層間絶縁膜６
および反射防止膜であるＴｉＮ膜５を選択的にエッチン
グ除去した際に、ＴｉＮ膜５のエッチング残り１０が生
じても、さらに、シリコン窒化膜４をエッチングストッ
パに用いてＴｉＮ膜５のエッチング残り１０をエッチン
グする。これにより、ＴｉＮ膜５を完全に除去すること
ができ、かつ第１の配線層３がエッチングされるのをな
くすことができる。また、エッチングストッパして用い
るシリコン窒化膜４は、ドライエッチングにより容易に
除去することができる。したがって、スルーホール８内
で第１の配線層３を完全に露出させることができる。そ
の結果、第１の配線層３と第２の配線層９とのコンタク
ト抵抗が低く、コンタクト抵抗のばらつきも少ない、良
好なコンタクト特性を有する多層配線構造の半導体装置
を得ることができる。
および反射防止膜であるＴｉＮ膜５を選択的にエッチン
グ除去した際に、ＴｉＮ膜５のエッチング残り１０が生
じても、さらに、シリコン窒化膜４をエッチングストッ
パに用いてＴｉＮ膜５のエッチング残り１０をエッチン
グする。これにより、ＴｉＮ膜５を完全に除去すること
ができ、かつ第１の配線層３がエッチングされるのをな
くすことができる。また、エッチングストッパして用い
るシリコン窒化膜４は、ドライエッチングにより容易に
除去することができる。したがって、スルーホール８内
で第１の配線層３を完全に露出させることができる。そ
の結果、第１の配線層３と第２の配線層９とのコンタク
ト抵抗が低く、コンタクト抵抗のばらつきも少ない、良
好なコンタクト特性を有する多層配線構造の半導体装置
を得ることができる。
【００２０】また、この第２の実施例によれば、第２の
配線層９と電気的に接続した以外の領域の第１の配線層
３の最上部には、ＴｉＮ膜５が存在する。このように配
線層上の最上部にＴｉＮ膜が存在する構造の配線は、ス
トレスマイグレーション耐性に優れていることが知られ
ている。したがって、ストレスマイグレーション耐性を
向上させた高信頼性の配線を得ることができる。
配線層９と電気的に接続した以外の領域の第１の配線層
３の最上部には、ＴｉＮ膜５が存在する。このように配
線層上の最上部にＴｉＮ膜が存在する構造の配線は、ス
トレスマイグレーション耐性に優れていることが知られ
ている。したがって、ストレスマイグレーション耐性を
向上させた高信頼性の配線を得ることができる。
【００２１】なお、この第１および第２の実施例では、
配線構造を第１の配線層３および第２の配線層９からな
る２層構造としたが、これに限らず、各層間に層間絶縁
膜を介した３層以上の多層配線構造の半導体装置にも適
用できる。また、第１および第２の配線層３，９は、Ａ
ｌ合金の単層からなるが、これに限らず、例えば下から
Ｔｉ／ＴｉＮ／Ａｌ合金といった多層構造としても良
い。
配線構造を第１の配線層３および第２の配線層９からな
る２層構造としたが、これに限らず、各層間に層間絶縁
膜を介した３層以上の多層配線構造の半導体装置にも適
用できる。また、第１および第２の配線層３，９は、Ａ
ｌ合金の単層からなるが、これに限らず、例えば下から
Ｔｉ／ＴｉＮ／Ａｌ合金といった多層構造としても良
い。
【００２２】また、この第１および第２の実施例では、
フッ化水素（ＨＦ）と水との混合液を用いたウエットエ
ッチングにより、シリコン窒化膜４上に形成した反射防
止膜であるＴｉＮ膜５を選択的に除去したが、これに限
らず、シリコン窒化膜４とＴｉＮ膜５との選択比がとれ
る方法であれば、どのようなエッチング方法を用いても
良い。
フッ化水素（ＨＦ）と水との混合液を用いたウエットエ
ッチングにより、シリコン窒化膜４上に形成した反射防
止膜であるＴｉＮ膜５を選択的に除去したが、これに限
らず、シリコン窒化膜４とＴｉＮ膜５との選択比がとれ
る方法であれば、どのようなエッチング方法を用いても
良い。
【００２３】また、この第１および第２の実施例では、
反射防止膜としてＴｉＮ膜５を用いたが、これに限ら
ず、ＴｉＯＮ膜でも良い。
反射防止膜としてＴｉＮ膜５を用いたが、これに限ら
ず、ＴｉＯＮ膜でも良い。
【００２４】
【発明の効果】この発明の半導体装置の製造方法によれ
ば、第１の配線層上にシリコン窒化膜を形成し、このシ
リコン窒化膜上に反射防止膜を形成する。そして、第１
の配線層を配線パターン形状に形成した後に、反射防止
膜をエッチングする際に、シリコン窒化膜をエッチング
ストッパとして用いる。したがって、第１の配線層をエ
ッチングすることがなく、かつ、反射防止膜を容易かつ
完全に除去することができる。また、第１の配線層上に
形成したシリコン窒化膜は容易にエッチング除去するこ
とができる。したがって、スルーホール内で第１の配線
層を完全に露出することができる。
ば、第１の配線層上にシリコン窒化膜を形成し、このシ
リコン窒化膜上に反射防止膜を形成する。そして、第１
の配線層を配線パターン形状に形成した後に、反射防止
膜をエッチングする際に、シリコン窒化膜をエッチング
ストッパとして用いる。したがって、第１の配線層をエ
ッチングすることがなく、かつ、反射防止膜を容易かつ
完全に除去することができる。また、第１の配線層上に
形成したシリコン窒化膜は容易にエッチング除去するこ
とができる。したがって、スルーホール内で第１の配線
層を完全に露出することができる。
【００２５】その結果、精密な第１の配線層を配線パタ
ーンに形成することができ、かつ第１の配線層と第２の
配線層とのコンタクト抵抗が低く、コンタクト抵抗のば
らつきも少ない、良好なコンタクト特性を有する多層配
線構造の半導体装置を得ることができる。
ーンに形成することができ、かつ第１の配線層と第２の
配線層とのコンタクト抵抗が低く、コンタクト抵抗のば
らつきも少ない、良好なコンタクト特性を有する多層配
線構造の半導体装置を得ることができる。
【図１】図１(a) 〜(f) はこの発明の第１の実施例の半
導体装置の製造方法を示す工程順断面図である。
導体装置の製造方法を示す工程順断面図である。
【図２】図２(a) 〜(g) はこの発明の第２の実施例の半
導体装置の製造方法を示す工程順断面図である。
導体装置の製造方法を示す工程順断面図である。
１ シリコン基板 ２ 絶縁膜 ３ 第１の配線層 ４ シリコン窒化膜 ５ ＴｉＮ膜（反射防止膜） ６ 層間絶縁膜 ８ スルーホール ９ 第２の配線層 10 ＴｉＮ膜のエッチング残り
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 第１の配線層上にシリコン窒化膜を形成
する工程と、このシリコン窒化膜上に反射防止膜を形成
する工程と、前記第１の配線層を配線パターン形状に形
成する工程と、前記シリコン窒化膜をエッチングストッ
パに用いて前記反射防止膜をエッチングして除去する工
程と、表面に層間絶縁膜を形成する工程と、この層間絶
縁膜および前記シリコン窒化膜を選択的に除去してスル
ーホールを形成する工程と、このスルーホールを通じて
前記第１の配線層に電気的に接続した第２の配線層を形
成する工程とを含む半導体装置の製造方法。 - 【請求項２】 第１の配線層上にシリコン窒化膜を形成
する工程と、このシリコン窒化膜上に反射防止膜を形成
する工程と、前記第１の配線層を配線パターン形状に形
成する工程と、表面に層間絶縁膜を形成する工程と、前
記シリコン窒化膜をエッチングストッパに用いて前記層
間絶縁膜および前記反射防止膜を選択的にエッチングし
て除去する工程と、露出したシリコン窒化膜を選択的に
除去してスルーホールを形成する工程と、このスルーホ
ールを通じて前記第１の配線層に電気的に接続した第２
の配線層を形成する工程とを含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020869A JP3040500B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3020869A JP3040500B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330768A JPH04330768A (ja) | 1992-11-18 |
| JP3040500B2 true JP3040500B2 (ja) | 2000-05-15 |
Family
ID=12039172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3020869A Expired - Fee Related JP3040500B2 (ja) | 1991-02-14 | 1991-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3040500B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3065829B2 (ja) * | 1992-12-25 | 2000-07-17 | 新日本製鐵株式会社 | 半導体装置 |
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| KR20020019056A (ko) * | 1999-06-01 | 2002-03-09 | 히가시 데쓰로 | 반도체 장치의 제조 방법 및 제조 장치 |
| CN113661571B (zh) * | 2019-10-18 | 2025-03-14 | 富士电机株式会社 | 半导体装置及其制造方法 |
-
1991
- 1991-02-14 JP JP3020869A patent/JP3040500B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330768A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756396A (en) | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect | |
| US4541893A (en) | Process for fabricating pedestal interconnections between conductive layers in an integrated circuit | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP2003158190A (ja) | 半導体装置およびその製造方法 | |
| KR100593126B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2001250861A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2896978B2 (ja) | 半導体素子の多層配線形成方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH06204345A (ja) | 半導体装置 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0587973B2 (ja) | ||
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS63312657A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03291936A (ja) | 半導体装置の製造方法 | |
| JPH0567687A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |