JPH03248533A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03248533A JPH03248533A JP4768490A JP4768490A JPH03248533A JP H03248533 A JPH03248533 A JP H03248533A JP 4768490 A JP4768490 A JP 4768490A JP 4768490 A JP4768490 A JP 4768490A JP H03248533 A JPH03248533 A JP H03248533A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 15
- 229920001721 polyimide Polymers 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特に半導体集積回
路装置の配線構造に間する。
路装置の配線構造に間する。
従来、ポリイミド等の有機系層間絶縁膜はその上に配線
材料が直接接する構造で、半導体集積回路装置の中で用
いられてきた。
材料が直接接する構造で、半導体集積回路装置の中で用
いられてきた。
上述の有機系層間絶縁膜を用いる配線構造は、配線材料
が直接下地の有機系層間絶縁膜に接しており、配線材料
の加工に使用されるドライエ・ソチングが、例えばＡｆ
−３ｉ−Ｃｕ合金のように異方性の強いエツチングを要
求される場合にはポリイミド等の有機系層間絶縁膜も同
時に工・ンチングさるため、配線部の段差は著しく大き
いものとなる゛。
が直接下地の有機系層間絶縁膜に接しており、配線材料
の加工に使用されるドライエ・ソチングが、例えばＡｆ
−３ｉ−Ｃｕ合金のように異方性の強いエツチングを要
求される場合にはポリイミド等の有機系層間絶縁膜も同
時に工・ンチングさるため、配線部の段差は著しく大き
いものとなる゛。
本発明の有機系層間絶縁膜を用いる半導体集積回路装置
では、有機系層間絶縁膜に設けられたコンタクトホール
あるいはスルーホール近傍以外の配線材料下の有機系層
間絶縁膜と配線材料との間にのみ無機系層間絶縁膜が存
在するという構造を有している。
では、有機系層間絶縁膜に設けられたコンタクトホール
あるいはスルーホール近傍以外の配線材料下の有機系層
間絶縁膜と配線材料との間にのみ無機系層間絶縁膜が存
在するという構造を有している。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の２層配
線構造の形成を説明する工程断面図である。
線構造の形成を説明する工程断面図である。
まず、第１図（ａ）に示すように、シリコン基板１上の
膜厚５０００人のフィールド酸化膜２上に配線幅５μｍ
、膜厚１μｍのＡＩ！−３ｉ−Ｃｕ合金膜による第１層
配線３が形成され、フィールド酸化膜２および第１層配
線３上に、約１μｍの厚さのポリイミド膜４をスピンコ
ードして４００℃程度のベークを行ない、さらにプラズ
マ酸化膜５を２０００人程度被覆する。
膜厚５０００人のフィールド酸化膜２上に配線幅５μｍ
、膜厚１μｍのＡＩ！−３ｉ−Ｃｕ合金膜による第１層
配線３が形成され、フィールド酸化膜２および第１層配
線３上に、約１μｍの厚さのポリイミド膜４をスピンコ
ードして４００℃程度のベークを行ない、さらにプラズ
マ酸化膜５を２０００人程度被覆する。
次に、第１図（ｂ）に示すように、フォトレジスト６を
マスクに、まず、弗酸によるウェットエツチングあるい
はＣＦ４＋Ｈ２ガスによるドライエツチングによりプラ
ズマ酸化膜５を除去し、ひき続き、０□ガスによるドラ
イエツチングによりポリイミド膜４を除去し、スルーホ
ール９を開口する。
マスクに、まず、弗酸によるウェットエツチングあるい
はＣＦ４＋Ｈ２ガスによるドライエツチングによりプラ
ズマ酸化膜５を除去し、ひき続き、０□ガスによるドラ
イエツチングによりポリイミド膜４を除去し、スルーホ
ール９を開口する。
続いて、第１図（ｃ）に示すように、フォトレジスト６
を除去してからＡｊ？−８ｉ−Ｃｕ合金膜を約１μｍス
パッタ蒸着し、フォトレジスト８を塗布形成し、これを
マスクにしてＡＩ！−８ｉＣｕ合金膜を第２層配線７の
形状にエツチングする。このエツチングに際して、プラ
ズマ酸化膜も１０００人程度エソチングされ、プラズマ
酸化膜５ａとなる。
を除去してからＡｊ？−８ｉ−Ｃｕ合金膜を約１μｍス
パッタ蒸着し、フォトレジスト８を塗布形成し、これを
マスクにしてＡＩ！−８ｉＣｕ合金膜を第２層配線７の
形状にエツチングする。このエツチングに際して、プラ
ズマ酸化膜も１０００人程度エソチングされ、プラズマ
酸化膜５ａとなる。
ひき続き、プラズマ酸化膜５ａをＣＦａ＋Ｈ２ガスによ
るドライエツチングで除去し、フォトレジスト８を剥離
すると、第１図（ｄ）に示すように、上部に第２層配線
が無い部分でのポリイミド膜４の上面にはプラズマ酸化
膜５が存在せず、スルーホール部以外の第２層配線７と
ポリイミド膜４との間にのみに無機系の絶縁膜であると
ころのプラズマ酸化膜５が存在するＡｌ−３ｉ−Ｃｕ合
金膜による２層配線構造が形成される。
るドライエツチングで除去し、フォトレジスト８を剥離
すると、第１図（ｄ）に示すように、上部に第２層配線
が無い部分でのポリイミド膜４の上面にはプラズマ酸化
膜５が存在せず、スルーホール部以外の第２層配線７と
ポリイミド膜４との間にのみに無機系の絶縁膜であると
ころのプラズマ酸化膜５が存在するＡｌ−３ｉ−Ｃｕ合
金膜による２層配線構造が形成される。
第２図は本発明の第２の実施例である１層配線の場合の
縦断面図である。
縦断面図である。
本実施例では、Ｐ型シリコン基板１ａに設けられたＮ＋
拡散層１１上のコンタクトホールをタングステン１２で
埋め込んある。Ｐ型シリコン基板ｌａ上にはフィールド
酸化Ｍ２．熱酸化膜２ａが形成され、フィールド酸化膜
２．熱酸化膜２ａの直下にはＰ′″拡散層１０．Ｎ＋拡
散層１１が形成されている。フィールド酸化膜２および
熱酸化膜２ａの上にポリイミド膜４．プラズマ酸化膜５
を順次形成してから、フォトレジストをマスクにコンタ
クトホールを開口し、タングステン１２を全面に堆積し
た後エッチバックによりコンタクトホールをタングステ
ン１２で埋め込む。ここで、プラズマ酸化膜５は、タン
グステン１２のエッチバックの際に、ポリイミド膜４に
対するマスクとして機能する。続いて、ＡＩ！−８ｉ−
Ｃｕ合金膜を被着し、フォトレジストをマスクにして、
ＡｆＳｉ−Ｃｕ合金膜のエツチングおよび配線形成領域
以外のプラズマ酸化膜のエツチングを行ない、第１層配
線３ａを形成する。
拡散層１１上のコンタクトホールをタングステン１２で
埋め込んある。Ｐ型シリコン基板ｌａ上にはフィールド
酸化Ｍ２．熱酸化膜２ａが形成され、フィールド酸化膜
２．熱酸化膜２ａの直下にはＰ′″拡散層１０．Ｎ＋拡
散層１１が形成されている。フィールド酸化膜２および
熱酸化膜２ａの上にポリイミド膜４．プラズマ酸化膜５
を順次形成してから、フォトレジストをマスクにコンタ
クトホールを開口し、タングステン１２を全面に堆積し
た後エッチバックによりコンタクトホールをタングステ
ン１２で埋め込む。ここで、プラズマ酸化膜５は、タン
グステン１２のエッチバックの際に、ポリイミド膜４に
対するマスクとして機能する。続いて、ＡＩ！−８ｉ−
Ｃｕ合金膜を被着し、フォトレジストをマスクにして、
ＡｆＳｉ−Ｃｕ合金膜のエツチングおよび配線形成領域
以外のプラズマ酸化膜のエツチングを行ない、第１層配
線３ａを形成する。
以上説明したように本発明は、有機系層間絶縁膜を用い
る半導体集積回路装置において、コンタクトホールある
いはスルーホール近傍以外の有機系層間絶縁膜上の配線
材料の下のみに無機系の絶縁膜が存在する構造にするこ
とにより、配線形成時の異方性のドライエツチングの際
にもこの無機系の絶縁膜が有機系層間絶縁膜のエツチン
グストッパーとして働くために有機系層間絶縁膜のエツ
チングは回避される。配線形成のエツチングが終了した
後、この配線をマスクにして露出した無機系の絶縁膜を
選択的に除去することにより、上部に配線が存在しない
部分の有機系層間絶縁膜は無機系の絶縁膜に対するエツ
チングガスに晒されてもエツチングされることは無い。
る半導体集積回路装置において、コンタクトホールある
いはスルーホール近傍以外の有機系層間絶縁膜上の配線
材料の下のみに無機系の絶縁膜が存在する構造にするこ
とにより、配線形成時の異方性のドライエツチングの際
にもこの無機系の絶縁膜が有機系層間絶縁膜のエツチン
グストッパーとして働くために有機系層間絶縁膜のエツ
チングは回避される。配線形成のエツチングが終了した
後、この配線をマスクにして露出した無機系の絶縁膜を
選択的に除去することにより、上部に配線が存在しない
部分の有機系層間絶縁膜は無機系の絶縁膜に対するエツ
チングガスに晒されてもエツチングされることは無い。
このため、配線部における段差は、配線材料および無機
系の絶縁膜の膜厚の和によって決定され、配線形成のエ
ツチングに伴なう有機系層間絶縁膜のエツチングが生じ
ないことから、従来のように配線部における段差が増大
するという問題は回避される。
系の絶縁膜の膜厚の和によって決定され、配線形成のエ
ツチングに伴なう有機系層間絶縁膜のエツチングが生じ
ないことから、従来のように配線部における段差が増大
するという問題は回避される。
第１図（ａ）〜（ｄ）は本発明の第１の実施例の２層配
線構造の形成を説明する工程断面図、第２図は本発明の
第２の実施例の縦断面図である。 １・・シリコン基板、Ｉａ・・・Ｐ型シリコン基板、２
・・・フィールド酸化膜、２ａ・・・熱酸化膜、３．３
ａ・・・第１層配線、４・・・ポリイミド膜、５，５ａ
・・・プラズマ酸化膜、６．８・・・フォトレジスト、
７・・・第２層配線、９・・・スルーホール、ｌＯ・・
・Ｐ＋拡散層、１１・・・Ｎ４拡散層、１２・・・タン
グステン。
線構造の形成を説明する工程断面図、第２図は本発明の
第２の実施例の縦断面図である。 １・・シリコン基板、Ｉａ・・・Ｐ型シリコン基板、２
・・・フィールド酸化膜、２ａ・・・熱酸化膜、３．３
ａ・・・第１層配線、４・・・ポリイミド膜、５，５ａ
・・・プラズマ酸化膜、６．８・・・フォトレジスト、
７・・・第２層配線、９・・・スルーホール、ｌＯ・・
・Ｐ＋拡散層、１１・・・Ｎ４拡散層、１２・・・タン
グステン。
Claims (1)
- 有機系層間絶縁膜を用いる半導体集積回路装置におい
て、前記有機系層間絶縁膜に設けられたコンタクトホー
ル近傍以外あるいはスルーホール近傍以外の前記有機系
層間絶縁膜上の配線材料下のみに無機系の絶縁膜が存在
することを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4768490A JPH03248533A (ja) | 1990-02-27 | 1990-02-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4768490A JPH03248533A (ja) | 1990-02-27 | 1990-02-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03248533A true JPH03248533A (ja) | 1991-11-06 |
Family
ID=12782107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4768490A Pending JPH03248533A (ja) | 1990-02-27 | 1990-02-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03248533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191020A (ja) * | 2003-07-01 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-02-27 JP JP4768490A patent/JPH03248533A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191020A (ja) * | 2003-07-01 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| JPH0587973B2 (ja) | ||
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH06326197A (ja) | 半導体装置の製造方法 | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPH01150340A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0669347A (ja) | 半導体装置の製造方法 | |
| JPH0748518B2 (ja) | 半導体装置の製造方法 | |
| JPH0590423A (ja) | 半導体装置 | |
| JPS62200746A (ja) | 半導体装置 |