JPH04356944A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH04356944A JPH04356944A JP7091491A JP7091491A JPH04356944A JP H04356944 A JPH04356944 A JP H04356944A JP 7091491 A JP7091491 A JP 7091491A JP 7091491 A JP7091491 A JP 7091491A JP H04356944 A JPH04356944 A JP H04356944A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 49
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000011574 phosphorus Substances 0.000 claims abstract description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052796 boron Inorganic materials 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000010410 layer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000001035 drying Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 23
- 239000012535 impurity Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract 5
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052682 stishovite Inorganic materials 0.000 abstract 5
- 229910052905 tridymite Inorganic materials 0.000 abstract 5
- 101000635799 Homo sapiens Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Proteins 0.000 abstract 1
- 102100030852 Run domain Beclin-1-interacting and cysteine-rich domain-containing protein Human genes 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高信頼性の配線を形成
する半導体装置およびその製造方法に関する。
する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路が微細化するにつ
れて、層間絶縁膜中に含まれる不純物が配線やシリコン
基板に及ぼす影響も無視できなくなってきている。従っ
て、配線を形成する際に、層間絶縁膜中に含まれる不純
物が配線やシリコン基板に影響を与えないような半導体
装置の製造方法が切望されている。
れて、層間絶縁膜中に含まれる不純物が配線やシリコン
基板に及ぼす影響も無視できなくなってきている。従っ
て、配線を形成する際に、層間絶縁膜中に含まれる不純
物が配線やシリコン基板に影響を与えないような半導体
装置の製造方法が切望されている。
【０００３】図２（ａ）〜（ｆ）は従来の半導体装置の
製造方法の工程断面図を示すものである。まず図２（ａ
）に示すようにシリコン基板１上に酸化シリコン膜２、
窒化シリコン膜３、ボロンおよび燐あるいはその一方を
含む酸化シリコン膜４をこの順に成長させて、熱処理を
行い、図２（ｂ），（ｃ）に示すようにフォトレジスト
パターン５を介してコンタクトホールを形成する。 次に、フォトレジストパターン５を除去後、図２（ｄ）
〜（ｆ）に示すようにアルミニウム合金膜６を蒸着し、
フォトレジストパターン７を介してこのアルミニウム合
金膜６をドライエッチングして配線を形成するものであ
り、層間絶縁膜を構成するボロンおよび燐あるいはその
一方を含む酸化シリコン膜４と配線を構成するアルミニ
ウム合金膜６は直接接触していた。
製造方法の工程断面図を示すものである。まず図２（ａ
）に示すようにシリコン基板１上に酸化シリコン膜２、
窒化シリコン膜３、ボロンおよび燐あるいはその一方を
含む酸化シリコン膜４をこの順に成長させて、熱処理を
行い、図２（ｂ），（ｃ）に示すようにフォトレジスト
パターン５を介してコンタクトホールを形成する。 次に、フォトレジストパターン５を除去後、図２（ｄ）
〜（ｆ）に示すようにアルミニウム合金膜６を蒸着し、
フォトレジストパターン７を介してこのアルミニウム合
金膜６をドライエッチングして配線を形成するものであ
り、層間絶縁膜を構成するボロンおよび燐あるいはその
一方を含む酸化シリコン膜４と配線を構成するアルミニ
ウム合金膜６は直接接触していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体装置の製造方法においては、ボロン
および燐あるいはその一方を含む酸化シリコン膜４に含
まれる不純物が、アルミニウム合金膜６に拡散し、アル
ミニウム合金膜６のボイドを引き起こしたり、またこの
アルミニウム合金膜６を通してシリコン基板１中に拡散
してトランジスタの特性を変動させるという課題があっ
た。
ような従来の半導体装置の製造方法においては、ボロン
および燐あるいはその一方を含む酸化シリコン膜４に含
まれる不純物が、アルミニウム合金膜６に拡散し、アル
ミニウム合金膜６のボイドを引き起こしたり、またこの
アルミニウム合金膜６を通してシリコン基板１中に拡散
してトランジスタの特性を変動させるという課題があっ
た。
【０００５】本発明は、上記従来の課題を解決しようと
するもので、ボロンおよび燐あるいはその一方を含む酸
化シリコン膜４に含まれる不純物が、アルミニウム合金
膜６に拡散することを抑えることができる優れた半導体
装置およびその製造方法を提供することを目的としてい
る。
するもので、ボロンおよび燐あるいはその一方を含む酸
化シリコン膜４に含まれる不純物が、アルミニウム合金
膜６に拡散することを抑えることができる優れた半導体
装置およびその製造方法を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、第１酸化シリコン膜、第１窒
化シリコン膜、ボロンおよび燐のうち少なくとも一つを
含む酸化シリコン膜および第２窒化シリコン膜、ボロン
および燐のうち少なくとも一つを含む酸化シリコン膜お
よび第２窒化シリコン膜の４層の層間絶縁膜構成よりな
る半導体装置とその層間絶縁膜に形成したコンタクトホ
ールと、そのコンタクトホール側壁に形成された第３窒
化シリコン膜および第２酸化シリコン膜からなる側壁絶
縁膜と、前述の層間絶縁膜上に形成され前述のコンタク
トホールを介して半導体基板表面に接続された配線とを
有する構成の半導体装置等よりなる。
に本発明の半導体装置は、第１酸化シリコン膜、第１窒
化シリコン膜、ボロンおよび燐のうち少なくとも一つを
含む酸化シリコン膜および第２窒化シリコン膜、ボロン
および燐のうち少なくとも一つを含む酸化シリコン膜お
よび第２窒化シリコン膜の４層の層間絶縁膜構成よりな
る半導体装置とその層間絶縁膜に形成したコンタクトホ
ールと、そのコンタクトホール側壁に形成された第３窒
化シリコン膜および第２酸化シリコン膜からなる側壁絶
縁膜と、前述の層間絶縁膜上に形成され前述のコンタク
トホールを介して半導体基板表面に接続された配線とを
有する構成の半導体装置等よりなる。
【０００７】
【作用】この構成によって、ボロンおよび燐のうち少な
くとも一つを含む酸化シリコン膜上部は第２窒化シリコ
ン膜で覆われ、またコンタクトホールの側壁は第３窒化
シリコン膜と第２酸化シリコン膜からなる側壁絶縁膜で
覆われているために、ボロンおよび燐のうち少なくとも
一つを含む酸化シリコン膜中に含まれる不純物が、アル
ミニウム合金膜あるいはシリコン基板へ拡散することを
抑えることが可能となる。
くとも一つを含む酸化シリコン膜上部は第２窒化シリコ
ン膜で覆われ、またコンタクトホールの側壁は第３窒化
シリコン膜と第２酸化シリコン膜からなる側壁絶縁膜で
覆われているために、ボロンおよび燐のうち少なくとも
一つを含む酸化シリコン膜中に含まれる不純物が、アル
ミニウム合金膜あるいはシリコン基板へ拡散することを
抑えることが可能となる。
【０００８】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１（ａ）〜（ｉ）は、本発明の
一実施例における半導体装置の製造方法の断面図を示す
ものである。まず図１（ａ）に示すようにトランジスタ
等がすでに形成されたシリコン基板８上に膜厚５〜３０
ｎｍの第１酸化シリコン膜、膜厚１０〜６０ｎｍの第１
窒化シリコン膜１０、膜厚４００〜１，０００ｎｍのボ
ロン及び燐あるいはその一方を含む酸化シリコン膜１１
をこの順に成長させた後に、８００〜９５０℃で熱処理
を行う。続いて図１（ｂ）に示すように第２窒化シリコ
ン膜１２を成長させて、上記の４層から構成される層間
絶縁膜を形成し、図１（Ｃ）に示すフォトレジストパタ
ーン１３を介して、弗素系ガスにより４層から構成され
る層間絶縁膜をドライエッチングして、図１（ｄ）に示
すようにコンタクトホールを形成する。次に図１（ｅ）
に示すように、膜厚５０〜１００ｎｍの第３窒化シリコ
ン膜１４、膜厚５０〜２００ｎｍの第２酸化シリコン膜
１５をこの順に成長させて、弗素系ガスを用いてコンタ
クトホール底部の第３窒化シリコン膜１４と第２酸化シ
リコン膜１５がエッチングされてシリコン基板８が露出
するまで異方性ドライエッチングを行い、図１（ｆ）に
示すような、コンタクトホールの側壁に第３窒化シリコ
ン膜１４と第２酸化シリコン膜１５からなる側壁絶縁膜
を形成し、図１（ｇ）〜（ｉ）に示すように膜厚６００
〜１，０００ｎｍのアルミニウム合金膜１６を蒸着し、
フォトレジストパターン１７を介してアルミニウム合金
膜１６を塩素および臭素系ガスを用いてドライエッチン
グして配線を形成する。
照しながら説明する。図１（ａ）〜（ｉ）は、本発明の
一実施例における半導体装置の製造方法の断面図を示す
ものである。まず図１（ａ）に示すようにトランジスタ
等がすでに形成されたシリコン基板８上に膜厚５〜３０
ｎｍの第１酸化シリコン膜、膜厚１０〜６０ｎｍの第１
窒化シリコン膜１０、膜厚４００〜１，０００ｎｍのボ
ロン及び燐あるいはその一方を含む酸化シリコン膜１１
をこの順に成長させた後に、８００〜９５０℃で熱処理
を行う。続いて図１（ｂ）に示すように第２窒化シリコ
ン膜１２を成長させて、上記の４層から構成される層間
絶縁膜を形成し、図１（Ｃ）に示すフォトレジストパタ
ーン１３を介して、弗素系ガスにより４層から構成され
る層間絶縁膜をドライエッチングして、図１（ｄ）に示
すようにコンタクトホールを形成する。次に図１（ｅ）
に示すように、膜厚５０〜１００ｎｍの第３窒化シリコ
ン膜１４、膜厚５０〜２００ｎｍの第２酸化シリコン膜
１５をこの順に成長させて、弗素系ガスを用いてコンタ
クトホール底部の第３窒化シリコン膜１４と第２酸化シ
リコン膜１５がエッチングされてシリコン基板８が露出
するまで異方性ドライエッチングを行い、図１（ｆ）に
示すような、コンタクトホールの側壁に第３窒化シリコ
ン膜１４と第２酸化シリコン膜１５からなる側壁絶縁膜
を形成し、図１（ｇ）〜（ｉ）に示すように膜厚６００
〜１，０００ｎｍのアルミニウム合金膜１６を蒸着し、
フォトレジストパターン１７を介してアルミニウム合金
膜１６を塩素および臭素系ガスを用いてドライエッチン
グして配線を形成する。
【０００９】以上のように本実施例によれば、ボロンお
よび燐あるいはその一方を含む酸化シリコン膜１１上部
は第２窒化シリコン膜１２で覆われ、またコンタクトホ
ールの側壁は第３窒化シリコン膜１４と第２酸化シリコ
ン膜１５からなる側壁絶縁膜で覆われているために、ボ
ロンおよび燐あるいはその一方を含む酸化シリコン膜１
１中に含まれる不純物が、アルミニウム合金膜１６ある
いはシリコン基板８へ拡散することを抑えることができ
、これによりアルミニウム合金膜１６のボイドやシリコ
ン基板８に形成されたトランジスタへの影響を抑えるこ
とができる。
よび燐あるいはその一方を含む酸化シリコン膜１１上部
は第２窒化シリコン膜１２で覆われ、またコンタクトホ
ールの側壁は第３窒化シリコン膜１４と第２酸化シリコ
ン膜１５からなる側壁絶縁膜で覆われているために、ボ
ロンおよび燐あるいはその一方を含む酸化シリコン膜１
１中に含まれる不純物が、アルミニウム合金膜１６ある
いはシリコン基板８へ拡散することを抑えることができ
、これによりアルミニウム合金膜１６のボイドやシリコ
ン基板８に形成されたトランジスタへの影響を抑えるこ
とができる。
【００１０】なお、上記実施例では配線はアルミニウム
合金膜の一層から構成されるとしたが、バリアメタル合
金とアルミニウム合金から構成される配線を適用しても
よい。
合金膜の一層から構成されるとしたが、バリアメタル合
金とアルミニウム合金から構成される配線を適用しても
よい。
【００１１】またアルミニウム合金膜以外の配線でもよ
い。
い。
【００１２】
【発明の効果】以上のように本発明は第１酸化シリコン
膜、第１窒化シリコン膜、ボロンおよび燐のうち少なく
とも一つを含む酸化シリコン膜、第２窒化シリコン膜の
４層から構成される層間絶縁膜と、その層間絶縁膜に形
成されたコンタクトホールと、そのコンタクトホールの
側壁に形成された第３窒化シリコン膜と第２酸化シリコ
ン膜からなる側壁絶縁膜と、コンタクトホールを介して
半導体基板表面に接続して形成されたアルミニウム合金
膜等の配線とを有する構成であるのでボロンおよび燐の
うち少なくとも一つを含む酸化シリコン膜中に含まれる
不純物が、アルミニウム合金膜等あるいはシリコン基板
へ拡散することを抑えることができ、これによりアルミ
ニウム合金膜等のボイドやシリコン基板に形成されたト
ランジスタへの影響を抑えることができる優れた半導体
装置およびその製造方法を提供できる。
膜、第１窒化シリコン膜、ボロンおよび燐のうち少なく
とも一つを含む酸化シリコン膜、第２窒化シリコン膜の
４層から構成される層間絶縁膜と、その層間絶縁膜に形
成されたコンタクトホールと、そのコンタクトホールの
側壁に形成された第３窒化シリコン膜と第２酸化シリコ
ン膜からなる側壁絶縁膜と、コンタクトホールを介して
半導体基板表面に接続して形成されたアルミニウム合金
膜等の配線とを有する構成であるのでボロンおよび燐の
うち少なくとも一つを含む酸化シリコン膜中に含まれる
不純物が、アルミニウム合金膜等あるいはシリコン基板
へ拡散することを抑えることができ、これによりアルミ
ニウム合金膜等のボイドやシリコン基板に形成されたト
ランジスタへの影響を抑えることができる優れた半導体
装置およびその製造方法を提供できる。
【図１】本発明の一実施例における半導体装置の製造方
法の工程順の断面図
法の工程順の断面図
【図２】従来の半導体装置の製造方法の工程順の断面図
８ シリコン基板（半導体基板）９ 第１
酸化シリコン膜 １０ 第１窒化シリコン膜 １１ ボロンおよび燐のうち少なくとも一つを含む酸
化シリコン膜 １２ 第２窒化シリコン膜 １３ フォトレジストパターン １４ 第３窒化シリコン膜 １５ 第２酸化シリコン膜 １６ アルミニウム合金膜（配線） １７ フォトレジストパターン
酸化シリコン膜 １０ 第１窒化シリコン膜 １１ ボロンおよび燐のうち少なくとも一つを含む酸
化シリコン膜 １２ 第２窒化シリコン膜 １３ フォトレジストパターン １４ 第３窒化シリコン膜 １５ 第２酸化シリコン膜 １６ アルミニウム合金膜（配線） １７ フォトレジストパターン
Claims (4)
- 【請求項１】 トランジスタ等が形成された半導体基
板上に順次形成された第１酸化シリコン膜、第１窒化シ
リコン膜、ボロンおよび燐のうち少なくとも一つを含む
酸化シリコン膜および第２窒化シリコン膜の４層で構成
された層間絶縁膜を有する半導体装置。 - 【請求項２】 半導体基板上に順次パターン形成され
た第１酸化シリコン膜、第１窒化シリコン膜、ボロンお
よび燐のうち少なくとも一つを含む酸化シリコン膜およ
び第２シリコン膜の４層で構成された層間絶縁膜と、そ
の層間絶縁膜の一部分をエッチングして形成されたコン
タクトホールと、そのコンタクトホールの側壁に順次形
成された第３窒化シリコン膜および第２酸化シリコン膜
からなる側壁絶縁膜と、前記層間絶縁膜上に形成され前
記コンタクトホールを介して前記前記半導体基板表面に
接続された配線とを少なくとも有する半導体装置。 - 【請求項３】 トランジスタ等の形成されたシリコン
基板上に第１酸化シリコン膜、第１窒化シリコン膜、ボ
ロンおよび燐のうち少なくとも一つを含む酸化シリコン
膜を順次形成して、熱処理を行った後、そのボロンおよ
び燐のうち少なくとも一つを含む酸化シリコン膜上に第
２窒化シリコン膜を成長させてなる４層構造の層間絶縁
膜を形成する工程を少なくとも有する半導体装置の製造
方法。 - 【請求項４】 請求項３記載の半導体装置の製造方法
の４層構造の層間絶縁膜を形成した後、その層間絶縁膜
の一部分をフォトレジストパターンを用いてドライエッ
チングし、コンタクトホールを形成する工程と、そのフ
ォトレジストパターンを除去した後、全表面に第３窒化
シリコン膜、第２酸化シリコン膜を順次形成する工程と
、その第３窒化シリコン膜及び第２酸化シリコン膜を異
方性ドライエッチングして、前記コンタクトホールの側
壁に前記３窒化シリコン膜と第２酸化シリコン膜からな
る側壁絶縁膜を形成する工程と、前記層間絶縁膜上に前
記コンタクトホールを介して前記半導体基板表面に接続
された配線をパターン形成する工程とを少なくとも有す
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091491A JPH04356944A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7091491A JPH04356944A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04356944A true JPH04356944A (ja) | 1992-12-10 |
Family
ID=13445258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7091491A Pending JPH04356944A (ja) | 1991-04-03 | 1991-04-03 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04356944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158765A (zh) * | 2015-04-24 | 2016-11-23 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| US10607848B2 (en) | 2015-05-08 | 2020-03-31 | Macronix International Co., Ltd. | Method of fabricating semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6482653A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Semiconductor integrated circuit |
| JPH01122139A (ja) * | 1987-11-05 | 1989-05-15 | Fujitsu Ltd | 半導体装置 |
| JPH0225026A (ja) * | 1988-06-06 | 1990-01-26 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JPH02239625A (ja) * | 1989-03-13 | 1990-09-21 | Sharp Corp | 半導体装置 |
-
1991
- 1991-04-03 JP JP7091491A patent/JPH04356944A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6482653A (en) * | 1987-09-25 | 1989-03-28 | Nec Corp | Semiconductor integrated circuit |
| JPH01122139A (ja) * | 1987-11-05 | 1989-05-15 | Fujitsu Ltd | 半導体装置 |
| JPH0225026A (ja) * | 1988-06-06 | 1990-01-26 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JPH02239625A (ja) * | 1989-03-13 | 1990-09-21 | Sharp Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106158765A (zh) * | 2015-04-24 | 2016-11-23 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
| US10607848B2 (en) | 2015-05-08 | 2020-03-31 | Macronix International Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4966870A (en) | Method for making borderless contacts | |
| US5110712A (en) | Incorporation of dielectric layers in a semiconductor | |
| US5256564A (en) | Method for manufacturing semiconductor device having a contact structure | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| EP0296707A1 (en) | Incorporation of dielectric layers in a semiconductor | |
| JPH04356944A (ja) | 半導体装置およびその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2545450B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0313745B2 (ja) | ||
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPS6265426A (ja) | 半導体への溝又は穴あけ方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS6358373B2 (ja) | ||
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPS59211249A (ja) | 配線形成方法 |