JPH065720A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、半導体装置の高集積化にともなっ
てコンタクトホールの内径が小さくなりかつその深さが
深くなった場合にも、そのコンタクトホール内に形成さ
れる導電層と半導体基板とのコンタクト抵抗の上昇を有
効に防止することが可能な半導体装置を提供することを
目的とする。 【構成】 本発明は、上記目的を達成するため、半導体
基板１の表面にコンタクトホール４の内径よりも大きい
内径を有する凹部６を形成する。そしてその凹部６内に
凹部６の底面と両側面とで不純物拡散層２に接触する埋
込導電膜７を形成する。そしてコンタクトホール４を介
して埋込導電膜７と導電層５とを接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、コンタクトホールを有する半
導体装置およびその製造方法に関する。

【０００２】

【従来の技術】従来、多層配線構造を有する半導体装置
において、上層と下層とを接続するためのコンタクトホ
ールを有する半導体装置が知られている。図１９は、従
来の多結晶シリコン層と半導体基板とのコンタクト構造
を示した断面図である。図１９を参照して、この従来の
コンタクト構造は、半導体基板１０１の主表面上の所定
領域に形成された半導体基板１０１とは反対の導電型を
有する不純物拡散層１０２と、半導体基板１０１の主表
面を覆うように形成され、不純物拡散層１０２上の所定
領域にコンタクトホール１０４を有する絶縁層１０３
と、コンタクトホール１０４内で不純物拡散層１０２に
電気的に接続するとともに絶縁層１０３の表面上に沿っ
て延びるように形成された多結晶シリコン層１０５とを
備えている。図２０および図２１は、図１９に示したコ
ンタクト構造の製造プロセスを説明するための断面図構
造図である。図１９ないし図２１を参照して、次に図１
９に示したコンタクト構造の製造プロセスについて説明
する。

【０００３】まず、図２０に示すように、半導体基板１
０１の主表面上の所定領域にイオン注入法などを用いて
不純物拡散層１０２を形成する。次に、図２１に示すよ
うに、半導体基板１０１上の全面を覆うようにＣＶＤ法
などを用いて絶縁層１０３を形成する。そして、絶縁層
１０３上の所定領域に写真製版技術を用いてレジストパ
ターン１０６を形成する。レジストパターン１０６をマ
スクとして絶縁層１０３を異方性エッチングすることに
よって、コンタクトホール１０４を形成する。この時点
でレジストパターン１０６をアッシングまたは薬液処理
などによって除去する。

【０００４】最後に図１９に示したように、ＣＶＤ法な
どを用いてコンタクトホール１０４が十分に埋まる膜厚
で多結晶シリコン層１０５を形成する。このようにし
て、コンタクトホール１０４を介して不純物拡散層１０
２と多結晶シリコン層１０５とが電気的に接続される。

【０００５】図２２は、従来のアルミニウム層と半導体
基板とをタングステンプラグを介して電気的に接続した
コンタクト構造を示した断面図である。図２２を参照し
て、この従来のコンタクト構造は、コンタクトホール１
０４内の不純物拡散層１０２表面上およびコンタクトホ
ール１０４の内側面ならびに絶縁層１０３の表面上にチ
タン層１１０が形成されている。コンタクトホール１０
４内のチタン層１１０によって囲まれた領域には、タン
グステンプラグ１１１が埋込むように形成されている。
コンタクトホール１０４内でタングステンプラグ１１１
に電気的に接続するとともに絶縁層１０３上に位置する
チタン層１１０上に沿ってアルミニウム層１１２が形成
されている。図２３および図２４は、図２２に示した従
来のコンタクト構造の製造プロセスを説明するための断
面図である。図２２ないし図２４を参照して、次に図２
２に示したコンタクト構造の製造プロセスについて説明
する。

【０００６】まず、図２３に示すまでの工程は、図２０
および図２１に示した製造プロセスと同様である。この
時点で図２３に示すように、バリアメタル層となるチタ
ン層１１０をコンタクトホール１０４の底を十分に覆う
程度（１００Å以上）にスパッタリング法などを用いて
形成する。チタン層１１０上にコンタクトホール１０４
が十分に埋まる膜厚でタングステン層１１１ａをＣＶＤ
法などを用いて形成する。

【０００７】次に、図２４に示すように、タングステン
層１１１をその上表面が少なくともコンタクトホール１
０４の開口面より下に位置するように（つまりｂ＜ａ）
異方性または等方性エッチングによってエッチバックす
る。

【０００８】最後に、図２２に示したように、全面にア
ルミニウム層１１２をスパッタリング法などを用いて形
成する。これにより、アルミニウム層１１２と不純物拡
散層１０２とが電気的に接続されるように構成する。こ
のように、アルミニウム層１１２と不純物拡散層１０２
との間にタングステンプラグ１１１を形成したのは、コ
ンタクトホール１０４が深くかつ直径が小さい場合（た
とえば深さ１．５μｍ以上でかつ直径０．８μｍ以下）
には、アルミニウム層１１２のコンタクトホール１０４
へのカバレッジ（被覆特性）が極端に悪いため、コンタ
クトホール１０４の側壁にアルミニウム層１１２を形成
することが困難になるためである。そのため、タングス
テンプラグ１１１を仲介層として用いているのである。
また、タングステンプラグ１１１は、ＣＶＤ法によりコ
ンタクトホール１０４を埋込みながら形成できるととも
に半導体装置の動作特性を損なわないような低抵抗な物
質であるため、このような用途に用いられる。ところ
が、タングステンプラグ１１１を用いた場合に、タング
ステンプラグ１１１と不純物拡散層１０２とを直接接触
させると、タングステンプラグ１１１が半導体基板１０
１からシリコンを吸上げタングステンプラグ１１１の底
面に空洞部ができるという不都合が生じる。これによ
り、コンタクト抵抗が著しく上昇してしまうという問題
点がある。これを解決するため、従来では図２２に示す
ように、タングステンプラグ１１１と不純物拡散層１０
２との間にバリアメタル層としてのチタン層１１０を設
けるように構成している。

【０００９】

【発明が解決しようとする課題】前述のように従来の半
導体装置のコンタクト構造は、図１９および図２２に示
したような構造を有している。そしてこのような構造で
は、半導体装置の多層化および微細化がさらに進むにつ
れて、コンタクトホール１０４は、その直径が小さくな
るとともにその深さがより深くなる傾向にある。このた
め、図１９および図２２に示したコンタクト構造におい
ては、半導体基板１０１と多結晶シリコン層１０５また
はタングステンプラグ１１１との接触面積が減少する。
この結果、コンタクト抵抗が高くなるという問題点があ
った。

【００１０】また、特に図２２に示した構造では、バリ
アメタル層としてのチタン層１１０をコンタクトホール
１０４の底部に形成するのが困難になるという問題点が
あった。

【００１１】この発明は、上記のような課題を解決する
ためになされたもので、請求項１に記載の発明の目的
は、半導体装置において、コンタクト部分の接触面積を
増加させることである。

【００１２】請求項２に記載の発明の目的は、半導体装
置において、半導体装置の高集積化にともなってコンタ
クトホールの内径が小さくなりかつコンタクトホールの
深さが深くなった場合にも、コンタクトホールの底部に
バリアメタル層を容易に形成することである。

【００１３】請求項３に記載の発明の目的は、半導体装
置の製造方法において、高集積化された場合にもコンタ
クト部分の接触面積を増加し得る半導体装置を容易に製
造することである。

【００１４】

【課題を解決するための手段】請求項１における半導体
装置は、主表面を有し、その主表面上の所定領域に第１
の内径の凹部を有する第１導電型の半導体基板と、半導
体基板の凹部表面上に沿って形成された第２導電型の不
純物領域と、凹部の底面と側面とで不純物領域に電気的
に接続するように凹部内に形成された第１の導電層と、
半導体基板を覆うように形成され第１の導電層上の所定
領域に第１の内径よりも小さい第２の内径の開口を有す
る絶縁層と、開口内で第１の導電層に電気的に接続され
第１の導電層と実質的に等しい材料からなる第２の導電
層とを備えている。

【００１５】請求項３における半導体装置の製造方法
は、第１導電型の半導体基板の主表面上の所定領域に第
１の内径を有する凹部を形成する工程と、凹部の主表面
上に沿って第２導電型の不純物領域を形成する工程と、
凹部の底面と側面とで不純物領域に電気的に接続するよ
うに凹部内に第１の導電層を形成する工程と、半導体基
板を覆うとともに第１の導電層上の所定領域に第１の内
径よりも小さい第２の内径の開口を有する絶縁層を形成
する工程と、開口内で第１の導電層に電気的に接続する
ように第１の導電層と実質的に等しい材料からなる第２
の導電層を形成する工程とを備えている。

【００１６】

【作用】請求項１および２に係る半導体装置では、半導
体基板の主表面上に第１の内径を有する凹部が形成さ
れ、その凹部の底面と側面とで凹部表面上に沿って形成
された不純物領域に電気的に接続するように第１の導電
層が形成され、その第１の導電層上の所定領域に第１の
内径よりも小さい第２の内径の開口を有する絶縁層が形
成され、その絶縁層の開口内で第１の導電層に電気的に
接続されるとともに第１の導電層と実質的に等しい材料
からなる第２の導電層が設けられているので、半導体装
置の高集積化にともなって開口の内径が小さくかつその
深さが深くなったとしても、第１の導電層と不純物領域
とは十分な接触面積が得られる。これにより、半導体装
置の高集積化にともなって素子が微細化された場合にも
コンタクト部分の接触抵抗が上昇するのが有効に防止さ
れる。

【００１７】請求項３に係る半導体装置の製造方法で
は、第１導電型の半導体基板の主表面上の所定領域に第
１の内径を有する凹部が形成され、その凹部の主表面に
沿って第２導電型の不純物領域が形成され、凹部の底面
と側面とで不純物領域に電気的に接続するように凹部内
に第１の導電層が形成され、半導体基板を覆うとともに
第１の導電層上の所定領域に第１の内径よりも小さい第
２の内径の開口を有する絶縁層が形成され、開口内で第
１の導電層に電気的に接続するように第１の導電層と実
質的に等しい材料からなる第２の導電層が形成されるの
で、半導体装置の高集積化にともなって開口の内径が小
さくなるとともに開口の深さが深くなった場合にも、不
純物領域と第２の導電層との十分な接触面積が確保され
る半導体装置が容易に製造される。

【００１８】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００１９】図１は、本発明の第１実施例による半導体
装置のコンタクト構造を示した断面図である。図１を参
照して、この第１実施例のコンタクト構造は、半導体基
板１と、半導体基板１の主表面上の所定領域に形成され
た内径Ａを有する凹部６と、凹部６の表面上に沿って形
成された不純物拡散層２と、凹部の底面および両側面で
不純物拡散層２と電気的に接続するように凹部６内に埋
込まれた多結晶シリコンなどからなる埋込導電膜７と、
半導体基板１を覆うように形成され、埋込導電膜７上の
所定領域に内径Ａよりも小さい内径Ｂを有するコンタク
トホール４を含むシリコン酸化膜などからなる絶縁膜３
と、コンタクトホール４内で埋込導電膜７に電気的に接
続されるとともに絶縁膜３に沿って延びるように形成さ
れた多結晶シリコンなどからなる導電層５とを備えてい
る。

【００２０】本実施例では、このように半導体基板１の
主表面上にコンタクトホール４の内径Ｂよりも大きい内
径Ａを有する凹部６を形成し、その凹部６の底面と両側
面とに接触するように埋込導電膜７を形成し、コンタク
トホール４内で埋込導電膜７に接触するとともに埋込導
電膜７と実質的に同じ材質からなる導電層５を形成する
ことによって、半導体装置の高集積化にともなってコン
タクトホール４の深さの深くかつその内径が小さくなっ
たとしても、埋込導電膜７と不純物拡散層２との十分な
接触面積が確保される。そして、埋込導電膜７と導電層
５とが実質的に同じ材料で形成されているため、埋込導
電膜７と導電層５との接触抵抗は問題にならない。した
がって、導電層５と不純物拡散層２との接触抵抗は、埋
込導電膜７と不純物拡散層２との接触抵抗によって規定
される。そして、埋込導電膜７は凹部６の底面と両側面
とにおいて不純物拡散層２と電気的に接触しているた
め、素子が微細化された場合にも十分な接触面積を確保
することができる。この結果、コンタクトホール４の深
さが深くかつその内径が小さくなった場合にも不純物拡
散層２と埋込導電膜７との接触抵抗の上昇を有効に低減
することができる。なお、埋込導電膜７を構成する多結
晶シリコン膜の不純物濃度と導電層５を構成する多結晶
シリコン層の不純物濃度とは必ずしも一致しなくてもよ
い。

【００２１】図２ないし図６は、図１に示した第１実施
例のコンタクト構造の製造プロセスを説明するための断
面図である。図１および図２ないし図６を参照して、次
に第１実施例の半導体装置のコンタクト構造の製造プロ
セスについて説明する。

【００２２】まず、図２に示すように、半導体基板１上
に写真製版技術およびイオン注入法などを用いて半導体
基板１とは反対の導電型を有する不純物拡散層２を形成
する。

【００２３】次に、図３に示すように、不純物拡散層２
上に所定のホールパターンを有するように写真製版技術
を用いてレジストパターン１０を形成する。レジストパ
ターン１０をマスクとして異方性エッチングまたは等方
性エッチングを行なうことによって不純物拡散層２内に
後工程で形成するコンタクトホールよりも内径の大きい
凹部６を形成する。その後、レジストパターン１０を除
去する。

【００２４】次に、図４に示すように、凹部６内を埋込
むように全面に多結晶シリコン層７ａをＣＶＤ法などを
用いて形成する。

【００２５】次に、図５に示すように、多結晶シリコン
層７ａを全面エッチバックすることによって、半導体基
板１の表面よりも多結晶シリコン層７ａの上表面が下に
位置するように多結晶シリコン層７ａを除去する。これ
により、凹部６の底面および両側面において不純物拡散
層２に電気的に接触する埋込導電膜７が形成される。

【００２６】次に、図６に示すように、半導体基板１の
全面を覆うようにＣＶＤ法を用いて酸化膜などからなる
絶縁膜３を形成した後、写真製版技術および異方性エッ
チング法を用いて埋込導電膜７上の所定領域にコンタク
トホール４を形成する。

【００２７】最後に、図１に示したように、ＣＶＤ法な
どを用いてコンタクトホール４内で埋込導電膜７に電気
的に接触とともに絶縁膜３上に沿って延びるように多結
晶シリコン層５を形成する。これにより、埋込導電膜７
に電気的に接続される導電層５が形成される。

【００２８】図７および図８は、図２〜図３に示した工
程の他の実施例を説明するための断面図構造図である。
図７および図８を参照して、このように不純物拡散層１
２を形成する前に凹部６を形成するようにしてもよい。
すなわち、図７に示すように、半導体基板１の主表面上
の所定領域に写真製版技術を用いてレジストパターン１
０ａを形成する。レジストパターン１０ａをマスクとし
て異方性エッチングまたは等方性エッチングを行なうこ
とによって凹部６を形成する。この後、レジストパター
ン１０ａを除去する。次に、図８に示すように、再び写
真製版技術を用いて所定の形状を有するレジストパター
ン１０ｂを形成する。レジストパターン１０ｂをマスク
としてイオン注入法などを用いて不純物拡散層１２を形
成する。図９は、本発明の第２実施例による半導体装置
のコンタクト構造を示した断面図である。図９を参照し
て、この第２実施例においては、図１に示した第１実施
例と異なり、導電層５が導電層（多結晶シリコン層）５
ａと導電層（多結晶シリコン層）５ｃとの２層によって
構成されている。すなわち、この第２実施例では、第１
実施例の図６に示した工程の後に、導電層５ｃおよび５
ａを２回の工程に分けて形成する。つまり、まず全面に
多結晶シリコン層５ｃを形成した後その表面をエッチバ
ックすることによって多結晶シリコン層５ｃの上表面が
コンタクトホール４の上面以下になるように形成する。
その後、再度多結晶シリコン層５ａを形成する。

【００２９】図１０は、本発明の第３実施例による半導
体装置のコンタクト構造を示した断面図である。第３実
施例においては、凹部内に埋込まれる埋込導電膜１７の
上表面が凹状になるように形成されている。このように
形成することによっても図１に示した第１実施例と同様
の効果を得ることができる。すなわち、埋込導電膜１７
が凹部６の底面と両側面とで不純物拡散層２に電気的に
接続されているため、コンタクトホール４の内径が小さ
くかつその深さが深くなったとしても導電層５および埋
込導電膜１７と、不純物拡散層２との接触面積を十分に
確保することができる。

【００３０】図１１は、本発明の第４実施例による半導
体装置のコンタクト構造を示した断面図である。図１１
を参照して、この第４実施例においては、導電膜１５が
コンタクトホール４内で埋込導電膜７に接続された多結
晶シリコン層からなる導電膜１５ａと導電膜１５ａ上に
形成されたタングステンシリサイドからなる導電膜１５
ｂとの２層構造によって形成されている。

【００３１】図１２は、本発明の第５実施例による半導
体装置のコンタクト構造を示した断面図である。図１２
を参照して、この第５実施例においては、第１実施例〜
第４実施例と異なり、導電層５および埋込導電膜７の材
料としてアルミニウムおよびタングステンなどのシリコ
ン以外の金属を用いている。ここで、アルミニウムやタ
ングステンなどを直接半導体基板（シリコン基板）１に
接触させると、相互拡散作用によって凹部６表面のシリ
コンが析出したり、そのシリコンを金属が吸上げて空洞
部ができるという不都合が生じる。このため、コンタク
ト抵抗が著しく上昇してしまうという問題点がある。そ
こで、この第５実施例では、アルミニウムまたはタング
ステンなどからなる埋込導電膜７と不純物拡散層２との
間にバリアメタル層８を介在させている。このバリアメ
タル層８によって、シリコンと埋込導電層７との間の相
互拡散作用や化学反応を有効に防止することができる。
つまり、シリコンの析出や吸収などを防止することがで
きこの結果コンタクト抵抗の上昇を有効に防止すること
ができる。なお、バリアメタル層８としては、ＴｉＷや
ＴｉＮなどが用いられる。

【００３２】この第５実施例の製造プロセスとしては、
凹部６を形成した後、全面にバリアメタル層８をスパッ
タ法などを用いて形成する。そのバリアメタル層８上に
スパッタ法またはＣＶＤ法を用いてアルミニウムやタン
グステンなどからなる埋込導電膜層（図示せず）を形成
する。その後、バリアメタル層８と埋込導電膜層とを異
方性エッチングによってそれらの表面が半導体基板１の
表面より下になるまでエッチバックする。その後、コン
タクトホール４を有する絶縁膜３を形成し、タングステ
ンやアルミニウムなどからなる導電層５を形成する。

【００３３】図１３は、本発明の第６実施例による半導
体装置のコンタクト構造を示した断面図である。図１３
を参照して、この第６実施例では、導電層２５を構成す
るコンタクト埋込金属層２５ｃと金属配線層２５ａとの
接触抵抗が金属の組合せまたはコンタクト径の減少など
により高くなる場合についての適用例である。図１３を
参照して、この第６実施例では、コンタクト埋込金属層
２５ｃと金属配線層２５ａとの接触抵抗を低下させるた
めに金属配線層２５ａとコンタクト埋込金属層２５ｃと
の接触面積が増加するように構成する。すなわち、図１
３に示すように、コンタクトホール４の内径Ａは、周囲
のパターン１３との重ね合わせマージンが十分取れるよ
うに小さく形成されているとする。この場合に、コンタ
クトホール４内に埋込む金属は、ＣＶＤ法などを用いて
容易に埋込めるタングステンが適している。そして、コ
ンタクト埋込金属層２５ｃとしてタングステンを用いる
場合には、接触抵抗を考慮して埋込導電膜７の材料とし
てタングステンを用いる必要がある。ここで、金属配線
層２５ａには、タングステンよりも抵抗値が低いアルミ
ニウムがより適している。したがって、金属配線層２５
ａの材料としてアルミニウムを用いると、金属配線層２
５ａとコンタクト埋込金属層２５ｃとは異種金属接触と
なり抵抗が生じる。そこで、この第６実施例では、コン
タクトホール４の上部１２の内径をＣに拡大する。ここ
で、コンタクトホール４の内径４は、重ね合わせマージ
ンによって制約を受けるが、コンタクトホール４の上部
１２では周囲パターン１３との重ね合わせマージンを考
慮する必要がないため、このように内径を大きくするこ
とができる。この第６実施例ではこのように構成するこ
とによって、コンタクト埋込金属層２５ｃと金属配線層
２５ａとの接触面積が拡大され、接触抵抗が低減され
る。

【００３４】図１４〜図１８は、図１３に示した第６実
施例のコンタクト構造の製造プロセスを説明するための
断面図構造図である。図１３〜図１８を参照して、次に
第６実施例のコンタクト構造の製造プロセスについて説
明する。

【００３５】まず、図１４に示す工程以前の工程は、図
２および図３に示した第１実施例のコンタクトホールの
製造工程と同様である。この後、図１４に示すように、
全面にバリアメタル層８（図１３参照）となるチタン層
８ａをスパッタ法などを用いて形成する。チタン層８ａ
上に凹部６を埋込むようにタングステン層７ａを形成す
る。タングステン層７ａおよびチタン層８ａをエッチバ
ックする。これにより、図１５に示すようなバリアメタ
ル層８および、チタンからなる埋込導電膜７が形成され
る。

【００３６】次に、図１６に示すように、全面に絶縁膜
３を形成する。絶縁膜３上に写真製版技術を用いてレジ
ストパターン１３を形成する。レジストパターン１３を
マスクとしてまず絶縁膜３を等方性エッチングすること
によってその内径が拡大されたコンタクトホール４の上
部１２を形成する。次に、レジストパターン１３をマス
クとして絶縁膜３を異方性エッチングすることによって
コンタクトホール４を開口する。この後、レジスト３を
除去する。

【００３７】次に、図１７に示すように、コンタクトホ
ール４を埋込むタングステン層１２５ｃを形成する。全
面をエッチバックすることによって、コンタクトホール
４の上部１２の開口面よりも下でかつ上部１２の範囲内
にその表面が位置するようにタングステン層１２５ｃを
除去する。これにより、図１８に示すように、タングス
テンからなるコンタクト埋込金属層２５ｃが形成され
る。

【００３８】最後に、図１３に示したように、コンタク
ト埋込金属層２５ｃに接触するとともに絶縁膜３上に沿
って延びるようにアルミニウムからなる金属配線層２５
ａを形成する。このようにして、第６実施例のコンタク
ト構造が完成される。

【００３９】

【発明の効果】請求項１および２に係る発明によれば、
半導体基板の主表面上に第１の内径を有する凹部を形成
し、その凹部の表面上に沿って不純物領域を形成し、凹
部の底面と側面とで不純物領域に電気的に接続するよう
に凹部内に第１の導電層を形成し、第１の導電層上の所
定領域に第１の内径よりも小さい第２の内径を有する開
口を含む絶縁層を形成し、その開口内で第１の導電層に
電気的に接続し第１の導電層と実質的に等しい材料から
なる第２の導電層を形成することにより、半導体装置の
高集積化にともなって開口の内径が小さくなるとともに
開口の深さが深くなったとしても、第１の導電層と不純
物領域とは十分な接触面積を確保することができる。こ
れにより、第１の導電層と不純物領域との接触抵抗の上
昇を有効に低減することができる。

【００４０】請求項３に係る発明によれば、第１導電型
の半導体基板の主表面上の所定領域に第１の内径を有す
る凹部を形成し、その凹部の主表面に沿って第２導電型
の不純物領域を形成し、凹部の底面と側面とで不純物領
域に電気的に接続するように凹部内に第１の導電層を形
成し、半導体基板を覆うとともに第１の導電層上の所定
領域に第１の内径よりも小さい第２の内径の開口を有す
る絶縁層を形成し、開口内で第１の導電層に電気的に接
続するように第１の導電層と実質的に等しい材料からな
る第２の導電層を形成することによって、半導体装置の
高集積化にともなって開口の内径が小さくなった場合に
も、第１の導電層と不純物領域との十分な接触面積が確
保できる半導体装置を容易に形成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例による半導体装置のコンタ
クト構造を示した断面図である。

【図２】図１に示した第１実施例のコンタクト構造の製
造プロセスの第１工程を説明するための断面図である。

【図３】図１に示した第１実施例のコンタクト構造の製
造プロセスの第２工程を説明するための断面図である。

【図４】図１に示した第１実施例のコンタクト構造の製
造プロセスの第３工程を説明するための断面図である。

【図５】図１に示した第１実施例のコンタクト構造の製
造プロセスの第４工程を説明するための断面図である。

【図６】図１に示した第１実施例のコンタクト構造の製
造プロセスの第５工程を説明するための断面図である。

【図７】図２および図３に示した第１実施例のコンタク
ト構造の製造方法の他の実施例の第１工程を説明するた
めの断面図である。

【図８】図２および図３に示した第１実施例のコンタク
ト構造の製造方法の他の実施例の第２工程を説明するた
めの断面図である。

【図９】本発明の第２実施例による半導体装置のコンタ
クト構造を示した断面図である。

【図１０】本発明の第３実施例による半導体装置のコン
タクト構造を示した断面図である。

【図１１】本発明の第４実施例による半導体装置のコン
タクト構造を示した断面図である。

【図１２】本発明の第５実施例による半導体装置のコン
タクト構造を示した断面図である。

【図１３】本発明の第６実施例による半導体装置のコン
タクト構造を示した断面図である。

【図１４】図１３に示した第６実施例のコンタクト構造
の製造プロセスの第１工程を説明するための断面図であ
る。

【図１５】図１３に示した第６実施例のコンタクト構造
の製造プロセスの第２工程を説明するための断面図であ
る。

【図１６】図１３に示した第６実施例のコンタクト構造
の製造プロセスの第３工程を説明するための断面図であ
る。

【図１７】図１３に示した第６実施例のコンタクト構造
の製造プロセスの第４工程を説明するための断面図であ
る。

【図１８】図１３に示した第６実施例のコンタクト構造
の製造プロセスの第５工程を説明するための断面図であ
る。

【図１９】従来の半導体装置のコンタクト構造を示した
断面図である。

【図２０】図１９に示した従来のコンタクト構造の製造
プロセスの第１工程を説明するための断面図である。

【図２１】図１９に示した従来のコンタクト構造の製造
プロセスの第２工程を説明するための断面図である。

【図２２】従来の他の半導体装置のコンタクト構造を示
した断面図である。

【図２３】図２２に示した従来の他のコンタクト構造の
製造プロセスの第１工程を説明するための断面図であ
る。

【図２４】図２２に示した従来の他のコンタクト構造の
製造プロセスの第２工程を説明するための断面図であ
る。

【符号の説明】

１：半導体基板 ２：不純物拡散層 ３：絶縁膜 ４：コンタクトホール ５：導電層（多結晶シリコン層） ６：凹部 ７：埋込導電膜 なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 主表面を有し、その主表面上の所定領域
   に第１の内径の凹部を有する第１導電型の半導体基板
   と、 前記半導体基板の凹部表面上に沿って形成された第２導
   電型の不純物領域と、 前記凹部の底面と側面とで前記不純物領域に電気的に接
   続するように、前記凹部内に形成された第１の導電層
   と、 前記半導体基板を覆うように形成され、前記第１の導電
   層上の所定領域に前記第１の内径よりも小さい第２の内
   径の開口を有する絶縁層と、 前記開口部内で前記第１の導電層に電気的に接続され、
   前記第１の導電層と実質的に等しい材料からなる第２の
   導電層とを備えた、半導体装置。
2. 【請求項２】 前記第１の導電層と前記不純物領域との
   間には、バリアメタル層が介在されている、請求項１に
   記載の半導体装置。
3. 【請求項３】 第１導電型の半導体基板の主表面上の所
   定領域に第１の内径を有する凹部を形成する工程と、 前記凹部の主表面上に沿って第２導電型の不純物領域を
   形成する工程と、 前記凹部の底面と側面とで前記不純物領域に電気的に接
   続するように、前記凹部内に第１の導電層を形成する工
   程と、 前記半導体基板を覆うとともに、前記第１の導電層上の
   所定領域に前記第１の内径よりも小さい第２の内径の開
   口を有する絶縁層を形成する工程と、 前記開口内で前記第１の導電層に電気的に接続するよう
   に、前記第１の導電層と実質的に等しい材料からなる第
   ２の導電層を形成する工程とを備えた、半導体装置の製
   造方法。