JP2004311537A

JP2004311537A - 半導体装置

Info

Publication number: JP2004311537A
Application number: JP2003099820A
Authority: JP
Inventors: Masao Sugiyama; 雅夫杉山
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-04-03
Filing date: 2003-04-03
Publication date: 2004-11-04

Abstract

【課題】下層の導電層と上層の配線を接続させるコンタクトホールを、Ｗプラグ構造により構成するものにおいて、コンタクトホール抵抗を低減させた半導体装置を得る。
【解決手段】ゲート電極３を含むシリコン基板１上に形成された第一層間絶縁膜８にコンタクトホールを形成し、このコンタクトホールに、Ｗプラグ９を埋め込み、第一層間絶縁膜８上に第二層間絶縁膜１０を形成し、Ｗプラグ９を露出させた後、エッチングによりＷプラグ９をリセスさせたのち、コンタクトホール中のＷプラグ９上にＣｕ配線１１を形成して、コンタクトホール抵抗を低減させた半導体装置を得る。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、配線構造の抵抗を減少させる構造を有する半導体装置に関するものである。
【０００２】
【従来の技術】
従来の技術では、Ｃｕ配線を用いた配線構造をとる場合、コンタクトホールと配線をＣｕで全て埋めてしまうデゥアルダマシン構造と、ＷプラグとＣｕ配線を組み合わせたシングルダマシン構造とが用いられている。このシングルダマシン構造とした時、コンタクトホール抵抗はデゥアルダマシン構造とした時よりも大きく、それはＷプラグがＣｕよりも高抵抗であることがひとつの要因である。これはＣｕに限らず金属配線よりもＷが高抵抗である場合には同様である。
このシングルダマシン構造を示すものとして、特許文献１があり、そこには、絶縁層を貫通して接続孔が形成され、接続孔を埋め込むように高融点金属であるタングステンのプラグが形成されているものが記載されている。
【０００３】
【特許文献１】
特開平１１−８７３５３号公報（第４〜５頁、図１）
【０００４】
【発明が解決しようとする課題】
上述のように、シングルダマシン構造では、ＷプラグがＣｕよりも高抵抗であるために、コンタクトホール抵抗は、デゥアルダマシン構造とした時よりも大きいという問題があった。
また、コンタクトホール抵抗を下げる方法としては、コンタクトホールを複数個配置することが考えられる。しかし、この方法では、コンタクトホールは、最小の間隔以下には配置できないため、仮に２個配置するためには上層の配線と下層の配線は、共にコンタクトホール２個の幅に加えて最小のコンタクトホール間隔分の幅が必要であるという問題があった。
【０００５】
この発明は、上述のような問題点を解決するためになされたものであり、下層の導電層と上層の配線を接続させるコンタクトホールのホール抵抗を低減させた半導体装置を得ることを第一の目的としている。
また、上層の配線と下層の配線の幅が広くない場合にも、コンタクトホール抵抗を低くすることができるコンタクトホール形状を有する半導体装置を得ることを第二の目的としている。
【０００６】
【課題を解決するための手段】
この発明に係わる半導体装置においては、下層の導電層上に形成された層間絶縁膜、この層間絶縁膜を貫通するように設けられたコンタクトホール、このコンタクトホール内の下層の導電層上に形成されたタングステンプラグ、及びこのタングステンプラグ上に形成された上層の配線層を備え、タングステンプラグの高さは、層間絶縁膜表面より低いものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を説明する。
下層の導電層と上層の配線を接続させるコンタクトホールにおいて、Ｗプラグ構造をもつコンタクト構造において、Ｗプラグをリセスさせることにより、コンタクトホール内をＷと金属により埋める。金属配線がＷと比較して低抵抗である場合、コンタクトホール内に占める金属配線の割合がＷと比較して大きいほど、コンタクトホールの抵抗は、Ｗだけでコンタクトホールを満たした場合と比較して低減させることが可能となる。
【０００８】
以下、図を用いて具体的に説明する。
図１は、この発明の実施の形態１による半導体装置を示す断面図である。
図１において、シリコン基板１には、分離酸化膜２、ゲート電極３が形成されている。ゲート電極３の側壁には、側壁絶縁膜４が形成され、シリコン基板１には、不純物拡散層５及び不純物拡散層６が形成されている。不純物拡散層６（下層の導電層）上のシリコン基板１とゲート電極３上には、シリサイド層７が形成され、さらにその上に第一層間絶縁膜８が形成されている。第一層間絶縁膜８を貫通するようにコンタクトホールが設けられている。このコンタクトホールにはＷプラグ９が埋め込まれ、Ｃｕ配線１１（上方の配線層）が形成されている。第二層間絶縁膜１０は、第一層間絶縁膜８上に形成されている。
【０００９】
次に、実施の形態１による半導体装置の製造方法について述べる。
分離酸化膜２、ゲート電極３は、良く知られた方法により形成され、不純物注入により薄い不純物拡散層５を形成した後、ゲート電極３の側壁に側壁絶縁膜４を形成し、その後不純物を注入して、ＲＴＡなどの熱処理を加えて不純物拡散層６を形成する。その後、シリサイド層７を不純物拡散層６上のシリコン基板１とゲート電極３上に形成して、その上に、第一層間絶縁膜８を、酸化膜や窒化膜を堆積させ、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）により表面を平坦化させることにより、形成する。
【００１０】
その後、写真製版によりコンタクト形成部以外をレジストで覆い、第一層間絶縁膜８にコンタクトホールを形成する。その後スパッタ法により、Ｔｉ／ＴｉＮのバリアメタルを堆積させた後、Ｗをデポして、ＣＭＰにより第一層間絶縁膜８の上層のＷとバリアメタルを除去して表面を平坦化させる。
窒化膜を約５０ｎｍ全面にデポして、その上に低誘電率の酸化膜を５００ｎｍデポして第二層間絶縁膜１０を形成した後、写真製版により配線形成部以外をレジストで覆い、プラズマエッチングにより酸化膜と窒化膜を除去して、コンタクトホールに埋め込まれたＷプラグ９の上面を露出させる。
【００１１】
その後、プラブマエッチによりＷをエッチングさせていく。
その後、Ｔａ／ＴａＮ、Ｃｕをスパッタして、ウエハ表面にＣｕメッキを行い、ＣＭＰにより第二層間絶縁膜１０上のＣｕとＴａ／ＴａＮを研磨して除去を行い、配線内とコンタクトホール内のＷがリセスされた部分をＣｕで満たし、Ｃｕ配線１１を形成する。
この構造によれば、コンタクトホール内は、ＷとＣｕにより埋められる。Ｃｕは、Ｗと比較して低抵抗であるために、コンタクトホール内に占めるＣｕの割合がＷと比較して大きいほど、ホール抵抗は、Ｗだけ埋め込まれた場合と比較して低抵抗になる。
【００１２】
なお、図１に基づく説明では、不純物拡散層と配線層を接続するコンタクトホールについて、説明したが、実施の形態１のＷプラグの構造は、これに限らず、上下の配線層を接続するコンタクトホールについても適用することができる。
【００１３】
実施の形態１によれば、コンタクトホール内のＷをリセスさせるため、ホール抵抗を、Ｗだけ埋め込まれた場合と比較して低減することができる。
【００１４】
実施の形態２．
図１の構造は、実施の形態１で述べた方法のような、コンタクトホール形成後に、エッチバックによりＷプラグを形成する方法について述べたが、実施の形態２は、第二層間絶縁膜１０をデポする前に、Ｗでコンタクトホール内を埋め込み、ＣＭＰにより、余分な領域のＷを除去すると共にコンタクトホール内に埋め込まれたＷをリセスさせるようにした。
この時、上層の配線は、Ｃｕではなく、Ａｌを用い、その場合、配線の形成方法は、ダマシンではなく、アルミをスパッタ法により全面に堆積させた後、写真製版によりパターニングを行い、プラズマエッチングによりアルミを選択的にエッチングしてアルミ配線を形成する。その後、第二層間絶縁膜１０が形成される。
【００１５】
実施の形態２によれば、ＣＭＰによるＷのリセスを行い、実施の形態１と同様の効果を得ることができる。
【００１６】
実施の形態３．
次に、実施の形態３について説明する。
図２は、この発明の実施の形態３による半導体装置を示す断面図である。
図２において、１〜４、６〜１１は図１におけるものと同一のものである。
実施の形態３では、図１のＷをリセスさせて残った高さを、ゲート電極３の高さよりも低くすることで、ゲート電極３上のＷを省略することが可能になり、ゲートコンタクト抵抗をさらに低く形成することを可能にしたものである。この時、ゲート電極３は、Ｃｕがシリコンへ拡散することを防ぐために金属ゲートとする必要がある。
また、図２の構造において、ゲート電極３に代り、抵抗素子や容量素子などにコンタクトホールが形成される場合にも、シリコン基板１とＣｕ配線１１の間に形成された基板表面よりも高い素子に形成されるコンタクトホールの底辺よりも、他のコンタクトホール内のリセスさせたＷの高さを低くすることで、その素子に形成されるコンタクトホールの抵抗を低くすることが可能になる。
【００１７】
実施の形態３によれば、基板表面よりも高い素子に形成されるコンタクトホールの抵抗を低くすることができる。
【００１８】
実施の形態４．
次に、実施の形態４について説明する。
図３は、この発明の実施の形態４による半導体装置を示す断面図である。
図３において、１〜８、１０、１１は図１におけるものと同一のものである。コンタクトホールには、ホール内金属層１２が設けられている。
実施の形態４は、実施の形態１の形成方法において、バリアメタルのスパッタを強い指向性を持たせた方法により、底部にＣｕがシリコンに拡散していくことを十分に防ぐ厚さまで堆積させることにより、ホール内金属層１２を形成し、埋め込まれるＷそのものを省略する構造である。
【００１９】
なお、図３に基づく説明では、不純物拡散層と配線層を接続するコンタクトホールについて、説明したが、実施の形態４のホール内金属層１２は、これに限らず、上下の配線層を接続するコンタクトホールについても適用することができる。
【００２０】
実施の形態４によれば、バリアメタルをコンタクトホールの低部に、Ｃｕがシリコンに拡散していくことを十分に防ぐ厚さまで堆積させることにより、Ｗの埋め込みを省略することができる。
【００２１】
実施の形態５．
次に、実施の形態５について説明する。
図４は、この発明の実施の形態５による半導体装置を示す図であり、図４（ａ）は、Ｃｕ配線を上から見た上面図、図４（ｂ）は、図４（ａ）の破線Ａ、Ａ´の断面図である。
図４において、下層の配線１３ａ、１３ｂは、下層配線層間絶縁膜１６中に形成され、上層の配線１５は、上層配線層間絶縁膜１８中に形成されている。下層の配線１３ａ、１３ｂと上層の配線１５とを接続するコンタクトホール１４ａ、１４ｂは、下層配線層間絶縁膜１６と上層配線層間絶縁膜１８との間に介在する層間絶縁膜１７に形成されている。
【００２２】
最小のホールパターン１４ａ（第一のコンタクトホール）は、下層の配線１３ａ（第一の下層配線）と、上層のＣｕ配線１５とを接続するよう配置される。通常は、この最小のホールパターン１４ａを形成して上層の配線１５と下層の配線とを接続させる。ただし、抵抗を下げるなどの理由でコンタクトホールを複数形成するためには、配線の幅は、コンタクトホールの大きさに加えて、コンタクトホールを隣接して形成するために必要なホールとホールの間隔分の幅が、コンタクトホールの数に応じて必要になる。
これに対して、図４（ｂ）に示すように、最小のホールパターン１４ａを下層の配線１３ｂ（第二の下層配線）の長さ方向に延長した平面形状のホールパターン１４ｂ（第二のコンタクトホール）を形成することにより、幅は最小のコンタクトホール１個分であっても、長さ方向を延長することで、コンタクトホール抵抗を低減することが可能になる。
【００２３】
実施の形態５によれば、配線の長さ方向に延長した形状のコンタクトホールを形成することにより、コンタクトホール抵抗を低減することができる。
【００２４】
実施の形態６．
次に、実施の形態６について説明する。
図５は、この発明の実施の形態６による半導体装置を示す図であり、図５（ａ）は、Ｃｕ配線を上から見た上面図、図５（ｂ）は、図５（ａ）の破線Ｂ、Ｂ´の断面図である。
図５において、下層の配線１３ａ、１３ｂは、下層配線層間絶縁膜１６中に形成され、上層の配線１５は、上層配線層間絶縁膜１８中に形成されている。下層の配線１３ａ、１３ｂと上層の配線１５とを接続するコンタクトホール１４ａ、１４ｃは、下層配線層間絶縁膜１６と上層配線層間絶縁膜１８との間に介在する層間絶縁膜１７に形成されている。
【００２５】
最小のホールパターン１４ａ（第一のコンタクトホール）は、下層の配線１３ａ（第一の下層配線）と、上層のＣｕ配線１５とを接続するよう配置される。通常は、この最小のホールパターン１４ａを形成して上層の配線１５と下層の配線とを接続させる。
実施の形態６は、図５に示すように、最小のホールパターン１４ａを下層の配線１３ｂ（第二の下層配線）の幅と長さ方向共に延長した平面形状のホールパターン１４ｃ（第二のコンタクトホール）を形成することにより、コンタクトホールを複数置くことが不可能な配線幅に対して、幅と長さ方向を共に延長することで、コンタクトホール抵抗を低減することが可能になる。
【００２６】
実施の形態６によれば、配線の幅と長さ方向共に延長した形状のコンタクトホールを形成することにより、コンタクトホール抵抗を低減することができる。
【００２７】
【発明の効果】
この発明は、以上説明したように、下層の導電層上に形成された層間絶縁膜、この層間絶縁膜を貫通するように設けられたコンタクトホール、このコンタクトホール内の下層の導電層上に形成されたタングステンプラグ、及びこのタングステンプラグ上に形成された上層の配線層を備え、タングステンプラグの高さは、層間絶縁膜表面より低いので、タングステンプラグを用いる構造においてコンタクトホール抵抗を低減することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置を示す断面図である。
【図２】この発明の実施の形態３による半導体装置を示す断面図である。
【図３】この発明の実施の形態４による半導体装置を示す断面図である。
【図４】この発明の実施の形態５による半導体装置を示す図である。
【図５】この発明の実施の形態６による半導体装置を示す図である。
【符号の説明】
１シリコン基板、２分離酸化膜、３ゲート電極、４側壁絶縁膜、
５不純物拡散層、６不純物拡散層、７シリサイド層、
８第一層間絶縁膜、９Ｗプラグ、１０第二層間絶縁膜、１１Ｃｕ配線、
１２ホール内金属層、１３ａ，１３ｂ下層の配線、
１４ａ最小のホールパターン、１４ｂ，１４ｃホールパターン、
１５上層の配線、１６下層配線層間絶縁膜、１７層間絶縁膜、
１８上層配線層間絶縁膜。

Claims

下層の導電層上に形成された層間絶縁膜、この層間絶縁膜を貫通するように設けられたコンタクトホール、このコンタクトホール内の上記下層の導電層上に形成されたタングステンプラグ、及びこのタングステンプラグ上に形成された上層の配線層を備え、上記タングステンプラグの高さは、上記層間絶縁膜表面より低いことを特徴とする半導体装置。
基板上に形成されたゲート電極、このゲート電極を含む上記基板上に形成された層間絶縁膜、この層間絶縁膜を貫通するように設けられたコンタクトホール、このコンタクトホール内の上記基板上に形成されたタングステンプラグ、及びこのタングステンプラグ上に形成された配線層を備え、上記タングステンプラグの高さは、上記ゲート電極の表面より低いことを特徴とする半導体装置。
下層に配置された第一及び第二の下層配線、この第一及び第二の下層配線より上方に層間絶縁膜を介して配置され、上記第一及び第二の下層配線と接続される上層配線、上記第一の下層配線及び上記上層配線を接続するように上記層間絶縁膜に設けられた第一のコンタクトホール、及び上記第二の下層配線及び上記上層配線を接続するように上記層間絶縁膜に設けられ、上記第一のコンタクトホールよりも上記第二の下層配線の長さ方向に延長された平面形状を有する第二のコンタクトホールを備えたことを特徴とする半導体装置。
下層に配置された第一及び第二の下層配線、この第一及び第二の下層配線より上方に層間絶縁膜を介して配置され、上記第一及び第二の下層配線と接続される上層配線、上記第一の下層配線及び上記上層配線を接続するように上記層間絶縁膜に設けられた第一のコンタクトホール、及び上記第二の下層配線及び上記上層配線を接続するように上記層間絶縁膜に設けられ、上記第一のコンタクトホールよりも上記第二の下層配線の幅方向及び長さ方向共に延長された平面形状を有する第二のコンタクトホールを備えたことを特徴とする半導体装置。