JPH0555164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555164A JPH0555164A JP21766491A JP21766491A JPH0555164A JP H0555164 A JPH0555164 A JP H0555164A JP 21766491 A JP21766491 A JP 21766491A JP 21766491 A JP21766491 A JP 21766491A JP H0555164 A JPH0555164 A JP H0555164A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer film
- film
- contact
- etching
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011229 interlayer Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 3
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】層間膜のコンタクトにおける配線のカバレッジ
を改善する。 【構成】Ｐ−Ｎ接合が形成された半導体基板１にＢＰＳ
Ｇ層間膜２およびＰＳＧ層間膜３を堆積してからレジス
ト６をマスクとしてバッファード弗酸でＰＳＧ層間膜３
およびＢＰＳＧ層間膜２の膜厚の半分までエッチングす
る。最上層のＰＳＧ層間膜３のエッチングレートが２番
目の層のＢＰＳＧ層間膜２のエッチングレートよりも高
いので、テーパーの角度が緩やかなすりばち状の形にな
る。つぎにレジスト６をマスクとして異方性のドライエ
ッチングを行ない、コンタクト４を開口する。つぎにレ
ジスト６を除去したのち熱処理を加えることにより、エ
ッチングによって形成されたＢＰＳＧ層間膜２のエッジ
部分７を丸めてコンタクト４が完成する。
を改善する。 【構成】Ｐ−Ｎ接合が形成された半導体基板１にＢＰＳ
Ｇ層間膜２およびＰＳＧ層間膜３を堆積してからレジス
ト６をマスクとしてバッファード弗酸でＰＳＧ層間膜３
およびＢＰＳＧ層間膜２の膜厚の半分までエッチングす
る。最上層のＰＳＧ層間膜３のエッチングレートが２番
目の層のＢＰＳＧ層間膜２のエッチングレートよりも高
いので、テーパーの角度が緩やかなすりばち状の形にな
る。つぎにレジスト６をマスクとして異方性のドライエ
ッチングを行ない、コンタクト４を開口する。つぎにレ
ジスト６を除去したのち熱処理を加えることにより、エ
ッチングによって形成されたＢＰＳＧ層間膜２のエッジ
部分７を丸めてコンタクト４が完成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層層間膜に開口を形成する方法に関するも
のである。
関し、特に多層層間膜に開口を形成する方法に関するも
のである。
【０００２】
【従来の技術】従来、層間膜にコンタクトを開口すると
きは、配線材料のカバレッジを良くするため等方性およ
び異方性の２段階でエッチングを行なっている。
きは、配線材料のカバレッジを良くするため等方性およ
び異方性の２段階でエッチングを行なっている。
【０００３】図３（ｄ）に示すように、半導体基板１の
上に層間膜として熱リフロー性の良いＢＰＳＧ膜２にコ
ンタクト４が開口されている。アルミニウム配線５がＮ
+ 型拡散層に接続されている。
上に層間膜として熱リフロー性の良いＢＰＳＧ膜２にコ
ンタクト４が開口されている。アルミニウム配線５がＮ
+ 型拡散層に接続されている。
【０００４】従来技術による層間膜にコンタクトを開口
する方法について、図３（ａ）〜（ｃ）を参照して説明
する。
する方法について、図３（ａ）〜（ｃ）を参照して説明
する。
【０００５】はじめに図３（ａ）に示すように、レジス
ト６をマスクとしてＢＰＳＧ層間膜２を膜厚の半分程度
までウェットエッチングする。
ト６をマスクとしてＢＰＳＧ層間膜２を膜厚の半分程度
までウェットエッチングする。
【０００６】つぎに図３（ｂ）に示すように、レジスト
６をマスクとして異方性ドライエッチングしてコンタク
ト４を開口する。
６をマスクとして異方性ドライエッチングしてコンタク
ト４を開口する。
【０００７】つぎに図３（ｃ）に示すように、レジスト
６を除去してから熱処理することにより、ＢＰＳＧ膜２
のエッジ７を丸めてコンタクト４が形成される。
６を除去してから熱処理することにより、ＢＰＳＧ膜２
のエッジ７を丸めてコンタクト４が形成される。
【０００８】
【発明が解決しようとする課題】等方性エッチングおよ
び異方性エッチングを併用したうえ、熱処理でＢＰＳＧ
膜をリフローして、コンタクトを開口することにより、
コンタクトでの配線材料のカバレッジを改善している。
ところがこの方法では、図３（ｄ）に示すように、コン
タクトエッジ８での配線材料のカバレッジが悪化して断
線の原因になるという問題があった。
び異方性エッチングを併用したうえ、熱処理でＢＰＳＧ
膜をリフローして、コンタクトを開口することにより、
コンタクトでの配線材料のカバレッジを改善している。
ところがこの方法では、図３（ｄ）に示すように、コン
タクトエッジ８での配線材料のカバレッジが悪化して断
線の原因になるという問題があった。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面上に最上層の絶縁膜の等
方性エッチングのエッチングレートが上から２番目の層
の絶縁膜の等方性エッチングレートよりも大きい２層以
上の絶縁膜からなる多層層間膜を形成する工程と、前記
多層層間膜上にマスク材を堆積してからパターニングす
る工程と、等方性エッチングを行なったのち異方性エッ
チングを行なって前記多層層間膜を選択エッチングして
開口を形成する工程とを含むものである。
造方法は、半導体基板の一主面上に最上層の絶縁膜の等
方性エッチングのエッチングレートが上から２番目の層
の絶縁膜の等方性エッチングレートよりも大きい２層以
上の絶縁膜からなる多層層間膜を形成する工程と、前記
多層層間膜上にマスク材を堆積してからパターニングす
る工程と、等方性エッチングを行なったのち異方性エッ
チングを行なって前記多層層間膜を選択エッチングして
開口を形成する工程とを含むものである。
【００１０】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｄ）を参照して説明する。
〜（ｄ）を参照して説明する。
【００１１】図１（ｄ）に示すように、半導体基板１上
のＢＰＳＧ層間膜２およびＰＳＧ層間膜３からなる２層
の層間膜にコンタクト４を開口し、アルミニウム配線５
を形成している。
のＢＰＳＧ層間膜２およびＰＳＧ層間膜３からなる２層
の層間膜にコンタクト４を開口し、アルミニウム配線５
を形成している。
【００１２】つぎにコンタクト４の形成方法について、
説明する。
説明する。
【００１３】はじめに図１（ａ）に示すように、Ｐ−Ｎ
接合が形成された半導体基板１にＢＰＳＧ層間膜２およ
びＰＳＧ層間膜３を堆積してからレジスト６をパターニ
ングする。つぎにレジスト６をマスクとしてウェットエ
ッチングによりＰＳＧ層間膜３およびＢＰＳＧ層間膜２
の膜厚の半分までエッチングする。
接合が形成された半導体基板１にＢＰＳＧ層間膜２およ
びＰＳＧ層間膜３を堆積してからレジスト６をパターニ
ングする。つぎにレジスト６をマスクとしてウェットエ
ッチングによりＰＳＧ層間膜３およびＢＰＳＧ層間膜２
の膜厚の半分までエッチングする。
【００１４】このときウェットエッチングのエッチング
液としてバッファード弗酸を用いる。最上層のＰＳＧ層
間膜３のエッチングレートが２番目の層のＢＰＳＧ層間
膜２のエッチングレートよりも高い。そのためウェット
エッチングは深さ方向よりも横方向に速く進行して行
き、テーパーの角度が緩やかなすりばち状の形になる。
液としてバッファード弗酸を用いる。最上層のＰＳＧ層
間膜３のエッチングレートが２番目の層のＢＰＳＧ層間
膜２のエッチングレートよりも高い。そのためウェット
エッチングは深さ方向よりも横方向に速く進行して行
き、テーパーの角度が緩やかなすりばち状の形になる。
【００１５】つぎに図１（ｂ）に示すように、レジスト
６をマスクとして異方性のドライエッチングを行ない、
コンタクト４を開口する。
６をマスクとして異方性のドライエッチングを行ない、
コンタクト４を開口する。
【００１６】つぎに図１（ｃ）に示すように、レジスト
６を除去したのち熱処理を加えることにより、エッチン
グによって形成されたＢＰＳＧ層間膜２のエッジ部分７
を丸めてコンタクト４が完成する。
６を除去したのち熱処理を加えることにより、エッチン
グによって形成されたＢＰＳＧ層間膜２のエッジ部分７
を丸めてコンタクト４が完成する。
【００１７】ＢＰＳＧ膜２のテーパー角度を緩やかにす
ることにより、図１（ｄ）に示すようにこのあと形成さ
れるアルミニウム配線５のカバレッジを大幅に改善する
ことができる。
ることにより、図１（ｄ）に示すようにこのあと形成さ
れるアルミニウム配線５のカバレッジを大幅に改善する
ことができる。
【００１８】ＰＳＧ層間膜３の膜厚はＢＰＳＧ膜６の膜
厚に比べて薄くする方が効果的である。合計膜厚を１．
０μｍとすると、ＰＳＧ層間膜３の適切な膜厚は０．０
５〜０．２μｍとなる。
厚に比べて薄くする方が効果的である。合計膜厚を１．
０μｍとすると、ＰＳＧ層間膜３の適切な膜厚は０．０
５〜０．２μｍとなる。
【００１９】ウェットエッチングにおけるＰＳＧ層間膜
とＢＰＳＧ層間膜のエッチングレートの比は、各層間膜
の燐および硼素の濃度によって自由に選択できるので、
コンタクト上部でのテーパー角度を自由に設定すること
が可能である。
とＢＰＳＧ層間膜のエッチングレートの比は、各層間膜
の燐および硼素の濃度によって自由に選択できるので、
コンタクト上部でのテーパー角度を自由に設定すること
が可能である。
【００２０】例えばＰＳＧ層間膜のエッチングレートを
ＢＰＳＧ層間膜とのエッチングレートの２〜３倍にする
ことによって、２０〜３０°のテーパー角度を得ること
ができる。
ＢＰＳＧ層間膜とのエッチングレートの２〜３倍にする
ことによって、２０〜３０°のテーパー角度を得ること
ができる。
【００２１】ここではＰＳＧ層間膜とＢＰＳＧ層間膜と
の二層膜を用いたが、このほかの絶縁膜を組み合わせて
も最上層の層間膜のエッチングレートが２番目の層間膜
のエッチングレートよりも高ければ、同様の効果が得ら
れる。
の二層膜を用いたが、このほかの絶縁膜を組み合わせて
も最上層の層間膜のエッチングレートが２番目の層間膜
のエッチングレートよりも高ければ、同様の効果が得ら
れる。
【００２２】つぎに本発明の第２の実施例について、図
２を参照して説明する。
２を参照して説明する。
【００２３】これは下層アルミニウム配線１０と上層ア
ルミニウム配線１２との間のスルーホールコンタクトで
ある。ＳｉＯ2 層間膜１１およびＰＳＧ層間膜３を用い
て第１の実施例と同様の効果を得ている。
ルミニウム配線１２との間のスルーホールコンタクトで
ある。ＳｉＯ2 層間膜１１およびＰＳＧ層間膜３を用い
て第１の実施例と同様の効果を得ている。
【００２４】
【発明の効果】多層層間膜を用いて、最上層の層間膜の
等方性エッチングレートを第２番目の層間膜の等方性エ
ッチングレートよりも高くする。そうして等方性エッチ
ングを行なったときにエッチングが深さ方向よりも横方
向に速く進行させる。
等方性エッチングレートを第２番目の層間膜の等方性エ
ッチングレートよりも高くする。そうして等方性エッチ
ングを行なったときにエッチングが深さ方向よりも横方
向に速く進行させる。
【００２５】その結果コンタクト開口の上部に緩やかな
テーパーを形成することができる。配線材料のコンタク
トエッジ部でのカバレッジを大幅に改善できる。
テーパーを形成することができる。配線材料のコンタク
トエッジ部でのカバレッジを大幅に改善できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来技術により層間膜にコンタクトを開口する
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
１ 半導体基板 ２ ＢＰＳＧ層間膜 ３ ＰＳＧ層間膜 ４ コンタクト ５ アルミニウム配線 ６ レジスト ７ ＢＰＳＧ膜のエッジ部分 ８ コンタクトエッジ ９ 基板−下層アルミニウム層間膜 １０ 下層アルミニウム配線 １１ ＳｉＯ2 層間膜 １２ 上層アルミニウム配線
Claims (1)
- 【請求項１】 半導体基板の一主面上に最上層の絶縁膜
の等方性エッチングのエッチングレートが上から２番目
の層の絶縁膜の等方性エッチングレートよりも大きい２
層以上の絶縁膜からなる多層層間膜を形成する工程と、
前記多層層間膜上にマスク材を堆積してからパターニン
グする工程と、等方性エッチングを行なったのち異方性
エッチングを行なって前記多層層間膜を選択エッチング
して開口を形成する工程とを含む半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21766491A JPH0555164A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21766491A JPH0555164A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555164A true JPH0555164A (ja) | 1993-03-05 |
Family
ID=16707787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21766491A Pending JPH0555164A (ja) | 1991-08-29 | 1991-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555164A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9500370A (nl) * | 1994-02-24 | 1995-10-02 | Mitsubishi Electric Corp | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
-
1991
- 1991-08-29 JP JP21766491A patent/JPH0555164A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9500370A (nl) * | 1994-02-24 | 1995-10-02 | Mitsubishi Electric Corp | Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan. |
| JP2007150367A (ja) * | 1994-12-29 | 2007-06-14 | Stmicroelectronics Inc | 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| JPH0418701B2 (ja) | ||
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPS6360539B2 (ja) | ||
| JPH0570301B2 (ja) | ||
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPS5833854A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPS63208243A (ja) | 半導体装置の製造方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60119753A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS63102338A (ja) | 半導体装置の製造方法 | |
| JPH0624196B2 (ja) | 半導体装置の製造方法 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPS62241339A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000411 |