JPS607737A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS607737A JPS607737A JP11551683A JP11551683A JPS607737A JP S607737 A JPS607737 A JP S607737A JP 11551683 A JP11551683 A JP 11551683A JP 11551683 A JP11551683 A JP 11551683A JP S607737 A JPS607737 A JP S607737A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- plasma
- vapor phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001947 vapour-phase growth Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000007791 liquid phase Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract description 3
- 239000012808 vapor phase Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 5
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 230000002349 favourable effect Effects 0.000 abstract 2
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 150000004767 nitrides Chemical class 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MJNIWUJSIGSWKK-UHFFFAOYSA-N Riboflavine 2',3',4',5'-tetrabutanoate Chemical compound CCCC(=O)OCC(OC(=O)CCC)C(OC(=O)CCC)C(OC(=O)CCC)CN1C2=CC(C)=C(C)C=C2N=C2C1=NC(=O)NC2=O MJNIWUJSIGSWKK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000035987 intoxication Effects 0.000 description 1
- 231100000566 intoxication Toxicity 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とくに多層配
線構造の半導体装置の製造方法に関するものである。
線構造の半導体装置の製造方法に関するものである。
一般に多層配線構造の半導体装置においては配線の断線
を防止するために、表面全平担化する必要がある。
を防止するために、表面全平担化する必要がある。
平担化技術の一つとして液化酸化膜全塗布する技術があ
り、絶縁膜上に液化酸化膜を塗布し熱処理することでシ
リコン酸化膜が平担度の良い状態でウェハー上に被着し
、平担度の良好な半導体装置を得ることができる。
り、絶縁膜上に液化酸化膜を塗布し熱処理することでシ
リコン酸化膜が平担度の良い状態でウェハー上に被着し
、平担度の良好な半導体装置を得ることができる。
しかしながらこの構造では、液化酸化膜と絶縁膜のエツ
チング速度が大きく異なる場合、異層配線間の接続用の
ためのスルーホール形成時に次のような問題がめる。例
えば絶縁膜にプラズマ気相による窒化膜（プラズマ窒化
膜）を用、いた場合などは酸化膜とプラズマ窒化膜のエ
ツチング速度が大きく異なる為に、スルーホール形成時
にＣＦ４プラズマエツチング金行なうとＭ１図で示すよ
うにシリコン酸化膜のひさし部１０６が残り、上層配線
の段切れが発生する。第１図ρいて、１０１は半導体基
板、１０２は絶縁膜、１０３は金属配線、１０４はプラ
ズマ窒化膜、１０５は液相シリコン酸化膜である。
チング速度が大きく異なる場合、異層配線間の接続用の
ためのスルーホール形成時に次のような問題がめる。例
えば絶縁膜にプラズマ気相による窒化膜（プラズマ窒化
膜）を用、いた場合などは酸化膜とプラズマ窒化膜のエ
ツチング速度が大きく異なる為に、スルーホール形成時
にＣＦ４プラズマエツチング金行なうとＭ１図で示すよ
うにシリコン酸化膜のひさし部１０６が残り、上層配線
の段切れが発生する。第１図ρいて、１０１は半導体基
板、１０２は絶縁膜、１０３は金属配線、１０４はプラ
ズマ窒化膜、１０５は液相シリコン酸化膜である。
このため上記の対策として、シリコン酸化膜とプラズマ
窒化ｉｔ別々にエツチングする方法がとられている。す
なわち、まず、シリコン酸化膜を、フッ酸系の溶液でエ
ツチング全行ない、続いてＣＦ４プラズマでプラズマ窒
化膜をエツチングする方法、又は、まずＣＦ４プラズマ
でプラズマ窒化膜をエツチングを行ない続いてシリコン
酸化膜をフッ酸系の溶液でエツチングする方法などであ
る。
窒化ｉｔ別々にエツチングする方法がとられている。す
なわち、まず、シリコン酸化膜を、フッ酸系の溶液でエ
ツチング全行ない、続いてＣＦ４プラズマでプラズマ窒
化膜をエツチングする方法、又は、まずＣＦ４プラズマ
でプラズマ窒化膜をエツチングを行ない続いてシリコン
酸化膜をフッ酸系の溶液でエツチングする方法などであ
る。
しかしながら、上記方法では、ウェットエッチを行なう
ためパターンの寸法精度が悪くなり、微細なスルーホー
ルを形成することが困難である。
ためパターンの寸法精度が悪くなり、微細なスルーホー
ルを形成することが困難である。
本発明は上記の欠点を除去する目的で、液化醒化膜によ
ｐ平担化された多層配ａ＃１造の層間膜に微細なスルー
ホー／Ｉ／’２再現性良く形成する製造方法を提供する
ことを目的としている。
ｐ平担化された多層配ａ＃１造の層間膜に微細なスルー
ホー／Ｉ／’２再現性良く形成する製造方法を提供する
ことを目的としている。
すなわち、本発明においては、半導体装置の酩酊用導体
を所定の形状に形成した後、全面に気相成長により第１
の絶縁膜を形成し、しかる後に液相のシリコン酸化膜を
塗布し熱処理によって被着式せる工程と、続いて気相成
長により第２の絶縁膜を形成する工程と、前記第２の絶
縁膜を等方性エツチングで選択的に除去する工程と、続
いて前記シリコン酸化膜と第１の絶縁膜とを異方性エツ
チングにより選択的に除去する工程を含むことを特徴と
する。
を所定の形状に形成した後、全面に気相成長により第１
の絶縁膜を形成し、しかる後に液相のシリコン酸化膜を
塗布し熱処理によって被着式せる工程と、続いて気相成
長により第２の絶縁膜を形成する工程と、前記第２の絶
縁膜を等方性エツチングで選択的に除去する工程と、続
いて前記シリコン酸化膜と第１の絶縁膜とを異方性エツ
チングにより選択的に除去する工程を含むことを特徴と
する。
以下、本発明を図面により詳しく説明する。第２図（ａ
Ｊ〜（ｄ）は本発明方法の一実施例を示す工程図である
。
Ｊ〜（ｄ）は本発明方法の一実施例を示す工程図である
。
（ａ）：第２図（ａ）に示すように、シリコン基板２０
１の表面に形成された絶縁膜２０２上に、アルミニウム
などの配線用金属パターン３０３を形成する。
１の表面に形成された絶縁膜２０２上に、アルミニウム
などの配線用金属パターン３０３を形成する。
絶縁膜２０２は、シリコン基板を酸化して形成した酸化
膜や気相成長法により形成される窒化膜などである。
膜や気相成長法により形成される窒化膜などである。
次に、プラズマ反応による気相成長法で、プラズマ窒化
膜２０４を形成する。厚さは、５０００Ｘ以下が望まし
い。
膜２０４を形成する。厚さは、５０００Ｘ以下が望まし
い。
続いて、液化酸化膜を塗布し熱処理を行なってシリコン
酸化膜５０５を形成する。これはアルミ配線２０３の段
部の段だらし全行ない平担化するためである。
酸化膜５０５を形成する。これはアルミ配線２０３の段
部の段だらし全行ない平担化するためである。
次に、プラズマ反応による気相成長法でプラズマ窒化膜
２０６を形成する。
２０６を形成する。
（ｂ）：次に第２図（ｂ）に示すように、フォトレジス
ト膜２０７’ｉ、塗布し、通常のリソグラフィー技術に
よって、所望の位置にスルーホール開孔のための窓２０
８を形成する。続いて、７オ）Ｌ／レジスト２０７をマ
スクにして、プラズマ窒化膜２０６を例えば、ＣＦ４プ
ラズマ反応などの等方性エツチングを行なうと深さ方向
へはシリコン膜２０５のエツチングレートがプラズマ窒
化膜に比べて小さい几めにストッパーとして働き構方向
へは等方に広がりテーパー角度２０９の小式い開孔形状
となる。
ト膜２０７’ｉ、塗布し、通常のリソグラフィー技術に
よって、所望の位置にスルーホール開孔のための窓２０
８を形成する。続いて、７オ）Ｌ／レジスト２０７をマ
スクにして、プラズマ窒化膜２０６を例えば、ＣＦ４プ
ラズマ反応などの等方性エツチングを行なうと深さ方向
へはシリコン膜２０５のエツチングレートがプラズマ窒
化膜に比べて小さい几めにストッパーとして働き構方向
へは等方に広がりテーパー角度２０９の小式い開孔形状
となる。
（Ｃ）：続いて第２図（Ｃ）に示すように、前記の７オ
トレシスト２０７をマスクにして、リアークチイブイオ
ンエッチ（ＲＩＥ）などの異方向性のエツチング技術を
用いて、シリコン酸化膜２０５とプラズマ窒化膜２０４
を連続してエツチングする。この方法によればシリコン
酸化膜２０５とプラズマ窒化膜２０４はレジスト２０７
で形成した開孔窓寸法ｄでエツチングされ、スルーホー
ル底部の寸法を精度よくコントロールすることができる
。
トレシスト２０７をマスクにして、リアークチイブイオ
ンエッチ（ＲＩＥ）などの異方向性のエツチング技術を
用いて、シリコン酸化膜２０５とプラズマ窒化膜２０４
を連続してエツチングする。この方法によればシリコン
酸化膜２０５とプラズマ窒化膜２０４はレジスト２０７
で形成した開孔窓寸法ｄでエツチングされ、スルーホー
ル底部の寸法を精度よくコントロールすることができる
。
（ｄ）二以下第２図（ｄ）に示すように、フォトレジス
ト膜２０７會除去し、通常の配線形成技術でアルミなど
の第２の配線パターン２１０を形成する。
ト膜２０７會除去し、通常の配線形成技術でアルミなど
の第２の配線パターン２１０を形成する。
この場合、第１の配線パターン２０３の段部ではシリコ
ン酸化膜２０５の段だらしの効果によシ良好なカバーレ
ッジとなっておりスルーホール部においても、本発明の
効果により、段切れの心配のないカバーレッジとなって
いる。
ン酸化膜２０５の段だらしの効果によシ良好なカバーレ
ッジとなっておりスルーホール部においても、本発明の
効果により、段切れの心配のないカバーレッジとなって
いる。
なお、本実施例においては第１の絶縁膜と第２の絶縁膜
とに、プラズマ窒化膜を用いた場合全説明したが、ＣＶ
Ｄ法によるシリコン酸化膜やシリコン酸化膜、又、プラ
ズマ気相法によるシリコン酸化膜などのプラズマ窒化膜
以外の絶縁膜についても同様に本発明法が適用できる。
とに、プラズマ窒化膜を用いた場合全説明したが、ＣＶ
Ｄ法によるシリコン酸化膜やシリコン酸化膜、又、プラ
ズマ気相法によるシリコン酸化膜などのプラズマ窒化膜
以外の絶縁膜についても同様に本発明法が適用できる。
又、第１の絶縁膜と第２の絶縁膜を異種の絶縁膜で形成
しても同様に本発明法の効果がある。
しても同様に本発明法の効果がある。
以上、本発明によれば液化酸化膜により表面が平担化さ
れた多層配再構造において、良好な形状のスルーホール
全再現性よく形成することが可能でアク、ヌル−ホール
部での上層配線のカバーレッジを向上することができ、
信頼性の高い半導体装置を製造することができる。
れた多層配再構造において、良好な形状のスルーホール
全再現性よく形成することが可能でアク、ヌル−ホール
部での上層配線のカバーレッジを向上することができ、
信頼性の高い半導体装置を製造することができる。
第１図は、従来の半導体装置の製造方法を説明するため
の断面図である。第２図（ａ）〜（ｄ）は本発明の実施
例における半導体装置の製造工程を示す断面図である。 図中において、 ２０１・・・・・・半導体基板、２０２・・・・・・シ
リコン酸化膜、２０３・・・・・・金属配置、２０４，
２０６・・・・・・プラズマ鴛化膜、２０５・・・・・
・液相酸化膜、２０７・・・・・・フォトレジス）膜、
２０８・・・・・・スルーホール窓、２０９・・・・・
・スルーホールのテーパー角度、２１０・・・・・・金
属配置。 乙 。 ３ＣＩ ・ 代理人 弁理士 内 原 日 凡。 ゛〜−−メ″ ／θｂ 第 ｌ 図 （
の断面図である。第２図（ａ）〜（ｄ）は本発明の実施
例における半導体装置の製造工程を示す断面図である。 図中において、 ２０１・・・・・・半導体基板、２０２・・・・・・シ
リコン酸化膜、２０３・・・・・・金属配置、２０４，
２０６・・・・・・プラズマ鴛化膜、２０５・・・・・
・液相酸化膜、２０７・・・・・・フォトレジス）膜、
２０８・・・・・・スルーホール窓、２０９・・・・・
・スルーホールのテーパー角度、２１０・・・・・・金
属配置。 乙 。 ３ＣＩ ・ 代理人 弁理士 内 原 日 凡。 ゛〜−−メ″ ／θｂ 第 ｌ 図 （
Claims (1)
- 配線用導体が所定の形状に形成された半導体基板の一生
面上に第１の絶縁膜を形成する工程と、該第１の絶縁膜
の全面に液相のシリコン酸化膜を塗布し熱処理によって
被着式せる工程と、続いて第２の絶縁膜を気相成長によ
り被着式ぜる工程と、前記第２の絶縁膜を等方性エツチ
ングで選択的に除去する工程と、続いて、前記シリコン
酸化膜と第１の絶縁膜を異方性エツチングで選択的に除
去する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11551683A JPS607737A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11551683A JPS607737A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607737A true JPS607737A (ja) | 1985-01-16 |
Family
ID=14664455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11551683A Pending JPS607737A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607737A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS6298643A (ja) * | 1985-10-24 | 1987-05-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPS633418A (ja) * | 1986-06-24 | 1988-01-08 | Nec Corp | 半導体装置の製造方法 |
| JPS6316639A (ja) * | 1986-07-08 | 1988-01-23 | Nec Corp | 半導体装置の製造方法 |
| JPS6324622A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPS648629A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Manufacture of semiconductor device |
| JPH01272121A (ja) * | 1988-04-25 | 1989-10-31 | Nippon Telegr & Teleph Corp <Ntt> | スルーホール構造とその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710936A (en) * | 1980-06-25 | 1982-01-20 | Sanyo Electric Co Ltd | Forming method for contact hole |
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
| JPS59124742A (ja) * | 1982-12-29 | 1984-07-18 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1983
- 1983-06-27 JP JP11551683A patent/JPS607737A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710936A (en) * | 1980-06-25 | 1982-01-20 | Sanyo Electric Co Ltd | Forming method for contact hole |
| JPS5886746A (ja) * | 1981-11-19 | 1983-05-24 | Nec Corp | 半導体装置 |
| JPS59124742A (ja) * | 1982-12-29 | 1984-07-18 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61196555A (ja) * | 1985-02-26 | 1986-08-30 | Nec Corp | 多層配線の形成方法 |
| JPS6298643A (ja) * | 1985-10-24 | 1987-05-08 | Fuji Electric Co Ltd | 半導体装置 |
| JPS62295437A (ja) * | 1986-06-14 | 1987-12-22 | Yamaha Corp | 多層配線形成法 |
| JPH0587146B2 (ja) * | 1986-06-14 | 1993-12-15 | Yamaha Corp | |
| JPS633418A (ja) * | 1986-06-24 | 1988-01-08 | Nec Corp | 半導体装置の製造方法 |
| JPS6316639A (ja) * | 1986-07-08 | 1988-01-23 | Nec Corp | 半導体装置の製造方法 |
| JPS6324622A (ja) * | 1986-07-16 | 1988-02-02 | Nec Corp | 半導体装置 |
| JPS648629A (en) * | 1987-06-30 | 1989-01-12 | Nec Corp | Manufacture of semiconductor device |
| JPH01272121A (ja) * | 1988-04-25 | 1989-10-31 | Nippon Telegr & Teleph Corp <Ntt> | スルーホール構造とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| US5946593A (en) | Semiconductor device manufacturing method | |
| JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS59214228A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05259132A (ja) | 半導体装置の製造方法 | |
| JPH0220141B2 (ja) | ||
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 |