JPH04303943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04303943A JPH04303943A JP3093363A JP9336391A JPH04303943A JP H04303943 A JPH04303943 A JP H04303943A JP 3093363 A JP3093363 A JP 3093363A JP 9336391 A JP9336391 A JP 9336391A JP H04303943 A JPH04303943 A JP H04303943A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer film
- film
- photoresist
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線間の接続構造を製造する方法に関す
る。
関し、特に多層配線間の接続構造を製造する方法に関す
る。
【０００２】
【従来の技術】従来の多層配線を有する半導体装置にお
ける異なる配線層間を接続する方法を図６を用いて説明
する。先ず、図６（ａ）のように、絶縁膜１上に第１の
配線２を全面に形成し、この上に第１の配線領域となる
パターンでフォトレジスト３を形成する。次に、図６（
ｂ）のように、フォトレジスト３をマスクとして第１の
配線２を異方性エッチングし、第１の配線のパターンを
形成する。
ける異なる配線層間を接続する方法を図６を用いて説明
する。先ず、図６（ａ）のように、絶縁膜１上に第１の
配線２を全面に形成し、この上に第１の配線領域となる
パターンでフォトレジスト３を形成する。次に、図６（
ｂ）のように、フォトレジスト３をマスクとして第１の
配線２を異方性エッチングし、第１の配線のパターンを
形成する。
【０００３】次に、図６（ｃ）のように、フォトレジス
ト３を除去し、全面に層間膜５を形成し、第１の配線２
の所定の領域上の層間膜５にビアホール８を開孔する。 次に、図６（ｄ）のように、全面に第２の配線６として
アルミニウムをスパッタリング法により形成し、所定の
形状のフォトレジストをマスクとして第２の配線を異方
性エッチングすることにより、第１の配線２と第２の配
線６とがビアホール８を通じて接続されることになる。
ト３を除去し、全面に層間膜５を形成し、第１の配線２
の所定の領域上の層間膜５にビアホール８を開孔する。 次に、図６（ｄ）のように、全面に第２の配線６として
アルミニウムをスパッタリング法により形成し、所定の
形状のフォトレジストをマスクとして第２の配線を異方
性エッチングすることにより、第１の配線２と第２の配
線６とがビアホール８を通じて接続されることになる。
【０００４】
【発明が解決しようとする課題】この従来の多層配線間
の接続方法では、第１の配線と第２の配線が接続される
ビアホール８の部位においては、層間膜５の段部によっ
て第２の配線６のカバレッジ性が悪く、第２の配線６の
膜厚が平坦部の膜厚に比べ非常に薄くなる。このため、
第２の配線６のビアホール８における配線の断面積が小
さくなり、エレクトロマイグレーションに弱くなり、或
いは抵抗が高くなって動作速度の低下をもたらすという
問題が生じる。このような段部における第２の配線６の
形状を良くするためには、ビアホール８の上部を等方性
エッチングで開孔し、或いは層間膜５の膜厚を小さくす
るという対策が考えられるが、前者は第２の配線の微細
化にとって不利であり、また後者は第２の配線の容量が
大きくなり、動作速度の低下につながるという別な問題
が生じることになる。本発明の目的は動作速度を高めか
つ微細化を可能とした半導体装置の製造方法を提供する
ことにある。
の接続方法では、第１の配線と第２の配線が接続される
ビアホール８の部位においては、層間膜５の段部によっ
て第２の配線６のカバレッジ性が悪く、第２の配線６の
膜厚が平坦部の膜厚に比べ非常に薄くなる。このため、
第２の配線６のビアホール８における配線の断面積が小
さくなり、エレクトロマイグレーションに弱くなり、或
いは抵抗が高くなって動作速度の低下をもたらすという
問題が生じる。このような段部における第２の配線６の
形状を良くするためには、ビアホール８の上部を等方性
エッチングで開孔し、或いは層間膜５の膜厚を小さくす
るという対策が考えられるが、前者は第２の配線の微細
化にとって不利であり、また後者は第２の配線の容量が
大きくなり、動作速度の低下につながるという別な問題
が生じることになる。本発明の目的は動作速度を高めか
つ微細化を可能とした半導体装置の製造方法を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、１層または複数の層よりなる第１の配線を所
定の形状に形成する工程と、この第１の配線の一部をマ
スク材で覆ってこれを膜厚の途中までエッチング除去し
、この第１の配線の一部に柱状突起を形成する工程と、
第１の配線を覆うように全面に層間膜を形成する工程と
、前記柱状突起の上面のみが表れるまで前記層間膜をエ
ッチングする工程と、前記柱状突起の一部または全部を
覆うように前記層間膜上に第２の配線を形成する工程と
を含んでいる。
造方法は、１層または複数の層よりなる第１の配線を所
定の形状に形成する工程と、この第１の配線の一部をマ
スク材で覆ってこれを膜厚の途中までエッチング除去し
、この第１の配線の一部に柱状突起を形成する工程と、
第１の配線を覆うように全面に層間膜を形成する工程と
、前記柱状突起の上面のみが表れるまで前記層間膜をエ
ッチングする工程と、前記柱状突起の一部または全部を
覆うように前記層間膜上に第２の配線を形成する工程と
を含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１及び図２は本発明の第１実施例を工程順に示す
断面図であり、図１は第１の配線を形成する工程を示し
、図２は第２の配線を形成する工程を示している。先ず
、図１（ａ）のように、絶縁膜１上に第１の配線２とし
てアルミニウム膜を約２μｍ形成する。このアルミニウ
ム膜の膜厚は、第１の配線として最終的に必要な膜厚よ
りは厚くしておく。そして、この第１の配線上に所定の
形状のフォトレジスト３を形成する。
る。図１及び図２は本発明の第１実施例を工程順に示す
断面図であり、図１は第１の配線を形成する工程を示し
、図２は第２の配線を形成する工程を示している。先ず
、図１（ａ）のように、絶縁膜１上に第１の配線２とし
てアルミニウム膜を約２μｍ形成する。このアルミニウ
ム膜の膜厚は、第１の配線として最終的に必要な膜厚よ
りは厚くしておく。そして、この第１の配線上に所定の
形状のフォトレジスト３を形成する。
【０００７】次に、図１（ｂ）のように、フォトレジス
ト３をマスクとして第１の配線２を異方性エッチングし
、第１の配線を形成する。そして、フォトレジスト３を
除去した上で、図１（ｃ）のように第１の配線と第２の
配線を接続すべき領域のみにフォトレジスト４を形成す
る。次に、図１（ｄ）のように、フォトレジスト４をマ
スクとして第１の配線２を異方性エッチングする。この
時、第１の配線の膜厚がおよそ１μｍになるように途中
でエッチングを止める。この結果、第１の配線と第２の
配線とが接続する予定領域の第１の配線に約１μｍの柱
状突起７が形成される。
ト３をマスクとして第１の配線２を異方性エッチングし
、第１の配線を形成する。そして、フォトレジスト３を
除去した上で、図１（ｃ）のように第１の配線と第２の
配線を接続すべき領域のみにフォトレジスト４を形成す
る。次に、図１（ｄ）のように、フォトレジスト４をマ
スクとして第１の配線２を異方性エッチングする。この
時、第１の配線の膜厚がおよそ１μｍになるように途中
でエッチングを止める。この結果、第１の配線と第２の
配線とが接続する予定領域の第１の配線に約１μｍの柱
状突起７が形成される。
【０００８】次に、第２の配線を形成する工程として、
図２（ａ）のように、フォトレジスト４を除去した後に
、全面に層間膜５を形成する。層間膜は例えば化学的気
相成長法による酸化膜または塗布膜またはこれらを組み
合わせた構成が可能である。次に、図２（ｂ）のように
、第１の配線の上面が現れる程度に層間膜５をエッチン
グする。このエッチングは、層間膜５の表面が平坦に近
い場合は、全面エッチングバックを行えばよい。また層
間膜５の表面が下地の第１の配線２を反映して凹凸であ
る場合は、例えばレジスト等の膜を塗布し表面を平坦に
してからエッチングバックし、後で塗布膜を除去すれば
よい。
図２（ａ）のように、フォトレジスト４を除去した後に
、全面に層間膜５を形成する。層間膜は例えば化学的気
相成長法による酸化膜または塗布膜またはこれらを組み
合わせた構成が可能である。次に、図２（ｂ）のように
、第１の配線の上面が現れる程度に層間膜５をエッチン
グする。このエッチングは、層間膜５の表面が平坦に近
い場合は、全面エッチングバックを行えばよい。また層
間膜５の表面が下地の第１の配線２を反映して凹凸であ
る場合は、例えばレジスト等の膜を塗布し表面を平坦に
してからエッチングバックし、後で塗布膜を除去すれば
よい。
【０００９】しかる上で、図２（ｃ）のように、全面に
第２の配線６としてアルミニウム膜を１μｍ形成し、フ
ォトレジストをマスクとして異方性エッチングすること
により第１の配線２と第２の配線６とが、第１の配線か
ら形成された柱状突起７を介して接続されることになる
。尚、図３は、第１の配線２と第２の配線６とが接続す
る領域の平面図であり、そのＡ−Ａ断面が図２（ｃ）に
相当する。
第２の配線６としてアルミニウム膜を１μｍ形成し、フ
ォトレジストをマスクとして異方性エッチングすること
により第１の配線２と第２の配線６とが、第１の配線か
ら形成された柱状突起７を介して接続されることになる
。尚、図３は、第１の配線２と第２の配線６とが接続す
る領域の平面図であり、そのＡ−Ａ断面が図２（ｃ）に
相当する。
【００１０】この実施例では第２の配線６は平坦部に形
成されるため、第２の配線の膜厚が薄くなる箇所がなく
、電気的信頼性及び電気的性能は改善される。また、第
１の配線２と第２の配線６の接続部のビアホール部は垂
直段であるため、ビアホールに対する第２の配線の覆い
の余裕は小さくてすみ、第２の配線の微細化、高密度化
を容易にするという利点を有する。
成されるため、第２の配線の膜厚が薄くなる箇所がなく
、電気的信頼性及び電気的性能は改善される。また、第
１の配線２と第２の配線６の接続部のビアホール部は垂
直段であるため、ビアホールに対する第２の配線の覆い
の余裕は小さくてすみ、第２の配線の微細化、高密度化
を容易にするという利点を有する。
【００１１】図４及び図５は本発明の第２実施例を工程
順に示す断面図である。先ず、第１の配線の形成工程は
、図４（ａ）のように、絶縁膜１上に第１層配線２Ａと
してアルミニウム膜を１μｍ形成する。更に、この上に
第２層配線２Ｂとしてチタン膜を ０．１μｍ、第３層
配線２Ｃとしてアルミニウム膜を１μｍ形成する。そし
て、第１層目の配線の形状に形成したフォトレジスト３
を形成する。その上で、図４（ｂ）のように、フォトレ
ジストをマスクとして第３層配線２Ｃ、第２層配線２Ｂ
、第１層配線２Ａを異方性エッチングし、第１の配線２
を形成する。
順に示す断面図である。先ず、第１の配線の形成工程は
、図４（ａ）のように、絶縁膜１上に第１層配線２Ａと
してアルミニウム膜を１μｍ形成する。更に、この上に
第２層配線２Ｂとしてチタン膜を ０．１μｍ、第３層
配線２Ｃとしてアルミニウム膜を１μｍ形成する。そし
て、第１層目の配線の形状に形成したフォトレジスト３
を形成する。その上で、図４（ｂ）のように、フォトレ
ジストをマスクとして第３層配線２Ｃ、第２層配線２Ｂ
、第１層配線２Ａを異方性エッチングし、第１の配線２
を形成する。
【００１２】次に、図４（ｃ）のように、フォトレジス
トを除去し、改めて接続を行う領域にのみフォトレジス
ト４を形成し、このフォトレジスト４をマスクとして、
図４（ｄ）のように、第３層配線２Ｃのみを異方性エッ
チングする。エッチングは第３層配線２Ｃと第２層配線
２Ｂとの選択比が十分大きくなるような条件で行えば、
容易に第３層配線２Ｃのみをエッチングすることができ
る。その後、フォトレジスト４を除去すると、第１の配
線と第２の配線とが接続する領域にのみ、第３層配線２
Ｃで形成された柱状突起７が形成されることになる。
トを除去し、改めて接続を行う領域にのみフォトレジス
ト４を形成し、このフォトレジスト４をマスクとして、
図４（ｄ）のように、第３層配線２Ｃのみを異方性エッ
チングする。エッチングは第３層配線２Ｃと第２層配線
２Ｂとの選択比が十分大きくなるような条件で行えば、
容易に第３層配線２Ｃのみをエッチングすることができ
る。その後、フォトレジスト４を除去すると、第１の配
線と第２の配線とが接続する領域にのみ、第３層配線２
Ｃで形成された柱状突起７が形成されることになる。
【００１３】次に、図５（ａ）のように、全面に層間膜
５を形成する。層間膜は第１実施例と同様に、例えば化
学的気相成長法による酸化膜、または塗布膜、またはこ
れらを組み合わせた構成が可能である。そして、図５（
ｂ）のように、柱状突起７の上面が現れる程度に層間膜
５をエッチングする。エッチングは第１実施例に述べた
方法を用いればよい。
５を形成する。層間膜は第１実施例と同様に、例えば化
学的気相成長法による酸化膜、または塗布膜、またはこ
れらを組み合わせた構成が可能である。そして、図５（
ｂ）のように、柱状突起７の上面が現れる程度に層間膜
５をエッチングする。エッチングは第１実施例に述べた
方法を用いればよい。
【００１４】次に、全面に第２の配線６として例えばア
ルミニウム膜を１μｍ形成し、フォトレジストをマスク
として異方性エッチングを行い、図５（ｃ）のように、
第２の配線６を形成する。この結果、第１の配線２と第
２の配線６とが、第３層配線２Ｃで形成される柱状突起
７を介して接続されることになる。尚、この第２実施例
では、柱状突起７を形成するための第３層配線２Ｃと第
１層配線２Ａとの間にエッチング速度の小さい第２層金
属層２Ｂを挟んでいるため、第３層配線２Ｃのエッチン
グの際に、下層の第１層配線２Ａをエッチングすること
がなく、第１の配線２の膜厚および柱状突起７の高さは
変動が少なく安定しているという利点を有する。
ルミニウム膜を１μｍ形成し、フォトレジストをマスク
として異方性エッチングを行い、図５（ｃ）のように、
第２の配線６を形成する。この結果、第１の配線２と第
２の配線６とが、第３層配線２Ｃで形成される柱状突起
７を介して接続されることになる。尚、この第２実施例
では、柱状突起７を形成するための第３層配線２Ｃと第
１層配線２Ａとの間にエッチング速度の小さい第２層金
属層２Ｂを挟んでいるため、第３層配線２Ｃのエッチン
グの際に、下層の第１層配線２Ａをエッチングすること
がなく、第１の配線２の膜厚および柱状突起７の高さは
変動が少なく安定しているという利点を有する。
【００１５】
【発明の効果】以上説明したように本発明は、第１の配
線の一部に柱状突起を形成し、この柱状突起を利用して
第２の配線に接続させるように製造を行うので、多層配
線間の接続部における第２の配線の膜厚が薄くなること
がなく、上下の配線の接続部におけるエレクトロマイグ
レーションに対する耐性を平坦部における耐性と同等に
向上させることができる。又、第２の配線が平坦に形成
できるので、この上に更に配線を形成する際にも、その
上層の層間膜及び配線を平坦に形成でき、多層配線を形
成する上で有利となる。又、第１の配線と第２の配線の
接続は、垂直な形状の金属層で構成される柱状突起で行
われることになるため、接続部の面積増大がなく、配線
の微細化，高密度化を容易にするという利点がある。こ
の場合、接続は第１の配線の一部を用いて行われるため
、従来の製造工程をそるまま利用して実現できる効果も
ある。更に、層間膜の膜厚は、第１の配線の異方性エッ
チングが安定にできる範囲内で厚くすることが可能であ
るため配線容量は従来例の １／２〜 １／３程度に低
減でき、素子動作速度の向上につながる効果もある。
線の一部に柱状突起を形成し、この柱状突起を利用して
第２の配線に接続させるように製造を行うので、多層配
線間の接続部における第２の配線の膜厚が薄くなること
がなく、上下の配線の接続部におけるエレクトロマイグ
レーションに対する耐性を平坦部における耐性と同等に
向上させることができる。又、第２の配線が平坦に形成
できるので、この上に更に配線を形成する際にも、その
上層の層間膜及び配線を平坦に形成でき、多層配線を形
成する上で有利となる。又、第１の配線と第２の配線の
接続は、垂直な形状の金属層で構成される柱状突起で行
われることになるため、接続部の面積増大がなく、配線
の微細化，高密度化を容易にするという利点がある。こ
の場合、接続は第１の配線の一部を用いて行われるため
、従来の製造工程をそるまま利用して実現できる効果も
ある。更に、層間膜の膜厚は、第１の配線の異方性エッ
チングが安定にできる範囲内で厚くすることが可能であ
るため配線容量は従来例の １／２〜 １／３程度に低
減でき、素子動作速度の向上につながる効果もある。
【図１】（ａ）乃至（ｄ）は本発明の第１実施例の第１
の配線の製造方法を工程順に示す断面図である。
の配線の製造方法を工程順に示す断面図である。
【図２】（ａ）乃至（ｃ）は本発明の第１実施例の第２
の配線の製造方法を工程順に示す断面図である。
の配線の製造方法を工程順に示す断面図である。
【図３】本発明の第１実施例の完成状態の平面図であり
、そのＡ−Ａ線断面図が図２（ｃ）に相当する図である
。
、そのＡ−Ａ線断面図が図２（ｃ）に相当する図である
。
【図４】（ａ）乃至（ｄ）は本発明の第２実施例の第１
の配線の製造方法を工程順に示す断面図である。
の配線の製造方法を工程順に示す断面図である。
【図５】（ａ）乃至（ｃ）は本発明の第２実施例の第２
の配線の製造方法を工程順に示す断面図である。
の配線の製造方法を工程順に示す断面図である。
【図６】（ａ）乃至（ｄ）は従来の配線構造の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
１ 絶縁膜
２ 第１の配線
２Ａ 第１層配線 ２Ｂ 第２層配線 ２Ｃ
第３層配線 ３，４ フォトレジスト ５ 層間膜 ６ 第２の配線 ７ 柱状突起
第３層配線 ３，４ フォトレジスト ５ 層間膜 ６ 第２の配線 ７ 柱状突起
Claims (1)
- 【請求項１】 １層または複数の層よりなる第１の配
線を所定の形状に形成する工程と、この第１の配線の一
部をマスク材で覆ってこれを膜厚の途中までエッチング
除去し、この第１の配線の一部に柱状突起を形成する工
程と、第１の配線を覆うように全面に層間膜を形成する
工程と、前記柱状突起の上面が表れるまで前記層間膜を
エッチングする工程と、前記柱状突起の一部または全部
を覆うように前記層間膜上に第２の配線を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093363A JPH04303943A (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093363A JPH04303943A (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04303943A true JPH04303943A (ja) | 1992-10-27 |
Family
ID=14080210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093363A Pending JPH04303943A (ja) | 1991-03-30 | 1991-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04303943A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773365A (en) * | 1996-05-29 | 1998-06-30 | Nec Corporation | Fabrication process of semiconductor device |
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
| KR20020086098A (ko) * | 2001-05-11 | 2002-11-18 | 아남반도체 주식회사 | 다층 배선의 콘택 구조 및 그 형성 방법 |
-
1991
- 1991-03-30 JP JP3093363A patent/JPH04303943A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5773365A (en) * | 1996-05-29 | 1998-06-30 | Nec Corporation | Fabrication process of semiconductor device |
| KR20000028094A (ko) * | 1998-10-30 | 2000-05-25 | 김영환 | 반도체 장치의 배선 형성방법 |
| KR20020086098A (ko) * | 2001-05-11 | 2002-11-18 | 아남반도체 주식회사 | 다층 배선의 콘택 구조 및 그 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPH08306774A (ja) | 半導体装置及びその製造方法 | |
| JP2973423B2 (ja) | 超伝導素子とその製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP2665568B2 (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH04303943A (ja) | 半導体装置の製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JP3033839B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0570301B2 (ja) | ||
| JPH0415925A (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPS62264642A (ja) | スル−ホ−ルの形成方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS63207153A (ja) | 半導体装置の製造方法 | |
| JPH02113553A (ja) | 半導体集積回路の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 |