JPH0380226A - 液晶表示素子用アクティブマトリクス基板とその製造方法 - Google Patents
液晶表示素子用アクティブマトリクス基板とその製造方法Info
- Publication number
- JPH0380226A JPH0380226A JP1217913A JP21791389A JPH0380226A JP H0380226 A JPH0380226 A JP H0380226A JP 1217913 A JP1217913 A JP 1217913A JP 21791389 A JP21791389 A JP 21791389A JP H0380226 A JPH0380226 A JP H0380226A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- source
- silicon thin
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 41
- 239000011159 matrix material Substances 0.000 title claims description 27
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 80
- 239000010409 thin film Substances 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 28
- 235000012239 silicon dioxide Nutrition 0.000 description 17
- 239000000377 silicon dioxide Substances 0.000 description 17
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 229910052804 chromium Inorganic materials 0.000 description 11
- 239000011651 chromium Substances 0.000 description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910000077 silane Inorganic materials 0.000 description 9
- 229910021357 chromium silicide Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、薄膜トランジスタを能動素子とする液晶表示
素子用アクティブマトリクス基板とその製造方法に関す
る。
素子用アクティブマトリクス基板とその製造方法に関す
る。
（従来の技術）
近年デイスプレィの平面化を目的としたアクティブマト
リクス型液晶表示素子の開発が盛んになっている。アク
ティブマトリクス型は各画素に薄膜トランジスタや薄膜
ダイオードの能動素子をスイッチとして作りこんだもの
で、透明電極を交差させただけのいわゆる単純マトリク
ス型に比べ高画質が得られるという特長を持っている。
リクス型液晶表示素子の開発が盛んになっている。アク
ティブマトリクス型は各画素に薄膜トランジスタや薄膜
ダイオードの能動素子をスイッチとして作りこんだもの
で、透明電極を交差させただけのいわゆる単純マトリク
ス型に比べ高画質が得られるという特長を持っている。
ここではまず従来例として多結晶シリコンの薄膜トラン
ジスタを使ったアクティブマトリクス基板を例にとって
説明する。第３図はその一例（大島、他、ニス・アイ・
デイ′８８ダイジェスト（ＳＩＤ’８８ Ｄｉｇｅｓｔ
）講演番号２１．４、第４０８−４１１頁）を示してい
る。第３図（ａ）は１画素の平面図、（ｂ）は（ａ）の
ＢＢ’における断面図を示している。従来のアクティブ
マトリクス基板は、ガラス基板、３０１上にリンを高濃
度ドーピングした多結晶シリコンからなるソース・ドレ
イン領域、３０２，３０３が形成されており、このソー
ス・ドレイン領域に接し、この上に設けられたドーピン
グしていない多結晶シリコン薄膜からなる活性層３０４
と、活性層３０４を覆う二酸化シリコンからなるゲート
絶縁膜３０５と、クロムからなるゲート電極及びゲート
線３０６と、二酸化シリコンからなる層間絶縁膜３０７
とこの上に設けられたインジウム酸化スズの透明導電体
からなる画素電極３０８とアルミからなるドレイン信号
線３０９とからなる。
ジスタを使ったアクティブマトリクス基板を例にとって
説明する。第３図はその一例（大島、他、ニス・アイ・
デイ′８８ダイジェスト（ＳＩＤ’８８ Ｄｉｇｅｓｔ
）講演番号２１．４、第４０８−４１１頁）を示してい
る。第３図（ａ）は１画素の平面図、（ｂ）は（ａ）の
ＢＢ’における断面図を示している。従来のアクティブ
マトリクス基板は、ガラス基板、３０１上にリンを高濃
度ドーピングした多結晶シリコンからなるソース・ドレ
イン領域、３０２，３０３が形成されており、このソー
ス・ドレイン領域に接し、この上に設けられたドーピン
グしていない多結晶シリコン薄膜からなる活性層３０４
と、活性層３０４を覆う二酸化シリコンからなるゲート
絶縁膜３０５と、クロムからなるゲート電極及びゲート
線３０６と、二酸化シリコンからなる層間絶縁膜３０７
とこの上に設けられたインジウム酸化スズの透明導電体
からなる画素電極３０８とアルミからなるドレイン信号
線３０９とからなる。
次に第４図（ａ）〜（ｄ）にこの例の製造方法の一例を
示す。以下順を追って説明する。
示す。以下順を追って説明する。
（ａ）ガラス基板上にフォスフイン（ＰＨ３）、シラン
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
して３０２．３０３のソース・ドレイン領域を形成する
。次に、この上からシランを同様に減圧ＣＶＤ法により
分解して多結晶シリコン薄膜を形成し、これを島状にパ
ターニングして活性層３０４を形成する。
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
して３０２．３０３のソース・ドレイン領域を形成する
。次に、この上からシランを同様に減圧ＣＶＤ法により
分解して多結晶シリコン薄膜を形成し、これを島状にパ
ターニングして活性層３０４を形成する。
（ｂ）この上からシランと酸素を原料ガスとして常圧Ｃ
ＤＶ法で二酸化シリコン膜からなるゲート絶縁膜３０５
を形成し、さらにこの上からクロムをスパッタで形成後
バターニングしてゲート電極３０６を形成する。
ＤＶ法で二酸化シリコン膜からなるゲート絶縁膜３０５
を形成し、さらにこの上からクロムをスパッタで形成後
バターニングしてゲート電極３０６を形成する。
（ｅ）この上から再び常圧ＣＶＤ法で二酸化シリコンか
らなる層間絶縁膜３０７を形成し、二酸化シリコン膜３
０５．３０７にソース・ドレイン領域へのコンタクトホ
ールをあける。
らなる層間絶縁膜３０７を形成し、二酸化シリコン膜３
０５．３０７にソース・ドレイン領域へのコンタクトホ
ールをあける。
（ｄ）最後にアルミからなるドレイン配線３０９、イン
ジウム酸化スズからなる画素電極３０８をスパッタ法あ
るいは蒸着法によって成膜液それぞれ所望の形状にバタ
ーニングして完成する。
ジウム酸化スズからなる画素電極３０８をスパッタ法あ
るいは蒸着法によって成膜液それぞれ所望の形状にバタ
ーニングして完成する。
（発明が解決しようとする課題）
上述の構造及び製造方法にはインジウム酸化スズの使用
に起因する問題点がある。まず第一にインジウム酸化ス
ズのエツチング性の悪さが挙げられる。この材料は透明
導電膜としての性質は優秀であるが、ドライエツチング
が困難であること、ウェットエツチングでの加工精度が
あまり良くないなどの問題点がある。このため配線とこ
のインジウム酸化スズからなる個別透明電極の間に５１
．を程度以上の十分な余裕をとる必要があり、これが光
の透過部分の面積を小さくする原因の一つになっている
。第二にウェットエツチングのエツチング液がアルミニ
ウムをもエツチングしてしまうという問題がある。従っ
て、この例のようにインジウム酸化スズとアルミニウム
配線が同一平面上にある場合には非常に高度なエツチン
グ技術が要求される。第三にインジウム酸化スズが水素
プラズマでダメージを受けやすいと言う問題点がある。
に起因する問題点がある。まず第一にインジウム酸化ス
ズのエツチング性の悪さが挙げられる。この材料は透明
導電膜としての性質は優秀であるが、ドライエツチング
が困難であること、ウェットエツチングでの加工精度が
あまり良くないなどの問題点がある。このため配線とこ
のインジウム酸化スズからなる個別透明電極の間に５１
．を程度以上の十分な余裕をとる必要があり、これが光
の透過部分の面積を小さくする原因の一つになっている
。第二にウェットエツチングのエツチング液がアルミニ
ウムをもエツチングしてしまうという問題がある。従っ
て、この例のようにインジウム酸化スズとアルミニウム
配線が同一平面上にある場合には非常に高度なエツチン
グ技術が要求される。第三にインジウム酸化スズが水素
プラズマでダメージを受けやすいと言う問題点がある。
多結晶シリコン特有の問題として結晶粒界の不活性化を
行う必要があると言うことがあるが、水素プラズマ処理
はこの不活性化によく使われる技術である。しかしなが
ら、この構造ではインジウム酸化スズが一番上の層とな
っているために最終工程での水素プラズマ゛処理による
トランジスタ特性の向上がしずらいということになる。
行う必要があると言うことがあるが、水素プラズマ処理
はこの不活性化によく使われる技術である。しかしなが
ら、この構造ではインジウム酸化スズが一番上の層とな
っているために最終工程での水素プラズマ゛処理による
トランジスタ特性の向上がしずらいということになる。
別の問題点として製造工程の多さが挙げられる。この例
においては６枚のマスクを使用する。この工程の多さが
歩留りを下げる原因になっている。
においては６枚のマスクを使用する。この工程の多さが
歩留りを下げる原因になっている。
本発明の目的は上記従来技術の欠点を除去し、インジウ
ム酸化スズに起因する問題がなく、構造が簡単で製造工
程数の少ない液晶表示素子用アクティブマトリクス基板
とその製造方法を与えることにある。
ム酸化スズに起因する問題がなく、構造が簡単で製造工
程数の少ない液晶表示素子用アクティブマトリクス基板
とその製造方法を与えることにある。
（課題を解決するための手段）
本発明の液晶表示素子用アクティブマトリクス基板は、
アレイ状に形成された個別透明電極と、これに接続され
これを駆動する薄膜トランジスタアレイとを具備した液
晶表示素子用アクティブマトリクス基板であって、前記
薄膜トランジスタが、不純物を高濃度ドーピングしたソ
ース・ドレイン領域と、これらに接し少なくとも一部が
これらをおおうシリコン薄膜からなる活性層と、該ソー
ス・ドレイン領域、活性層をおおう絶縁膜と、この絶縁
膜上のゲート電極からなっており、前記個別透明電極が
前記薄膜トランジスタの活性層と連続してなるシリコン
薄膜とこの上の金属シリサイドとからなることを特徴と
する。
アレイ状に形成された個別透明電極と、これに接続され
これを駆動する薄膜トランジスタアレイとを具備した液
晶表示素子用アクティブマトリクス基板であって、前記
薄膜トランジスタが、不純物を高濃度ドーピングしたソ
ース・ドレイン領域と、これらに接し少なくとも一部が
これらをおおうシリコン薄膜からなる活性層と、該ソー
ス・ドレイン領域、活性層をおおう絶縁膜と、この絶縁
膜上のゲート電極からなっており、前記個別透明電極が
前記薄膜トランジスタの活性層と連続してなるシリコン
薄膜とこの上の金属シリサイドとからなることを特徴と
する。
また、その製造方法は、透明基板上に高濃度不純物をド
ーピングしたシリコン薄膜を形成しこれをソース・ドレ
イン領域および配線の交差部の接続部分の形状にバター
ニングする工程と、この上にシリコン薄膜を形成し、こ
のシリコン薄膜を少なくとも該ソース・ドレイン領域に
接するような島状領域とこれと連続した個別透明電極形
状よりもやや大きめの島状領域とにバターニングする工
程と、これらの膜の上に絶縁膜を形成する工程と、この
絶縁膜にソース・ドレイン領域のコンタクト用の穴と前
記個別透明電極形状よりもやや大きめ島状領域パターニ
ングされたシリコン薄膜の上に前記個別透明電極の形状
に穴をあける工程と、この上に少なくともシリコンと反
応してシリサイドを形成する金属を形成する工程と、こ
れを熱処理してシリサイドを形成する工程と、これをバ
ターニングしてゲートおよびソース・ドレインの配線を
形成する工程とからなることを特徴とする。
ーピングしたシリコン薄膜を形成しこれをソース・ドレ
イン領域および配線の交差部の接続部分の形状にバター
ニングする工程と、この上にシリコン薄膜を形成し、こ
のシリコン薄膜を少なくとも該ソース・ドレイン領域に
接するような島状領域とこれと連続した個別透明電極形
状よりもやや大きめの島状領域とにバターニングする工
程と、これらの膜の上に絶縁膜を形成する工程と、この
絶縁膜にソース・ドレイン領域のコンタクト用の穴と前
記個別透明電極形状よりもやや大きめ島状領域パターニ
ングされたシリコン薄膜の上に前記個別透明電極の形状
に穴をあける工程と、この上に少なくともシリコンと反
応してシリサイドを形成する金属を形成する工程と、こ
れを熱処理してシリサイドを形成する工程と、これをバ
ターニングしてゲートおよびソース・ドレインの配線を
形成する工程とからなることを特徴とする。
さらに、上記液晶表示素子用アクティブマトリクス基板
にわいて、個別透明電極が基板全面に形成されたシリコ
ン薄膜の上にアレイ状に金属シリサイドを形成してなり
、かつ、ドレイン領域がソース領域を電気的にシールド
する形に形成されたことを特徴とする。
にわいて、個別透明電極が基板全面に形成されたシリコ
ン薄膜の上にアレイ状に金属シリサイドを形成してなり
、かつ、ドレイン領域がソース領域を電気的にシールド
する形に形成されたことを特徴とする。
また、その製造方法は、透明基板上に高濃度不純物をド
ーピングしたシリコン薄膜を形成しこれをソース・ドレ
イン領域および配線の交差部の接続部分の形状にバター
ニングする工程と、この上にシリコン薄膜を形成する工
程と、これらの膜の上に絶縁膜を形成する工程と、この
絶縁膜にソース・ドレイン領域のコンタクト用の穴と個
別透明電極の形状の穴とをあける工程と、この上に少な
くともシリコンと反応してシリサイドを形成する金属を
形成する工程と、これを熱処理してシリサイドを形成す
る工程と、これをパターニングしてゲートおよびソース
・ドレインの配線を形成する工程とからなることを特徴
とする。
ーピングしたシリコン薄膜を形成しこれをソース・ドレ
イン領域および配線の交差部の接続部分の形状にバター
ニングする工程と、この上にシリコン薄膜を形成する工
程と、これらの膜の上に絶縁膜を形成する工程と、この
絶縁膜にソース・ドレイン領域のコンタクト用の穴と個
別透明電極の形状の穴とをあける工程と、この上に少な
くともシリコンと反応してシリサイドを形成する金属を
形成する工程と、これを熱処理してシリサイドを形成す
る工程と、これをパターニングしてゲートおよびソース
・ドレインの配線を形成する工程とからなることを特徴
とする。
（作用）
本発明の液晶表示素子用アクティブマトリクス基板は、
個別透明電極としてインジウム酸化スズを用いず、シリ
コン薄膜とこの上の金属シリサイドとで形成している。
個別透明電極としてインジウム酸化スズを用いず、シリ
コン薄膜とこの上の金属シリサイドとで形成している。
シリコン薄膜の加工精度はインジウム酸化スズと比べる
と１桁精度がよく、配線と個別透明電極との間のマージ
ンをそれほど大きくとる必要がない。その結果従来より
も開口率を上げることができる。また、アルミニウムと
のエツチングの選択性も問題はないし、水素プラズマ処
理によるダメージもない。
と１桁精度がよく、配線と個別透明電極との間のマージ
ンをそれほど大きくとる必要がない。その結果従来より
も開口率を上げることができる。また、アルミニウムと
のエツチングの選択性も問題はないし、水素プラズマ処
理によるダメージもない。
さらに、個別透明電極のシリコン薄膜と駆動用薄膜トラ
ンジスタの活性層と連続して形成されており、簡単な構
造になっている。このため薄膜トランジスタの活性層と
個別透明電極部分をいっしょに形成でき、製造工程を減
らすことができる。
ンジスタの活性層と連続して形成されており、簡単な構
造になっている。このため薄膜トランジスタの活性層と
個別透明電極部分をいっしょに形成でき、製造工程を減
らすことができる。
また、薄膜トランジスタの活性層や個別透明電極部分の
シリコン薄膜は、パターニングせず基板全面に形成され
ていてもよい。この場合には、ドレイン領域によってソ
ース領域が電気的にシールドされる形に形成すれば、他
の画素用のドレイン線からのリーク電流をブロックする
ことができる。このような構造では、シリコン薄膜のパ
ターニング工程を省略できるため、さらに製造工程を簡
略できるという利点がある。
シリコン薄膜は、パターニングせず基板全面に形成され
ていてもよい。この場合には、ドレイン領域によってソ
ース領域が電気的にシールドされる形に形成すれば、他
の画素用のドレイン線からのリーク電流をブロックする
ことができる。このような構造では、シリコン薄膜のパ
ターニング工程を省略できるため、さらに製造工程を簡
略できるという利点がある。
ところで、透明電極としてシリサイドを含むシリコン薄
膜を用いる場合、光の透過率が問題となる。透過率は膜
厚に依存しており、多結晶シリコン膜の場合３００Ａ程
度の膜厚ならば７５％以上の透過率を示し、十分実用に
耐えうる。−例として、多結晶シリコン膜の膜厚と透過
率の関係を波長４６０ｎｍ、５４０ｎｍ、６６０ｎｍの
光について測定した結果、を第５図に示す。単結晶シリ
コン膜では、多結晶シリコン膜よりも透過率が高いため
、１ｏｏｏＡ程度の厚さまで用いることができる。また
、アモルファスシリコン膜の場合は、透過率が低いため
、１００〜２００人程度の膜厚で用いるのが望ましい。
膜を用いる場合、光の透過率が問題となる。透過率は膜
厚に依存しており、多結晶シリコン膜の場合３００Ａ程
度の膜厚ならば７５％以上の透過率を示し、十分実用に
耐えうる。−例として、多結晶シリコン膜の膜厚と透過
率の関係を波長４６０ｎｍ、５４０ｎｍ、６６０ｎｍの
光について測定した結果、を第５図に示す。単結晶シリ
コン膜では、多結晶シリコン膜よりも透過率が高いため
、１ｏｏｏＡ程度の厚さまで用いることができる。また
、アモルファスシリコン膜の場合は、透過率が低いため
、１００〜２００人程度の膜厚で用いるのが望ましい。
ここで、シリサイド膜は非常に薄いためほとんど光を吸
収せず透過するため何ら問題はない。さらに、シリコン
薄膜の抵抗は非常に大きいが、シリサイド膜を用いるこ
とによりシート抵抗を数にΩと比較的小さくできる。こ
の値は画素用の透明電極としては十分である。
収せず透過するため何ら問題はない。さらに、シリコン
薄膜の抵抗は非常に大きいが、シリサイド膜を用いるこ
とによりシート抵抗を数にΩと比較的小さくできる。こ
の値は画素用の透明電極としては十分である。
（実施例）
実施例１
第１図（ａＸｂ）に本発明の液晶表示素子用アクティブ
マトリクス基板の一例の平面図および断面図を示す。図
において１０１．１０２、はリンを高濃度ドーピングし
た多結晶シリコン膜からなるソース領域およびドレイン
領域であり、その上に厚さ３００人の多結晶シリコン膜
からなる活性層１０３が設けられている。活性層１０３
の上には二酸化シリコン膜からなるゲート絶縁膜１０４
が設けられ、クロムからなるゲート電極及びゲート配線
１０５、ドレイン電極及びドレイン配線１０６、ソース
電極１０７が設けられている。１０８はクロムシリサイ
ド膜であり、ａｏｏＡの多結晶シリコン膜とともに個別
透明電極を構成している。インジウム酸化スズはいっさ
い使われていない。
マトリクス基板の一例の平面図および断面図を示す。図
において１０１．１０２、はリンを高濃度ドーピングし
た多結晶シリコン膜からなるソース領域およびドレイン
領域であり、その上に厚さ３００人の多結晶シリコン膜
からなる活性層１０３が設けられている。活性層１０３
の上には二酸化シリコン膜からなるゲート絶縁膜１０４
が設けられ、クロムからなるゲート電極及びゲート配線
１０５、ドレイン電極及びドレイン配線１０６、ソース
電極１０７が設けられている。１０８はクロムシリサイ
ド膜であり、ａｏｏＡの多結晶シリコン膜とともに個別
透明電極を構成している。インジウム酸化スズはいっさ
い使われていない。
次に第２図（ａ）〜（ｅ）に本発明の液晶表示素子用ア
クティブマトリクス基板の製造方法を示す。
クティブマトリクス基板の製造方法を示す。
（ａ）ガラス基板上にフォスフイン（ＰＨｓ）、シラン
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
しＩＯＬ １０２のソース・ドレイン領域を形成する。
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
しＩＯＬ １０２のソース・ドレイン領域を形成する。
次に、この上からシランを同様に減圧ＣＶＤ法により分
解して多結晶シリコン薄膜を形成し、１０３の活性層を
形成し、パターニングする。
解して多結晶シリコン薄膜を形成し、１０３の活性層を
形成し、パターニングする。
（ｂ）この上からシランと酸素を原料ガスとして常圧Ｃ
ＶＤ法で１０４の二酸化シリコン膜からなるゲート絶縁
膜を形成する。
ＶＤ法で１０４の二酸化シリコン膜からなるゲート絶縁
膜を形成する。
（ｃ）１０４の二酸化シリコン膜にコンタクトホールを
あけこの上から２０５のクロムをスパッタ法で形成する
。
あけこの上から２０５のクロムをスパッタ法で形成する
。
（ｄ）これを２００から３００°Ｃで熱処理すると１０
８のクロムシリサイド層が形成される。
８のクロムシリサイド層が形成される。
（ｅ）これを所望の形状にパターニングして完成する。
以上で分かるようにフォトマスクを使ったパターニング
の工程は最初のｎ型多結晶シリコンと３００オングスト
ロームの多結晶シリコン、二酸化シリコンへのコンタク
トホール、およびクロムのパターニングの合計４回であ
る。
の工程は最初のｎ型多結晶シリコンと３００オングスト
ロームの多結晶シリコン、二酸化シリコンへのコンタク
トホール、およびクロムのパターニングの合計４回であ
る。
実施例２
第６図に本発明の液晶表示素子用アクティブマトリクス
基板の他の例を示す。図に於て６０１．６０２．６０３
はリンを高濃度ドーピングした多結晶シリコン膜からな
るシールド用ドレイン領域、ソース領域、ドレイン領域
、６０４は厚さ３００Ａ多結晶シリコン膜からなる活性
層、６０５は二酸化シリコン膜からなるゲート絶縁膜、
６０６はクロムからなるゲート電極及びゲレト配線、６
０７は同じくクロムからなるソース電極、６０８はクロ
ムシリサイド膜、６０９はクロムからなるドレイン配線
である。この構造においてはクロムシリサイドおよび３
００Ａの多結晶シリコン膜が透明電極を構成しており、
インジウム酸化スズはいっさい使われていない。
基板の他の例を示す。図に於て６０１．６０２．６０３
はリンを高濃度ドーピングした多結晶シリコン膜からな
るシールド用ドレイン領域、ソース領域、ドレイン領域
、６０４は厚さ３００Ａ多結晶シリコン膜からなる活性
層、６０５は二酸化シリコン膜からなるゲート絶縁膜、
６０６はクロムからなるゲート電極及びゲレト配線、６
０７は同じくクロムからなるソース電極、６０８はクロ
ムシリサイド膜、６０９はクロムからなるドレイン配線
である。この構造においてはクロムシリサイドおよび３
００Ａの多結晶シリコン膜が透明電極を構成しており、
インジウム酸化スズはいっさい使われていない。
この構造では６０１と６０３のドレイン領域が６０２の
ソース領域を囲んでおり、他のドレイン領域とは電気的
にシールドされている。また、構造上の最大の段差は６
０１．６０２．６０３の部分が作る段差で、０．１から
０．１５ｐｍ程度である。従来例と異なる点として、６
０４の多結晶シリコン膜が全くパターニングされないと
言うことがある。しかし、この様にしても多結晶シリコ
ン膜が非常に薄いため特性上は問題が無い。膜が薄いた
め縦方向にはキャリアとなる電子を通しやすく、横方向
には非常に通しにくいためである。特にコンタクトの部
分においてはこの膜の成膜時に下地のｎ型多結晶シリコ
ンからの不純物の拡散と、クロムシリサイド形成時の膜
厚の減少があるため、あえて彫り込まなくても良好なオ
ーミックコンタクトが得られる。
ソース領域を囲んでおり、他のドレイン領域とは電気的
にシールドされている。また、構造上の最大の段差は６
０１．６０２．６０３の部分が作る段差で、０．１から
０．１５ｐｍ程度である。従来例と異なる点として、６
０４の多結晶シリコン膜が全くパターニングされないと
言うことがある。しかし、この様にしても多結晶シリコ
ン膜が非常に薄いため特性上は問題が無い。膜が薄いた
め縦方向にはキャリアとなる電子を通しやすく、横方向
には非常に通しにくいためである。特にコンタクトの部
分においてはこの膜の成膜時に下地のｎ型多結晶シリコ
ンからの不純物の拡散と、クロムシリサイド形成時の膜
厚の減少があるため、あえて彫り込まなくても良好なオ
ーミックコンタクトが得られる。
次に第７図に本発明の液晶表示素子用アクティブマトリ
クス基板の製造方法を示す。
クス基板の製造方法を示す。
（ａ）ガラス基板上にフォスフイン（ＰＨ３）、シラン
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
して６０１．６０２のソース・ドレイン領域を形成する
。
（ＳｉＨ４）を原料ガスとして減圧ＣＶＤ法によりリン
を高濃度含んだ多結晶シリコンを形成し、パターニング
して６０１．６０２のソース・ドレイン領域を形成する
。
（ｂ）次に、この上からシランを同様に減圧ＣＶＤ法に
より分解して多結晶シリコン薄膜を形成し、６０４の活
性層を形成する。この上がらシランと酸素を原料ガスと
して常圧ＣＶＤ法で６０５の二酸化シリコン膜からなる
ゲート絶縁膜を形成する。
より分解して多結晶シリコン薄膜を形成し、６０４の活
性層を形成する。この上がらシランと酸素を原料ガスと
して常圧ＣＶＤ法で６０５の二酸化シリコン膜からなる
ゲート絶縁膜を形成する。
（ｃ）６０５の二酸化シリコン膜にコンタクトホールを
あけこの上から６０６のクロムをスパッタ法で形成する
。
あけこの上から６０６のクロムをスパッタ法で形成する
。
（ｄ）これを２００から３００°Ｃの熱処理に通すと６
０８のクロムシリサイド層が形成される。
０８のクロムシリサイド層が形成される。
（ｅ）これを所望の形状にパターニングして完成する。
以上で分かるようにフォトマスクを使ったパターニング
の工程は最初のｎ型多結晶シリコンと二酸化シリコンへ
のコンタクトホール、およびクロムのパターニングの合
計３回だけである。
の工程は最初のｎ型多結晶シリコンと二酸化シリコンへ
のコンタクトホール、およびクロムのパターニングの合
計３回だけである。
実施例３
第８図に第３の実施例を示す。第８図（ａ）は液晶表示
素子用アクティブマトリクス基板の平面図、第８図（ｂ
）は（ａ）中のＥＥ’線における断面図である。図に於
て８０１．８０２はそれぞれｎ型の多結晶シリコンから
なるソース・ドレイン領域、８０３は膜厚３００Ａの多
結晶シリコン膜からなる活性層、８０４．８０５はそれ
ぞれ二酸化シリコン膜、窒化シリコン膜の２層膜からな
るゲート絶縁膜、８０６，８０７はそれぞれクロム、ア
ルミの２層膜からなるゲート電極、８０８はクロムシリ
サイド膜、８０９はゲート電極と同じ構成のドレイン配
線である。この例のような配列にしても他の画素用のド
レイン線からのリーク電流をシールドできる。また、こ
の例においてはゲート絶縁膜及びゲート電極を２層膜で
形成している。ゲート絶縁膜については、多結晶シリコ
ンとの界面はトラップ密度の小さい二酸化シリコンで形
成し、一方誘電率の比較的大きい窒化シリコン膜をこの
上部に用いることによりトータルの膜厚を厚くしてピン
ホールなどの短絡性の欠陥に強くすることと、窒化シリ
コンは水素を含んだプラズマ中で形成されるために自動
的に水素プラズマ処理か行えるためである。ゲート電極
については、上部にアルミを用いることにより配線抵抗
を下げる効果があるためである。これらは第１の実施例
においても同様に適用できる。このように２層化膜を用
いてもマスク数は３枚である。
素子用アクティブマトリクス基板の平面図、第８図（ｂ
）は（ａ）中のＥＥ’線における断面図である。図に於
て８０１．８０２はそれぞれｎ型の多結晶シリコンから
なるソース・ドレイン領域、８０３は膜厚３００Ａの多
結晶シリコン膜からなる活性層、８０４．８０５はそれ
ぞれ二酸化シリコン膜、窒化シリコン膜の２層膜からな
るゲート絶縁膜、８０６，８０７はそれぞれクロム、ア
ルミの２層膜からなるゲート電極、８０８はクロムシリ
サイド膜、８０９はゲート電極と同じ構成のドレイン配
線である。この例のような配列にしても他の画素用のド
レイン線からのリーク電流をシールドできる。また、こ
の例においてはゲート絶縁膜及びゲート電極を２層膜で
形成している。ゲート絶縁膜については、多結晶シリコ
ンとの界面はトラップ密度の小さい二酸化シリコンで形
成し、一方誘電率の比較的大きい窒化シリコン膜をこの
上部に用いることによりトータルの膜厚を厚くしてピン
ホールなどの短絡性の欠陥に強くすることと、窒化シリ
コンは水素を含んだプラズマ中で形成されるために自動
的に水素プラズマ処理か行えるためである。ゲート電極
については、上部にアルミを用いることにより配線抵抗
を下げる効果があるためである。これらは第１の実施例
においても同様に適用できる。このように２層化膜を用
いてもマスク数は３枚である。
（発明の効果）
構成の説明で明らかなように本発明の液晶表示素子用ア
クティブマトリクス基板ではインジウム酸化スズなどの
インジウムやスズの酸化物系の透明導電膜を使わないた
め従来型で発生したこれに起因する問題の発生は有り得
ない。本発明では二酸化シリコン膜に窓をあけて下地の
多結晶シリコン膜にシリサイドを形成しているが、シリ
コンや二酸化シリコンの加工精度はよく知られているよ
うに現在ではサブミクロンのオーダーでドライエツチン
グが可能でありこの種の応用上全く問題が無い。これは
従来のインジウム酸化スズの加工精度に対して１桁以上
精密なものである。また、アルミとはエッチャントが全
く異なるためアルミの使用やエツチング条件などに問題
は発生しない。
クティブマトリクス基板ではインジウム酸化スズなどの
インジウムやスズの酸化物系の透明導電膜を使わないた
め従来型で発生したこれに起因する問題の発生は有り得
ない。本発明では二酸化シリコン膜に窓をあけて下地の
多結晶シリコン膜にシリサイドを形成しているが、シリ
コンや二酸化シリコンの加工精度はよく知られているよ
うに現在ではサブミクロンのオーダーでドライエツチン
グが可能でありこの種の応用上全く問題が無い。これは
従来のインジウム酸化スズの加工精度に対して１桁以上
精密なものである。また、アルミとはエッチャントが全
く異なるためアルミの使用やエツチング条件などに問題
は発生しない。
さらには水素プラズマによる劣化も全く見られない。
次に重要な点は工程数である。従来は６枚がら７枚のマ
スクを使うことが必要であったが、本発明ではこれが３
枚もしくは４枚に減少しており、工程数は約半分に減っ
ている。この工程数の減少は歩留りをも向上させ、大幅
にコストを低減するのに役立つ。
スクを使うことが必要であったが、本発明ではこれが３
枚もしくは４枚に減少しており、工程数は約半分に減っ
ている。この工程数の減少は歩留りをも向上させ、大幅
にコストを低減するのに役立つ。
液晶表示素子用アクティブマトリクス基板の平面図およ
び断面図、第２図（ａ）〜（ｅ）、第７図（ａ）〜（ｅ
）は本発明の製造方法、第３図（ａＸｂ）は従来の液晶
表示素子用アクティブマトリクス基板の平面図および断
面図、第４図（ａ）〜（ｄ）はその製造方法を示してい
る。第５図は、シリコン薄膜の膜厚と透過率の関係を示
す図である。
び断面図、第２図（ａ）〜（ｅ）、第７図（ａ）〜（ｅ
）は本発明の製造方法、第３図（ａＸｂ）は従来の液晶
表示素子用アクティブマトリクス基板の平面図および断
面図、第４図（ａ）〜（ｄ）はその製造方法を示してい
る。第５図は、シリコン薄膜の膜厚と透過率の関係を示
す図である。
図において、１０１．６０２，８０１・・・ソース領域
、１０２．６０３．８０２・・・ドレイン領域、１０３
．６０４．８０３・・・活性層、１０４．６０５．８０
４．８０５・・・ゲート絶縁膜、１０５．６０６．８０
７・・・ゲート電極及びゲート配線、１０６．６０３．
８０９・・・ドレイン電極及びドレイン配線、１０７．
６０７・・・ソース電極、１０８．６０８．８０８・・
・クロムシリサイド膜
、１０２．６０３．８０２・・・ドレイン領域、１０３
．６０４．８０３・・・活性層、１０４．６０５．８０
４．８０５・・・ゲート絶縁膜、１０５．６０６．８０
７・・・ゲート電極及びゲート配線、１０６．６０３．
８０９・・・ドレイン電極及びドレイン配線、１０７．
６０７・・・ソース電極、１０８．６０８．８０８・・
・クロムシリサイド膜
Claims (4)
- （１）アレイ状に形成された個別透明電極と、これに接
続されこれを駆動する薄膜トランジスタアレイとを具備
した液晶表示素子用アクティブマトリクス基板であって
、前記薄膜トランジスタが、不純物を高濃度ドーピング
したソース・ドレイン領域と、これらに接し少なくとも
一部がこれらをおおうシリコン薄膜からなる活性層と、
該ソース・ドレイン領域、活性層をおおう絶縁膜と、こ
の絶縁膜上のゲート電極からなっており、前記個別透明
電極が前記薄膜トランジスタの活性層と連続してなるシ
リコン薄膜とこの上の金属シリサイドとからなることを
特徴とする液晶表示素子用アクティブマトリクス基板。 - （２）透明基板上に高濃度不純物をドーピングしたシリ
コン薄膜を形成しこれをソース・ドレイン領域および配
線の交差部の接続部分の形状にパターニングする工程と
、この上にシリコン薄膜を形成し、このシリコン薄膜を
少なくとも該ソース・ドレイン領域に接するような島状
領域とこれと連続した個別透明電極形状よりもやや大き
めの島状領域とにパターニングする工程と、これらの膜
の上に絶縁膜を形成する工程と、この絶縁膜にソース・
ドレイン領域のコンタクト用の穴と前記個別透明電極形
状よりもやや大きめの島状領域にパターニングされたシ
リコン薄膜の上に前記個別透明電極の形状に穴をあける
工程と、この上に少なくともシリコンと反応してシリサ
イドを形成する金属を形成する金属を形成する工程と、
これを熱処理してシリサイドを形成する工程と、これを
パターニングしてゲートおよびソース・ドレインの配線
を形成する工程とからなることを特徴とする液晶表示素
子用アクティブマトリクス基板の製造方法。 - （３）アレイ状に形成された個別透明電極と、これに接
続されこれを駆動する薄膜トランジスタアレイとを具備
した液晶表示素子用アクテイブマトリクス基板であって
、前記薄膜トランジスタが、不純物を高濃度ドーピング
したソース領域と、該ソース領域を電気的にシールドす
る形に形成されたドレイン領域と、これらソース、ドレ
イン領域に接し少なくとも一部がこれらをおおうシリコ
ン薄膜からなる活性層と、該ソース・ドレイン領域、活
性層をおおう絶縁膜と、この絶縁膜上のゲート電極から
なっており、前記個別透明電極が基板全面に形成された
シリコン薄膜とこの上にアレイ状に形成された金属シリ
サイドとからなることを特徴とする液晶表示素子用アク
ティブマトリクス基板。 - （４）透明基板上に高濃度不純物をドーピングしたシリ
コン薄膜を形成しこれをソース・ドレイン領域および配
線の交差部の接続部分の形状にパターニングする工程と
、この上にシリコン薄膜を形成する工程と、これらの膜
の上に絶縁膜を形成する工程と、この絶縁膜にソース・
ドレイン領域のコンタクト用の穴と個別透明電極の形状
の穴とをあける工程と、この上に少なくともシリコンと
反応してシリサイドを形成する金属を形成する工程と、
これを熱処理してシリサイドを形成する工程と、これを
パターニングしてゲートおよびソース・ドレインの配線
を形成する工程とからなることを特徴とする液晶表示素
子用アクティブマトリクス基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217913A JP2508851B2 (ja) | 1989-08-23 | 1989-08-23 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| US07/570,382 US5191453A (en) | 1989-08-23 | 1990-08-21 | Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate |
| US07/963,387 US5300449A (en) | 1989-08-23 | 1992-10-16 | Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217913A JP2508851B2 (ja) | 1989-08-23 | 1989-08-23 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0380226A true JPH0380226A (ja) | 1991-04-05 |
| JP2508851B2 JP2508851B2 (ja) | 1996-06-19 |
Family
ID=16711709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217913A Expired - Lifetime JP2508851B2 (ja) | 1989-08-23 | 1989-08-23 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5191453A (ja) |
| JP (1) | JP2508851B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816258B2 (en) | 2006-07-12 | 2010-10-19 | Seiko Epson Corporation | Method for manufacturing electro-optic device substrate with titanium silicide regions formed within |
| JP2022095838A (ja) * | 2020-08-20 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143582A (en) * | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
| US5499124A (en) | 1990-12-31 | 1996-03-12 | Vu; Duy-Phach | Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material |
| US6627953B1 (en) | 1990-12-31 | 2003-09-30 | Kopin Corporation | High density electronic circuit modules |
| US5475514A (en) * | 1990-12-31 | 1995-12-12 | Kopin Corporation | Transferred single crystal arrayed devices including a light shield for projection displays |
| US5256562A (en) * | 1990-12-31 | 1993-10-26 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
| US6593978B2 (en) | 1990-12-31 | 2003-07-15 | Kopin Corporation | Method for manufacturing active matrix liquid crystal displays |
| US5258325A (en) * | 1990-12-31 | 1993-11-02 | Kopin Corporation | Method for manufacturing a semiconductor device using a circuit transfer film |
| FR2674661B1 (fr) * | 1991-03-26 | 1993-05-14 | Thomson Csf | Structure de commande matricielle pour ecran de visualisation. |
| US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
| EP0534467B1 (en) * | 1991-09-26 | 1997-03-12 | Kabushiki Kaisha Toshiba | Electrode structure of a liquid crystal display device and method of manufacturing the liquid crystal display device |
| TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
| US6608654B2 (en) | 1992-09-11 | 2003-08-19 | Kopin Corporation | Methods of fabricating active matrix pixel electrodes |
| US5705424A (en) * | 1992-09-11 | 1998-01-06 | Kopin Corporation | Process of fabricating active matrix pixel electrodes |
| TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US5781164A (en) * | 1992-11-04 | 1998-07-14 | Kopin Corporation | Matrix display systems |
| US6323071B1 (en) | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| KR100203982B1 (ko) * | 1993-03-12 | 1999-06-15 | 야마자끼 순페이 | 반도체장치 및 그의 제작방법 |
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2677167B2 (ja) * | 1993-07-08 | 1997-11-17 | 日本電気株式会社 | 駆動回路内蔵型液晶表示装置の製造方法 |
| KR0124958B1 (ko) * | 1993-11-29 | 1997-12-11 | 김광호 | 액정용 박막트랜지스터 및 그 제조방법 |
| JP2713165B2 (ja) * | 1994-05-19 | 1998-02-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07325323A (ja) * | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| EP0707347B1 (en) * | 1994-10-13 | 2003-01-29 | Raytheon Company | Long wavelength infrared transparent conductive window |
| KR0146899B1 (ko) * | 1994-11-28 | 1998-09-15 | 김광호 | 액정 디스플레이 박막트랜지스터소자 및 제조 방법 |
| KR0175409B1 (ko) * | 1995-11-20 | 1999-02-18 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US6746905B1 (en) | 1996-06-20 | 2004-06-08 | Kabushiki Kaisha Toshiba | Thin film transistor and manufacturing process therefor |
| KR100252926B1 (ko) * | 1996-06-28 | 2000-04-15 | 구본준 | 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법 |
| GB9626344D0 (en) * | 1996-12-19 | 1997-02-05 | Philips Electronics Nv | Electronic devices and their manufacture |
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| KR100306801B1 (ko) * | 1998-06-25 | 2002-05-13 | 박종섭 | 박막트랜지스터및그의제조방법 |
| KR100336884B1 (ko) | 1998-06-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자 |
| KR100459482B1 (ko) * | 1998-10-02 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터및그제조방법 |
| JP2001228457A (ja) * | 1999-12-08 | 2001-08-24 | Sharp Corp | 液晶表示装置 |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| WO2002088968A1 (en) * | 2001-04-30 | 2002-11-07 | Ctx Corporation | Apparatus and method for network analysis |
| AU2002246316A1 (en) * | 2002-04-08 | 2003-10-27 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
| KR100966420B1 (ko) * | 2003-06-30 | 2010-06-28 | 엘지디스플레이 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| WO2006126968A1 (en) * | 2005-05-21 | 2006-11-30 | The Hong Kong University Of Science And Technology | A transflective liquid crystal device and method of manufacturing the same |
| KR101406889B1 (ko) * | 2007-12-24 | 2014-06-13 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| CN101807583B (zh) * | 2009-02-18 | 2011-07-27 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| CN103022145B (zh) * | 2012-10-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721867A (en) * | 1980-06-02 | 1982-02-04 | Xerox Corp | Planar thin film transistor array and method of producing same |
| JPS61292615A (ja) * | 1985-06-20 | 1986-12-23 | Sanyo Electric Co Ltd | 表示装置 |
| JPS6269238A (ja) * | 1985-09-21 | 1987-03-30 | Sony Corp | 液晶表示装置 |
| JPS63202719A (ja) * | 1987-02-19 | 1988-08-22 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181913A (en) * | 1977-05-31 | 1980-01-01 | Xerox Corporation | Resistive electrode amorphous semiconductor negative resistance device |
| US4878097A (en) * | 1984-05-15 | 1989-10-31 | Eastman Kodak Company | Semiconductor photoelectric conversion device and method for making same |
| US4646424A (en) * | 1985-08-02 | 1987-03-03 | General Electric Company | Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors |
| FR2586859B1 (fr) * | 1985-08-27 | 1987-11-20 | Thomson Csf | Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede |
| EP0228712B1 (en) * | 1986-01-06 | 1995-08-09 | Sel Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device with a high response speed and method for manufacturing the same |
| FR2593631B1 (fr) * | 1986-01-27 | 1989-02-17 | Maurice Francois | Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran |
| DE3689843T2 (de) * | 1986-03-06 | 1994-09-01 | Toshiba Kawasaki Kk | Steuerschaltung einer Flüssigkristallanzeige. |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| GB2213639B (en) * | 1987-12-10 | 1990-11-07 | Seiko Epson Corp | "non-linear device, e.g. for a liquid crystal display" |
| JP2624797B2 (ja) * | 1988-09-20 | 1997-06-25 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法 |
| US4985372A (en) * | 1989-02-17 | 1991-01-15 | Tokyo Electron Limited | Method of forming conductive layer including removal of native oxide |
| DE69115118T2 (de) * | 1990-05-17 | 1996-05-30 | Sharp Kk | Verfahren zum Herstellen eines Dünnfilm-Transistors. |
| US5153142A (en) * | 1990-09-04 | 1992-10-06 | Industrial Technology Research Institute | Method for fabricating an indium tin oxide electrode for a thin film transistor |
-
1989
- 1989-08-23 JP JP1217913A patent/JP2508851B2/ja not_active Expired - Lifetime
-
1990
- 1990-08-21 US US07/570,382 patent/US5191453A/en not_active Expired - Fee Related
-
1992
- 1992-10-16 US US07/963,387 patent/US5300449A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5721867A (en) * | 1980-06-02 | 1982-02-04 | Xerox Corp | Planar thin film transistor array and method of producing same |
| JPS61292615A (ja) * | 1985-06-20 | 1986-12-23 | Sanyo Electric Co Ltd | 表示装置 |
| JPS6269238A (ja) * | 1985-09-21 | 1987-03-30 | Sony Corp | 液晶表示装置 |
| JPS63202719A (ja) * | 1987-02-19 | 1988-08-22 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816258B2 (en) | 2006-07-12 | 2010-10-19 | Seiko Epson Corporation | Method for manufacturing electro-optic device substrate with titanium silicide regions formed within |
| JP2022095838A (ja) * | 2020-08-20 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5191453A (en) | 1993-03-02 |
| JP2508851B2 (ja) | 1996-06-19 |
| US5300449A (en) | 1994-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0380226A (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
| US6495857B2 (en) | Thin film transister semiconductor devices | |
| KR100270467B1 (ko) | 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법 | |
| US4778560A (en) | Method for production of thin film transistor array substrates | |
| US5831283A (en) | Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD | |
| EP0304657B1 (en) | Active matrix cell and method of manufacturing the same | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| JPH0577303B2 (ja) | ||
| JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
| US5670795A (en) | Thin-film transistor array for display | |
| US7599037B2 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JPH0542831B2 (ja) | ||
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JPS6151188A (ja) | アクテイブ・マトリクス表示装置用基板 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPH0764112A (ja) | 液晶表示装置とその製造方法 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07254714A (ja) | 液晶表示装置 | |
| JP2550692B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH05119351A (ja) | 液晶表示装置およびその製造方法 | |
| JP3302475B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH0691258B2 (ja) | 薄膜トランジスタ |