[go: up one dir, main page]

JP2508851B2 - 液晶表示素子用アクティブマトリクス基板とその製造方法 - Google Patents

液晶表示素子用アクティブマトリクス基板とその製造方法

Info

Publication number
JP2508851B2
JP2508851B2 JP1217913A JP21791389A JP2508851B2 JP 2508851 B2 JP2508851 B2 JP 2508851B2 JP 1217913 A JP1217913 A JP 1217913A JP 21791389 A JP21791389 A JP 21791389A JP 2508851 B2 JP2508851 B2 JP 2508851B2
Authority
JP
Japan
Prior art keywords
thin film
source
liquid crystal
crystal display
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1217913A
Other languages
English (en)
Other versions
JPH0380226A (ja
Inventor
藤男 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1217913A priority Critical patent/JP2508851B2/ja
Priority to US07/570,382 priority patent/US5191453A/en
Publication of JPH0380226A publication Critical patent/JPH0380226A/ja
Priority to US07/963,387 priority patent/US5300449A/en
Application granted granted Critical
Publication of JP2508851B2 publication Critical patent/JP2508851B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタを能動素子とする液晶表
示素子用アクティブマトリクス基板とその製造方法に関
する。
（従来の技術） 近年ディスプレイの平面化を目的としたアクティブマ
トリクス型液晶表示素子の開発が盛んになっている。ア
クティブマトリクス型は各画素に薄膜トランジスタや薄
膜ダイオードの能動素子をスイッチとして作りこんだも
ので、透明電極を交差させただけのいわゆる単純マトリ
クス型に比べ高画質が得られるという特長を持ってい
る。
ここではまず従来例として多結晶シリコンの薄膜トラ
ンジスタを使ったアクティブマトリクス基板を例にとっ
て説明する。第３図はその一例（大島、他、エス・アイ
・ディ'88ダイジェスト（SID'88Digest）講演番号21.
4、第408−411頁）を示している。第３図（ａ）は１画
素の平面図、（ｂ）は（ａ）のBB′における断面図を示
している。従来のアクティブマトリクス基板は、ガラス
基板、301上にリンを高濃度ドーピングした多結晶シリ
コンからなるソース・ドレイン領域、302、303が形成さ
れており、このソース・ドレイン領域に接し、この上に
設けられたドーピングしていない多結晶シリコン薄膜か
らなる活性層304と、活性層304を覆う二酸化シリコンか
らなるゲート絶縁膜305と、クロムからなるゲート電極
及びゲート線306と、二酸化シリコンからなる層間絶縁
膜307とこの上に設けられたインジウム酸化スズの透明
導電体からなる画素電極308とアルミからなるドレイン
信号線309とからなる。
次に第４図（ａ）〜（ｄ）にこの例の製造方法の一例
を示す。以下順を追って説明する。
（ａ）ガラス基板上にフォスフィン（PH3）、シラン（S
iH4）を原料ガスとして減圧CVD法によりリンを高濃度含
んだ多結晶シリコンを形成し、パターニングして302、3
03のソース・ドレイン領域を形成する。次に、この上か
らシランを同時に減圧CVD法により分解して多結晶シリ
コン薄膜を形成し、これを島状にパターンニングして活
性層304を形成する。
（ｂ）この上からシランと酸素を原料ガスとして常圧CV
D法で二酸化シリコン膜からなるゲート絶縁膜305を形成
し、さらにこの上からクロムをスパッタで形成後パター
ニングしてゲート電極306を形成する。
（ｃ）この上から再び常圧CVD法で二酸化シリコンから
なる層間絶縁膜307を形成し、二酸化シリコン膜305、30
7にソース・ドレイン領域へのコンタクトホールをあけ
る。
（ｄ）最後にアルミからなるドレイン配線309、インジ
ウム酸化スズからなる画素電極308をスパッタ法あるい
は蒸着法によって成膜後それぞれ所望の形状にパターニ
ングして完成する。
（発明が解決しようとする課題） 上述の構造及び製造方法にはインジウム酸化スズの使
用に起因する問題点がある。まず第一にインジウム酸化
スズのエッチング性に悪さが挙げられる。この材料は透
明導電膜としての性質は優秀であるが、ドライエッチン
グが困難であること、ウエットエッチングでの加工精度
があまり良くないなどの問題点がある。このため配線と
このインジウム酸化スズからなる個別透明電極の間に５
μ程度以上の十分な余裕をとる必要があり、これが光の
透過部分の面積を小さくする原因の一つになっている。
第二にウエットエッチングのエッチング液がアルミニウ
ムをもエッチングしてしまうという問題がある。従っ
て、この例のようにインジウム酸化スズとアルミニウム
配線が同一平面上にある場合には非常に高度なエッチン
グ技術が要求される。第三にインジウム酸化スズが水素
プラズマでダメージを受けやすいと言う問題点がある。
多結晶シリコン特有の問題として結晶粒界の不活性化を
行う必要があると言うことがあるが、水素プラズマ処理
はこの不活性化によく使われる技術である。しかしなが
ら、この構造ではインジウム酸化スズが一番上の層とな
っているために最終工程での水素プラズマ処理によるト
ランジスタ特性の向上がしずらいということになる。別
の問題点として製造工程の多さが挙げられる。この例に
おいては６枚のマスクを使用する。この工程の多さが歩
留りを下げる原因になっている。
本発明の目的は上記従来技術の欠点を除去し、インジ
ウム酸化スズに起因する問題がなく、構造が簡単で製造
工程数の少ない液晶表示素子用アクティブマトリクス基
板とその製造方法を与えることにある。
（課題を解決するための手段） 本発明の液晶表示素子用アクティブマトリクス基板
は、アレイ状に形成された個別透明電極と、これに接続
されこれを駆動する薄膜トランジスタアレイとを具備し
た液晶表示素子用アクティブマトリクス基板であって、
前記薄膜トランジスタが、シリコン薄膜に不純物を高濃
度ドーピングしたソース・ドレイン領域と、これらに接
し少なくとも一部がこれらをおおうシリコン薄膜からな
る活性層と、該ソース・ドレイン領域、活性層をおおう
絶縁膜と、この絶縁膜上のゲート電極からなっており、
前記個別透明電極が前記薄膜トランジスタの活性層と連
続してなるシリコン薄膜とこの上の金属シリサイドとか
らなることを特徴とする。
また、その製造方法は、透明基板上に高濃度不純物を
ドーピングしたシリコン薄膜を形成しこれをソース・ド
レイン領域および配線の交差部の接続部分の形状にパタ
ーニングする工程と、この上にシリコン薄膜を形成し、
このシリコン薄膜を少なくとも該ソース・ドレイン領域
に接するような島状領域とこれと連続した個別透明電極
形状よりもやや大きめの島状領域とにパターニングする
工程と、これらの膜の上に絶縁膜を形成する工程と、こ
の絶縁膜にソース・ドレイン領域のコンタクト用の穴と
前記個別透明電極形状よりもやや大きめ島状領域パター
ニングされたシリコン薄膜の上に前記個別透明電極の形
状に穴をあける工程と、この上に少なくともシリコンと
反応してシリサイドを形成する金属を形成する工程と、
これを熱処理してシリサイドを形成する工程と、これを
パターニングしてゲートおよびソース・ドレインの配線
を形成する工程とからなることを特徴とする。
さらに、上記液晶表示素子用アクティブマトリクス基
板において、個別透明電極が基板全面に形成された多結
晶シリコン薄膜の上にアレイ状に金属シリサイドを形成
してなり、かつ、ドレイン領域がソース領域を電気的に
シールドする形に形成されたことを特徴とする。
また、その製造方法は、透明基板上に高濃度不純物を
ドーピングしたシリコン薄膜を形成しこれをソース・ド
レイン領域および配線の交差部の接続部分の形状にパタ
ーニングする工程と、この上に多結晶シリコン薄膜を形
成する工程と、これらの膜の上に絶縁膜を形成する工程
と、この絶縁膜にソース・ドレイン領域のコンタクト用
の穴と個別透明電極の形状の穴とをあける工程と、この
上に少なくともシリコンと反応してシリサイドを形成す
る金属を形成する工程と、これを熱処理してシリサイド
を形成する工程と、これをパターニングしてゲートおよ
びソース・ドレインの配線を形成する工程とからなるこ
とを特徴とする。
（作用） 本発明の液晶表示素子用アクティブマトリクス基板
は、個別透明電極としてインジウム酸化スズを用いず、
多結晶シリコン薄膜とこの上の金属シリサイドとで形成
している。多結晶シリコン薄膜の加工精度はインジウム
酸化スズと比べると１桁精度がよく、配線と個別透明電
極との間のマージンをそれほど大きくとる必要がない。
この結果従来よりも開口率を挙げることができる。ま
た、アルミニウムとのエッチングの選択性も問題はない
し、水素プラズマ処理によるダメージもない。
また、薄膜トランジスタの活性層や個別透明電極部分
のシリコン薄膜は、パターニングせず基板全面に形成さ
れていてもよい。この場合には、ドレイン領域によって
ソース領域が電気的にシールドされる形に形成すれば、
他の画素用のドレイン線からのリーク電流をブロックす
ることができる。このような構造では、シリコン薄膜の
パターニング工程を省略できるため、さらに製造工程を
簡略できるという利点がある。
ところで、透明電極としてシリサイドを含むシリコン
薄膜を用いる場合、光の透過率が問題となる。透過率は
膜厚に依存しており、多結晶シリコン膜の場合300Å程
度の膜厚ならば75％以上の透過率を示し、十分実用に耐
えうる。一例として、多結晶シリコン膜の膜厚と透過率
の関係を波長460nm、540nm、660nmの光について測定し
た結果を第５図に示す。単結晶シリコン膜では、多結晶
シリコン膜よりも透過率が高いため、1000Å程度の厚さ
まで用いることができる。また、アモルファスシリコン
膜の場合は、透過率が低いため、100〜200Å程度の膜厚
で用いるのが望ましい。ここで、シリサイド膜は非常に
薄いためほとんど光を吸収せず透過するため何ら問題は
ない。さらに、シリコン薄膜の抵抗は非常に大きいが、
シリサイド膜を用いることによりシート抵抗を数ＫΩと
比較的小さくできる。この値は画素用の透明電極として
は十分である。
（実施例） 実施例１ 第１図（ａ）（ｂ）に本発明の液晶表示素子用アクテ
ィブマトリクス基板の一例の平面図および断面図を示
す。図において101、102、はリンを高濃度ドーピングし
た多結晶シリコン膜からなるソース領域およびドレイン
領域であり、その上に厚さ300Åの多結晶シリコン膜か
らなる活性層103が設けられている。活性層103の上には
二酸化シリコン膜からなるゲート絶縁膜104が設けら
れ、クロムからなるゲート電極及びゲート配線105、ド
レイン電極及びドレイン配線106、ソース電極107が設け
られている。108はクロムシリサイド膜であり、300Åの
多結晶シリコン膜とともに個別透明電極を構成してい
る。インジウム酸化スズはいっさい使われていない。
次に第２図（ａ）〜（ｅ）に本発明の液晶表示素子用
アクティブマトリクス基板の製造方法を示す。
（ａ）ガラス基板上にフォスフィン（PH3）、シラン（S
iH4）を原料ガスとして減圧CVD法によりリンを高濃度含
んだ多結晶シリコンを形成し、パターニングして101、1
02のソース・ドレイン領域を形成する。次に、この上か
らシランを同時に減圧CVD法により分解して多結晶シリ
コン薄膜を形成し、103の活性層を形成し、パターニン
グする。
（ｂ）この上からシランと酸素を原料ガスとして常圧CV
D法で104の二酸化シリコン膜からなるゲート絶縁膜を形
成する。
（ｃ）104の二酸化シリコン膜にコンタクトホールをあ
けこの上から205のクロムをスパッタ法で形成する。
（ｄ）これを200から300℃で熱処理すると108のクロム
シリサイド層が形成される。
（ｅ）これを所望の形状にパターニングして完成する。
以上で分かるようにフォトマスクを使ったパターニン
グの工程は最初のｎ型多結晶シリコンと300オングスト
ロームの多結晶シリコン、二酸化シリコンへのコンタク
トホール、およびクロムのパターニングの合計４回であ
る。
実施例２ 第６図に本発明の液晶表示素子用アクティブマトリク
ス基板の他の例を示す。図に於て601、602、603はリン
を高濃度ドーピングした多結晶シリコン膜からなるシー
ルド用ドレイン領域、ソース領域、ドレイン領域、604
は厚さ300Å多結晶シリコン膜からなる活性層、605は二
酸化シリコン膜からなるゲート絶縁膜、606はクロムか
らなるゲート電極及びゲレト配線、607は同じくクロム
からなるソース電極、608はクロムシリサイド膜、609は
クロムからなるドレイン配線である。この構造において
はクロムシリサイドおよび300Åの多結晶シリコン膜が
透明電極を構成しており、インジウム酸化スズはいっさ
い使われていない。
この構造では601と602のドレイン領域が602のソース
領域を囲んでおり、他のドレイ領域とは電気的にシール
ドされている。また、構造上の最大の段差は601、602、
603の部分が作る段差で、0.1から0.15μｍ程度である。
従来例と異なる点として、604の多結晶シリコン膜が全
くパターニングされないと言うことがある。しかし、こ
の様にしても多結晶シリコン膜が非常に薄いため特性上
は問題が無い。膜が薄いため縦方向にはキャリアとなる
電子を通しやすく、横方向には非常に通しにくいためで
ある。特にコンタクトの部分においてはこの膜の成膜時
に下地のｎ型多結晶シリコンからの不純物の拡散と、ク
ロムシリサイド形成時の膜厚の減少があるため、あえて
彫り込まなくても良好なオーミックコンタクトが得られ
る。
次に第７図に本発明の液晶表示素子用アクティブマト
リクス基板の製造方法を示す。
（ａ）ガラス基板上にフォスフィン（PH3）、シラン（S
iH4）を原料ガスとして減圧CVD法によりリンを高濃度含
んだ多結晶シリコンを形成し、パターニングして601、6
02のソース・ドレイン領域を形成する。
（ｂ）次に、この上からシランを同様に減圧CVD法によ
り分解して多結晶シリコン薄膜を形成し、604の活性層
を形成する。この上からシランと酸素を原料ガスとして
減圧CVD法で605の二酸化シリコン膜からなるゲート絶縁
膜を形成する。
（ｃ）605の二酸化シリコン膜にコンタクトホールをあ
けこの上から606のクロムをスパッタ法で形成する。
（ｄ）これを200から300℃の熱処理に通する608のクロ
ムシリサイド層が形成される。
（ｅ）これを所望の形状にパターニングして完成する。
以上で分かるようにフォトマスクを使ったパターニン
グの工程は最初のｎ型多結晶シリコンと二酸化シリコン
へのコンタクトホール、およびクロムのパターニングの
合計３回だけである。
実施例３ 第８図に第３の実施例を示す。第８図（ａ）は液晶表
示素子用アクティブマトリクス基板の平面図、第８図
（ｂ）は（ａ）中のEE′線における断面図である。図に
於て801、802はそれぞれｎ型の多結晶シリコンからなる
ソース・ドレイン領域、803は膜厚300Åの多結晶シリコ
ン膜からなる活性層、804、805はそれぞれ二酸化シリコ
ン膜、窒化シリコン膜の２層膜からなるゲート絶縁膜、
806、807はそれぞれクロム、アルミの２層膜からなるゲ
ート電極、808はクロムシリサイド膜、809はゲート電極
と同じ構成のドレイン配線である。この例のような配列
にしても他の画素用のドレイン線からのリーク電流をシ
ールドできる。また、この例においてはゲート絶縁膜及
びゲート電極を２層膜で形成している。ゲート絶縁膜に
ついては、多結晶シリコンとの界面はトラップ密度の小
さい二酸化シリコンで形成し、一方誘電率の比較的大き
い窒化シリコン膜をこの上部に用いることによりトータ
ルの膜厚を厚くしてピンホールなどの短絡性の欠陥に強
くすることと、窒化シリコンは水素を含んだプラズマ中
で形成されるために自動的に水素プラズマ処理か行える
ためである。ゲート電極については、上部にアルミを用
いることにより配線抵抗を下げる効果があるためであ
る。これらは第１の実施例においても同様に適用でき
る。このように２層化膜を用いてもマスク数は３枚であ
る。
（発明の効果） 構成の説明で明らかなように本発明の液晶表示素子用
アクティブマトリクス基板ではインジウム酸化スズなど
のインジウムやスズの酸化物系の透明導電膜を使わない
ため従来型で発生したこれに起因する問題の発生は有り
得ない。本発明では二酸化シリコン膜に窓をあけて下地
の多結晶シリコン膜にシリサイドを形成しているが、シ
リコンや二酸化シリコンの加工精度はよく知られている
ように現在ではサブミクロンのオーダーでドライエッチ
ングが可能でありこの種の応用上全く問題が無い。これ
は従来のインジウム酸化スズの加工精度に対して１桁以
上精密なものである。また、アルミとはエッチャントが
全く異なるためアルミの使用やエッチング条件などに問
題は発生しない。さらには水素プラズマによる劣化も全
く見られない。
次に重要な点は工程数である。従来は６枚から７枚の
マスクを使うことが必要であったが、本発明ではこれが
３枚もしくは４枚に減少しており、工程数は約半分に減
っている。この工程数の減少は歩留りをも向上させ、大
幅にコストを提言するのに役立つ。
【図面の簡単な説明】
第１図（ａ）（ｂ）、第６図（ａ）（ｂ）（ｃ）、第８
図（ａ）（ｂ）は本発明の液晶表示素子用アクティブマ
トリクス基板の平面図および断面図、第２図（ａ）〜
（ｅ）、第７図（ａ）〜（ｅ）は本発明の製造方法、第
３図（ａ）（ｂ）は従来の液晶表示素子用アクティブマ
トリクス基板の平面図および断面図、第４図（ａ）〜
（ｄ）はその製造方法を示している。第５図は、シリコ
ン薄膜の膜厚と透過率の関係を示す図である。 図において、101、602、801……ソース領域、102、60
3、802……ドレイン領域、103、604、803……活性層、1
04、605、804、805……ゲート絶縁膜、105、606、807…
…ゲート電極及びゲート配線、106、603、809……ドレ
イン電極及びドレイン配線、107、607……ソース電極、
108、608、808……クロムシリサイド膜

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】アレイ状に形成された個別透明電極と、こ
    れに接続されこれを駆動する薄膜トランジスタアレイと
    を具備した液晶表示素子用アクティブマトリクス基板で
    あって、前記薄膜トランジスタが、シリコン薄膜に不純
    物を高濃度ドーピングしたソース・ドレイン領域と、こ
    れらに接し少なくとも一部がこれらをおおう多結晶シリ
    コン薄膜からなる活性層と、該ソース・ドレイン領域、
    活性層をおおう絶縁膜と、この絶縁膜上のゲート電極か
    らなっており、前記個別透明電極が前記薄膜トランジス
    タの活性層と連続してなる多結晶シリコン薄膜とこの上
    の金属シリサイドとからなることを特徴とする液晶表示
    素子用アクティブマトリクス基板。
  2. 【請求項２】アレイ状に形成された個別透明電極と、こ
    れに接続されこれを駆動する薄膜トランジスタアレイと
    を具備した液晶表示素子用アクティブマトリクス基板で
    あって、前記薄膜トランジスタが、シリコン薄膜に不純
    物を高濃度ドーピングしたソース領域と、該ソース領域
    を電気的にシールドする形に形成されたドレイン領域
    と、これらソース、ドレイン領域に接し少なくとも一部
    がこれらをおおう多結晶シリコン薄膜からなる活性層
    と、該ソース・ドレイン領域、活性層をおおう絶縁膜
    と、この絶縁膜上のゲート電極からなっており、前記個
    別透明電極が基板全面に形成された多結晶シリコン薄膜
    とこの上にアレイ状に形成された金属シリサイドとから
    なることを特徴とする液晶表示素子用アクティブマトリ
    クス基板。
  3. 【請求項３】透明基板上に高濃度不純物をドーピングし
    たシリコン薄膜を形成しこれをソース・ドレイン領域お
    よび配線の交差部の接続部分の形状にパターニングする
    工程と、この上に多結晶シリコン薄膜を形成する工程
    と、これらの膜の上に絶縁膜を形成する工程と、この絶
    縁膜にソース・ドレイン領域のコンタクト用の穴と個別
    透明電極の形状の穴とをあける工程と、この上に少なく
    ともシリコンと反応してシリサイドを形成する金属を形
    成する工程と、これを熱処理してシリサイドを形成する
    工程と、これをパターニングしてゲートおよびソース・
    ドレインの配線を形成する工程とからなることを特徴と
    する液晶表示素子用アクティブマトリクス基板の製造方
    法。
JP1217913A 1989-08-23 1989-08-23 液晶表示素子用アクティブマトリクス基板とその製造方法 Expired - Lifetime JP2508851B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1217913A JP2508851B2 (ja) 1989-08-23 1989-08-23 液晶表示素子用アクティブマトリクス基板とその製造方法
US07/570,382 US5191453A (en) 1989-08-23 1990-08-21 Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate
US07/963,387 US5300449A (en) 1989-08-23 1992-10-16 Active matrix substrate for liquid-crystal display and method of fabricating the active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1217913A JP2508851B2 (ja) 1989-08-23 1989-08-23 液晶表示素子用アクティブマトリクス基板とその製造方法

Publications (2)

Publication Number Publication Date
JPH0380226A JPH0380226A (ja) 1991-04-05
JP2508851B2 true JP2508851B2 (ja) 1996-06-19

Family

ID=16711709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1217913A Expired - Lifetime JP2508851B2 (ja) 1989-08-23 1989-08-23 液晶表示素子用アクティブマトリクス基板とその製造方法

Country Status (2)

Country Link
US (2) US5191453A (ja)
JP (1) JP2508851B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US6593978B2 (en) 1990-12-31 2003-07-15 Kopin Corporation Method for manufacturing active matrix liquid crystal displays
US5499124A (en) 1990-12-31 1996-03-12 Vu; Duy-Phach Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material
US6627953B1 (en) 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US6143582A (en) 1990-12-31 2000-11-07 Kopin Corporation High density electronic circuit modules
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
FR2674661B1 (fr) * 1991-03-26 1993-05-14 Thomson Csf Structure de commande matricielle pour ecran de visualisation.
US5302987A (en) * 1991-05-15 1994-04-12 Sharp Kabushiki Kaisha Active matrix substrate including connecting electrode with extended portion
EP0534467B1 (en) * 1991-09-26 1997-03-12 Kabushiki Kaisha Toshiba Electrode structure of a liquid crystal display device and method of manufacturing the liquid crystal display device
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
US6608654B2 (en) 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
US5705424A (en) * 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5781164A (en) * 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JP2677167B2 (ja) * 1993-07-08 1997-11-17 日本電気株式会社 駆動回路内蔵型液晶表示装置の製造方法
KR0124958B1 (ko) * 1993-11-29 1997-12-11 김광호 액정용 박막트랜지스터 및 그 제조방법
JP2713165B2 (ja) * 1994-05-19 1998-02-16 日本電気株式会社 半導体装置の製造方法
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
DE69529505T2 (de) * 1994-10-13 2003-12-11 Raytheon Co., El Segundo Leitfähige, für Infrarotstrahlung von langer Wellenlänge durchsichtige Fensterschicht
KR0146899B1 (ko) * 1994-11-28 1998-09-15 김광호 액정 디스플레이 박막트랜지스터소자 및 제조 방법
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6746905B1 (en) 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
KR100252926B1 (ko) * 1996-06-28 2000-04-15 구본준 실리사이드를 이용한 폴리실리콘 박막트랜지스터 및 제조방법
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100306801B1 (ko) 1998-06-25 2002-05-13 박종섭 박막트랜지스터및그의제조방법
KR100336884B1 (ko) 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
KR100459482B1 (ko) * 1998-10-02 2005-06-10 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2001228457A (ja) * 1999-12-08 2001-08-24 Sharp Corp 液晶表示装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7634557B2 (en) * 2001-04-30 2009-12-15 Netwitness Corporation Apparatus and method for network analysis
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
KR100966420B1 (ko) * 2003-06-30 2010-06-28 엘지디스플레이 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
US8013957B2 (en) * 2005-05-21 2011-09-06 The Hong Kong University Of Science And Technology Transflective liquid crystal device and method of manufacturing the same
JP4315172B2 (ja) 2006-07-12 2009-08-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法
KR101406889B1 (ko) * 2007-12-24 2014-06-13 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조 방법
CN101807583B (zh) 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102269900B (zh) * 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
CN103022145B (zh) 2012-10-31 2016-11-16 京东方科技集团股份有限公司 阵列基板、显示装置及制备方法
JP7292466B2 (ja) * 2020-08-20 2023-06-16 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181913A (en) * 1977-05-31 1980-01-01 Xerox Corporation Resistive electrode amorphous semiconductor negative resistance device
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
US4878097A (en) * 1984-05-15 1989-10-31 Eastman Kodak Company Semiconductor photoelectric conversion device and method for making same
JPS61292615A (ja) * 1985-06-20 1986-12-23 Sanyo Electric Co Ltd 表示装置
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
JPS6269238A (ja) * 1985-09-21 1987-03-30 Sony Corp 液晶表示装置
DE3650362T2 (de) * 1986-01-06 1996-01-25 Sel Semiconductor Energy Laboratory Co., Ltd., Atsugi, Kanagawa Photoelektrische Umwandlungsvorrichtung mit hoher Ansprechgeschwindigkeit und Herstellungsverfahren.
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
DE3689843T2 (de) * 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPH07111519B2 (ja) * 1987-02-19 1995-11-29 富士通株式会社 薄膜トランジスタマトリクス
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
GB2213639B (en) * 1987-12-10 1990-11-07 Seiko Epson Corp "non-linear device, e.g. for a liquid crystal display"
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
US4985372A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method of forming conductive layer including removal of native oxide
EP0457596B1 (en) * 1990-05-17 1995-12-06 Sharp Kabushiki Kaisha Process for fabricating a thin film transistor
US5153142A (en) * 1990-09-04 1992-10-06 Industrial Technology Research Institute Method for fabricating an indium tin oxide electrode for a thin film transistor

Also Published As

Publication number Publication date
US5191453A (en) 1993-03-02
US5300449A (en) 1994-04-05
JPH0380226A (ja) 1991-04-05

Similar Documents

Publication Publication Date Title
JP2508851B2 (ja) 液晶表示素子用アクティブマトリクス基板とその製造方法
US6407780B1 (en) Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same
KR100270467B1 (ko) 액정 디스플레이 장치의 액티브 매트릭스 기판 및 그의 제조 방법
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
EP0304657B1 (en) Active matrix cell and method of manufacturing the same
US5978058A (en) Thin film transistor liquid crystal display with a silicide layer formed inside a contact hole and fabricating process therefor
JPH06208132A (ja) 液晶表示装置
US6096572A (en) Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode
JP2780673B2 (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH0854649A (ja) 液晶表示装置及びその製造方法
JPH0792491A (ja) アクティブマトリクス表示装置用薄膜トランジスタ基板
JPH06102528A (ja) 薄膜トランジスタマトリックスの製造方法
JP2002289857A (ja) マトリクスアレイ基板の製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
JP3127615B2 (ja) 液晶装置の製造方法
JPH06130415A (ja) Ｔｆｔマトリクスの製造方法
JPH10173195A (ja) 薄膜トランジスタ及びその製造方法
JPH07254714A (ja) 液晶表示装置
JPH07120790A (ja) アクティブマトリックス基板およびその製造方法
JPH0534717A (ja) 液晶表示装置およびその製造方法
CN100371814C (zh) 薄膜晶体管液晶显示器的像素电极接触点的制造方法
JPH06112485A (ja) 薄膜トランジスタアレイ
KR100212270B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2550692B2 (ja) 薄膜トランジスタアレイの製造方法
JP2522014B2 (ja) 透明電極の形成方法