KR0175409B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDFInfo
- Publication number
- KR0175409B1 KR0175409B1 KR1019950042281A KR19950042281A KR0175409B1 KR 0175409 B1 KR0175409 B1 KR 0175409B1 KR 1019950042281 A KR1019950042281 A KR 1019950042281A KR 19950042281 A KR19950042281 A KR 19950042281A KR 0175409 B1 KR0175409 B1 KR 0175409B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- gate pad
- mask
- pad metal
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000010408 film Substances 0.000 claims abstract description 140
- 229910052751 metal Inorganic materials 0.000 claims abstract description 103
- 239000002184 metal Substances 0.000 claims abstract description 103
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000010409 thin film Substances 0.000 claims abstract description 52
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 17
- 239000010407 anodic oxide Substances 0.000 claims abstract description 10
- 229910000583 Nd alloy Inorganic materials 0.000 claims abstract description 9
- XSBJUSIOTXTIPN-UHFFFAOYSA-N aluminum platinum Chemical compound [Al].[Pt] XSBJUSIOTXTIPN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910001260 Pt alloy Inorganic materials 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 19
- 238000010030 laminating Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 15
- 238000007743 anodising Methods 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract description 15
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000002048 anodisation reaction Methods 0.000 abstract description 5
- 150000002910 rare earth metals Chemical group 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Selective Calling Equipment (AREA)
Abstract
본 발명은 마스크 매수를 줄임으로서 제조 비용을 낮추고 수율을 높일 수 있눈 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 회토류 금속계 합금인 Al-Nd합금막 또는 알루미늄-백금 합금으로 제1 게이트 패드 금속층을 형성한다. 그리고, 게이트 패드 금속층(202-1) 위에 형성된 보호막, 그리고 양극 산화막을 게이트 패드 금속층의 일부가 드러나도록 동시에 사진 식각함으로써 마스킹 공정 횟수를 줄인다. 또한 양극 산화 공정을 하지 않아 양극 산화에 따른 마스킹 공정 횟수를 줄인다.
Description
제1도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고,
제2도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이고,
제3도의 (a)-(f)는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고,
제4도의 (a)-(f)는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이고,
제5도의 (a)-(f)는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고,
제6도의 (a)-(f)는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이고,
제7도의 (a)-(e)는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고,
제8도의 (a)-(e)는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이고,
제9도의 (a)-(f)는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고,
제10도의 (a)-(f)는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하면 마스크 공정 횟수를 줄임으로써 제조 비용을 낮추고 수율을 높일 수 있으며, 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트 라인 및 데이타 라인이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기관, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
이때, 상기 박막 트랜지스터 기판의 제조게이트 전극은 상기 게이트 라인을 통해 게이트 구동 드라이부로부터 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키고, 이에 따라 데이타 구동드라이브로부터의 데이타 신호가 상기 데이타 라인을 통해 소스 전극에 전달되고 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.
이와 같은 액정 표시 장치는 사용 분야가 더욱 증대되면서 높은 수율과 제조 원가의 절감을 절실히 요구되고 있다.
특히, 마스킹 공정은 수율과 제조 비용에 큰 영향을 미친다. 따라서 사진 식각 공정의 횟수를 줄이기 위한 방법이 필요하게 되었다.
아하, 첨부된 도면을 참고로 하여 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 설명한다.
제1도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고, 제2도의 (a)-(g)는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이다.
먼저, 제1도의 (a) 및 제2도의 (a)에 도시한 바와 같이, 기판(10) 위에 알루미늄막을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선 그리고 게이트선의 일부 또는 분지(分地)인 제1 게이트 패드 금속층(12-1) 및 게이트 전극(12-2)을 형성한다.
다음, 제1도의 (b) 및 제2도의 (b)에 도시한 바와 같이, 제2 마스크를 이용하여 양극 산화막(14)을 형성한다. 이때 제1 게이트 패드 금속층(12-1)은 양극 산화하지 않는다.
다음, 제1도의 (c) 및 제2도의 (c)에 도시한 바와 같이, 절연막, 반도체막, 외인성 반도체막을 차례로 적층한 후, 제3 마스크를 이용하여 제2도의 (d)에 도시한 바와 같이 위의 두 층을 사진 식각하여 반도체막(16)과 외인성 반도체막(18)의 패턴을 형성한다.
다음, 제1도의 (d)에 도시한 바와 같이, 제4 마스크를 이용하여 제1 게이트 패드 금속층(12-1) 위의 절연막(20)을 식각한다.
다음, 제1도의 (e) 및 제2도의 (e)에 도시한 바와 같이, 크롬 등의 도전막을 적층한 후 제5 마스크를 사용하여 데이터선(도시하지 않음)과 그 일부 또는 분지인 소스 전극(22-1) 및 데이터 패드(도시되지 않음), 드레인 전극(22-3) 그리고, 제1 게이트 패드 금속층(12-1) 위의 제2 게이트 패드 금속층(22-1)을 형성하고, 이를 마스크로 하여 반도체막(16)이 드러나도록 외인성 반도체막(18)의 식각한다.
다음, 제1도의 (f) 및 제2도의 (f)에 도시한 바와 같이, 보호막(24)을 적층한 후 제6 마스크를 이용하여 드레인 전극(22-3) 및 제2 게이트 패드 금속층(22-1)이 드러나도록 사진 식각한다.
다음, 제1도의 (g) 및 제2도의 (g)에 도시한 바와 같이, 투명 도전막을 적층한 후 제7 마스크를 이용하여 화소 전극(26)을 형성한다.
이때 제2 게이트 패드 금속층(22-1) 위에도 투명 도전막을 남겨두어 3층의 게이트 패드를 형성한다.
이와같이, 여러 차례의 마스킹 공정을 수행하면 그 횟수에 따라 제조 비용이 늘어나고 마스킹 공정 중에 발생하는 불순물에 의해 수율도 낮아지는 단점이 있다. 7매 마스크를 사용하는 종래의 액정 표시 장치용 박막 트랜지스터 가판의 제조 방법은 공정 수가 너무 많으므로 마스킹 공정 횟수를 줄여 수율을 높이고 제조 원가를 낯추어야 한다.
또한, 게이트 패드 금속층은 저저항 물질이어야 하고, 후속 열처리 공정으로 인한 힐록(hillock) 현상이 일어나지 않아야 하며, 시각 특성이 좋아야 하는 세 가지 조건을 만족시켜야 한다. 게이트 패드 금속층이 저저항 특성을 갖추어야 하는 이유는 표시 장치의 대화면 고정세를 위해서는 RC 딜레이가 적어야 하기 때문이며, 둘째로, 힐록 현상이 일어나지 않아야 하는 이유는 힐록 현상이 일어나면 누설 전류가 발생하기 때문이며, 셋째로 식각 특성이 좋아야 하는 이유는 식각액의 선택이 용이해야 하기 때문이다. 그러나 알루미늄으로 형성한 종래의 게이트 패드 금속층은 저저항 특성을 갖고 있으며 식각 특성도 좋으나 힐록이 발생하기 쉬운 단점이 있다.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점인 마스킹 횟수를 줄이면서 게이트 패드의 특성을 우수하게 하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1단계, 상기 게이트 전극을 제2 마스크를 이용하여 양극 산화하여 양극 산화막을 형성하는 제2 단계, 절연막과 반도체막을 차례로 적층한 후 제3 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 제3 단계, 도전물질을 적층한 후 제4 마스크를 이용하여 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제5 마스크를 이용하여 상기 절연막과 함께 사진식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제6 마스크를 이용하여 식각하여 상기 제1 게이트 패드 금속층과 접속되는 제2 게이트 패드 금속층 및 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제6 단계를 포함한다.
이와 같이, 보호막을 적층한 후 절연막과 함께 동시에 사진식각함으로써 마스킹 공정의 수를 1회 줄일 수 있다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 다른 제조 방법은, 기판 위에 도전막을 적층하고 제 1마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 2단계, 상기 1 게이트 패드 금속층 위에 형성되어 있는 절연막을 제3 마스크를 이용하여 사진 식각하여 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제3 단계, 도전물질을 적층한 후 제4 마스크를 이용하여 사진 식각하여 상기 제1 게이트 패드 금속층 위의 제2 게이트 패드 금속층과 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제5 마스크를 이용하여 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제2 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제6 마스크를 이용하여 사진 식각하여 상기 제2 게이트 패드 금속층과 접속되는 제3 게이트 패드 금속층 및 상기 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제6 단계를 포함한다.
이와 같이, 게이트 패드 금속층 및 게기트 전극 위에 양극 산화막을 형성하지 않으므로 마스킹 공정의 수를 1회 줄일 수 있다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 또 다른 제조 방법은, 기판 위에 도전막을 적층하고 제 1마스크를 이용하여 시진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 2단계, 도전물질을 적층한 후 제3 마스크를 이용하여 상기 절연막과 함께 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제3단계, 보호막을 적층한 후 제4 마스크를 이용하여 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제4 단계, 투명 도전 물질을 적층한 후 제5 마스크를 이용하여 사진 식각하여 상기 제1 게이트 패드 금속층과 접속하는 제2 게이트 패드 금속층 및 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제5 단계를 포함한다.
이와 같이, 보호막과 절연막을 동시에 사진 식각함으로써 마스킹 공정의 수를 1회 줄이며, 또한 게이트 패드 금속층 및 게이트 전극 위에 양극 산화막을 형성하지 않으므로 마스킹 공정의 수를 1회 더 줄일 수 있다.
앞에서 나온 세 방법에서 제1 게이트 패드 금속층과 게이트 전극은 알루미늄-희토류 금속계 합금 또는 알루미늄-백금 합금으로 형성함으로써 산화를 방지할 수 있다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 또 다른 제조 방법은, 기판 위에 Al막과 Ta막을 차례로 적층하고 제 1마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 상기 제2 게이트 패드 금속층 위의 제2 게이트 패드 금속층과, 하부 게이트 전극 및 상기 하부 게이트 전극층 위에 상부 게이트 전극을 형성하는 제1 단계, 상기 제2 게이트 패드 금속층 및 상기 상부 게이트 전극을 양극 산화하여 양극 산화막을 형성하는 제2 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 3단계, 도전물질을 적층한 후 제3 마스크를 이용하여 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제4 마스크를 이용하여 상기 절연막 및 양극 산화막과 함께 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제2 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제5 마스크를 이용하여 사진 식각하여 상기 제2 게이트 패드 금속층과 접속하는 상기 드레인 전극과 접속되는 제3 게이트 패드 금속층 및 화소 전극을 형성하는 제6 단계를 포함한다.
이와 같이, 전면에 걸쳐 양극 산화한 다음, 보호막을 적층한 후 절연막 및 양극 산화막을 동시에 식각하여 마스킹 공정의 수를 2회 줄일수 있다. 또한 제2 게이트 패드 금속층으로 Ta을 사용함으로써 직접접하고 있는 제3 게이트 패드 금속층과 산화 반응이 일어나지 않으므로 게이트 패드부의 특성이 좋아 진다.
아하,첨부된 도면을 참조로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 제1 실시예를 상세히 설명한다.
제3도의 (a)-(f)는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고, 제4도의 (a)-(f)는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막 트랜지스터부의 제조 공정 순서를 나타낸 단면도이다.
제3도는 (a) 및 재4도의 (a)에 도시한 바와 같이, 기판(100) 위에 도전막을 적층하고 제1 마이크를 이용하여 사진 식각하여 게이트선, 그리고 그 일부 또는 분지인 제1 게이트 패드 금속층(102-1) 및 게이트 전극(102-2)을 형성한다.
이때, 도전막은 알루미늄-희토류 금속계 합금 또는 알루미늄-백금 합금을 사용하는 것이 바람직하며, 특히 Al-Nd 합금을 사용하는 것이 더욱 바람직하다. Al-Nd 합금은 비저항이 4.05μΩ·㎝로 비저항이 3.15μΩ·㎝인 알루미늄보다는 높으나, 그래도 비교적 낮은 저저항 특성을 갖고 있고, 힐록 발생이 없으며, 알루미늄 시각액과 동일한 식각액, 예를 들면, CH3COOH/HNO3/H3PO4/물 등을 사용할 수 있어 식각액 선택이 용이하다.
제3도의 (b) 및 제4도의 (b)에 도시한 바와 같이, 게이트선 및 게이트 전극(102-2)을 제2 마스크를 이용하여 양극 산화하여 양극 산화막(104)을 형성한다. 이때 제1 게이트 패드 금속층(102-1)은 양극 산화하지 않는다.
제3도의 (c) 및 제4도의 (c)에 도시한 바와 같이, 절연막(106)과 반도체 그리고 외인성 반도체를 차례로 적츨한 후 제3 마스크를 이용하여 위의 두 층을 사진 식각하여 박막 트랜지스터의 반도체막(108) 및 외인성 반도체막(110)을 형성한다.
제3도의 (d) 및 제4도의 (d)에 도시한 바와 같이, 도전 물질을 적층한 후 제4 마스크를 이용하여 사진 식각하여 데이터선(도시하지 않음)과 그일부 또는 분지인 데이터 패드(도시하지 않음) 및 소스 전극(112-1), 그리고 드레인 전극(112-2)을 형성한다.종래와는 달리 이 과정에서 게이트 패드 금속층을 형성하지 않는다.
그리고 데이터선, 데이터 패드, 소스 전극(112-1), 드레인 전극(112-2)을 데이터 배선을 마스크로 하여 반도체막(108)의 일부가 드러나도록 외인성 반도체(110)을 패터닝한다.
제3도의 (e) 및 제4도의 (e)에 도시한 바와 같이, 보호막(114)을 적층항 후 제5 마스크를 이용하여 사진 식각하여 드레인 전극(112-2) 위에 건택 구멍을 형성하고 동시에 제1 게이트 패드 금속층(102-1) 위에 형성되어 있는 절연막(106)과 보호막(114)을 제1 게이트 패드 금속층(102-1)의 일부가 드러나게 동시에 사진 식각한다.
제3도의 (f) 및 제4도(f)에 도시한 바와 같이, 투명 도전 물질인 ITO를 적층한 후 제6 마스크를 이용하여 사진 식각하여, 드레인 전극(112-2)과 접속하는 화소 전극(116-2)과 제1게이트 패드 금속층(102-1)과 접속되는 제2 게이트 패드 금속층(116-1)을 형성한다.
만약 제1 패드 금속층(102-1)으로 알루미늄을 사용하면 접하고 있는 ITO막 또는 제2 게이트 패드 금속층(116-1)과의 사이에서 산화 반응이 이어나기 때문에 게이트 패드부의 불량을 가져온다. 그러나 상기한 바와 같이, 제1 게이트 패드 금속층(102-1)을 Al-Nd 합금으로 형성하면 ITO로 형성되어 있는 제2 게이트 패드 금속층(116-1)과 직접 접한다 하더라도 Al-Nd 합금막은 산화 반응이 일어나지 않으므로 게이트 패드부의 산화막이 형성되지 않는다.
한편, 제1 게이트 패드 금속층(102-1) 위에 형성되어 있는 절연막(106)과 보호막(114)을 제1 게이트 패드 금속층(102-1)의 일부가 드러나게 동시에 사진 식각함으로써 마스킹 공장 횟수를 1회 줄인다.
다음, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 용이하게 실시할 수 있도록 본 발명의 제2 실시예를 상세하게 설명한다.
제5도의 (a)-(f)는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고, 제6의 (a)-(f)는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 박막 트랜지스터부의 단면도이다.
제2 실시예에서 양극 산화 공정을 거치지 않는다는 점과 절연막과 보호막을 따로 패터닝한다는 점이 제1 실시예와 다르다.
제5도의 (a) 및 제6도의 (a)에 도시한 바와 같이, 기판(200) 위에 도전막인 알루미늄-희토류 금속계 합금 또는 알루미늄-백금 합금을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선, 그리고 그일부 또는 분지인 제1 게이트 패드 금속층(202-1) 및 게이트 전극(202-2)을 형성한다.
제5도의 (b) 및 제6도의 (b)에 도시한 바와 같이, 양극 산화를 실시하지 않고 절연막(204)과 반도체막(206), 그리고 외인성 반도체막(208)을 차례로 적층한 후 제2 마스크를 사용하여 반도체막(206)과 외인성 반도체막(208)을 패터닝한다.
제5도의 (c) 및 제6도의 (c)에 도시한 바와 같이, 제1 게이트 패드 금속층(202-1) 위에 형성되어 있는 절연막(204)을 제3 마스크를이용하여 사진 식각하여 제1 게이트 패드 금속층(202-1)의 일부가 드러나도록 한다.
제5도의 (d) 및 제6도의 (d)에 도시한 바와 같이, 크롬 등의 도전막을 적층한 후 제4 마스크를 이용하여 제2 게이트 패드 금속층(210-1)과 데이터선(도시하지 않음)과 그 분지 또는 일부인 데이터 패드(도시하지 않음), 그리고 소스 잔극(210-2) 및 드레인 전극(210-3)형성하고, 이를 마스크로하여 외인성 반도체(208)을 식각한다.
제5도의 (e) 및 제6도의 (e)에 도시한 바와 같이, 보호막(212)을 적층한 후 제5 마스크를 이용하여 사진 식각하여 드레인 전극(210-3) 위에 컨택 구멍을 형성함과 동시에 제2 게이트 패드 금속층(210-1)의 일부가 드러나도록 제2 게이트 패드 금속층(210-1) 위에 형성되어 있는 보호막(212)을 사진 식각한다.
제5도의 (f) 및 제6도의 (f)에 도시한 바와 같이, 투명 도전 물질을 적층한 후 제6 마스크를 이용하여 사진 식각하여 제2 게이트 패드 금속층(202-1)과 접속되는 제3 게이트 패드 금속층(214-1) 및 드레인 전극(210-3)과 접속하는 화소 전극(214)을 형성한다.
한편, 본 실시예에서는 양극 산화 공정을 하지 않아 양극 산화에 따른 미스크 공정을 줄인다.
다음, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 제3 실시예를 상세하게 설명한다.
제7도의 (a)-(f)는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고, 제8도의 (a)-(f)는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 박막트랜지스터부의 제조 공정 순서를 나타낸 단면도이다.
본 실시예에서 제1 실시예에서는 제1 실시예와 제2 실시예의 특징을 합한 것으로서, 5매의 마스크로 박막트랜지스터 기판을 제조한다.
제7도의 (a) 및 제8도의 (a)에 도시한 바와 같이, 기판(300) 위에 알루미늄-회토류 금속계 합금 또는 알루미늄-백금을 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선, 그리고 그 일부 또는 분지인 제1 게이트 패드 금속층(302-1) 및 게이트 전극(302-2)을 형성한다.
제7도의 (b) 및 제8도의 (b)에 도시한 바와 같이, 절연막(304)과 반도체막(306), 그리고 외인성 반도체막(308)을 차례로 적층한 후 반도체막(306)과 외인성 반도체막(308)을 제2 마스크를 이용하여 패터닝한다.
제7도의 (c) 및 제8도의 (c)에 도시한 바와 같이, 도전 물질인 크롬을 적층한 후 제3 마스크를 이용하여 사진 식각하여 데이터선(도시하지 않음)과 그 분지 또는 일부인 데이터 패드(도시하지 않음), 그리고, 소스 전극(310-1) 및 드레인 전극(310-2)을 형성한다.
다음, 데이터선, 데이터 패드, 소스 전극(310-1) 및 드레인 전극(310-2)등이 데이터 배선을 마스크로 하여 반도체막(308)의 일부가 드러나도록 외인성 반도체(308)을 패터닝힌다.
제7도의 (d) 및 제8도의 (d)에 도시한 바와 같이, 보호막(312)을 적층한 후 제4 마스크를 이용하여 절연막(304)과 함께 식각하여 드레인 전극(310-2) 위에 컨택 구멍을 형성함과 동시에 제1 게이트 패드 금속층(302-1)의 일부가 드러나도록 한다.제7도의 (e) 및 제8도의 (e)에 도시한 바와 같이, 투명 도전 물질인 ITO를 적층한 후 제5 마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층(302-1)과 접속되는 제2 게이트 패드 금속층(314-1) 및 드레인 전극(302-2)과 연결되는 화소 전극(314-2)을 형성한다.
제1 실시예에서와 마찬가지로 제1 게이트 패드 금속층(102-1)을 Al-Nd 합금으로 형성하여 산화 반응이 일어 나지 않으므로 게이트 패드부의 산화막이 형성되지 않는다.
또한, 제1 게이트 패드 금속층(102-1) 위에 형성되어 있는 절연막(106)과 보호막(114)을 동시에 사진 식각하고 양극 산화 공정을 생략함으로써 마스킹 공정 횟수를 종래보다 2회 줄인다.
다음, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 제4 실시예를 상세하게 설명한다.
제9도의 (a)-(f)는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 게이트 패드부의 제조 공정 순서를 나타낸 단면도이고, 제10도의 (a)-(f)는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 공정 순서를 나타낸 트랜지스터부의 단면도이다.
제4 실시예에서는 양극 산화 공정에서 사용되는 마스크를 없앤다.
제9도의 (a) 및 제10도의 (a)에 도시한 바와 같이, 기판(400) 위에 Al과 Ta를 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 Al과 Ta 이중층으로 된 게이트선, 그리고 그 분지 또는 그 일부인 제1 게이트 패드 금속층(401-1) 및 제2 게이트 패드 금속층(402-1) 및 하부 게이트 전극층(401-2)과 상부게이트 전극층(402-2)을 형성한다.
제9도의 (b) 및 제10도의 (b)에 도시한 바와 같이, 게이트선, 제2 게이트 패드 금속층(402-1) 및 상부 게이트 전극(402-2)을 양극 산화하여 양극 산화막(403)인 Ta2O5막을 형상한다. 이때 게이트 패드부도 함께 양극 산화하는 것이 다른 실시예와 다른 점이다.
제9도의 (c) 및 제10도의 (c)에 도시한 바와 같이, 절연막(404)과 반도체막(406), 그리고 외인성 반도체막(408)을 차례로 적층한 후 반도체막(406) 그리고 외인성 반도체(408)을 제 2 마스크를 이용하여 패터닝한다.
제9도의 (d) 및 10도의 (d)에 도시한 바와 같이, 도전 물진인 크롬을 적층한 후 제3 마스크를 이용하여 사진 식각하여 박막 트랜지스터부의 데이터선(도시하지 않음)과 그 분지 또는 일부인 데이터 패드(도시하지 않음), 그리고, 소스 전극(410-1) 및 드레인 전극(410-2)을 형성한다. 다음, 소스 전극(410-1) 및 드레인 전극(410-2)등 데이터 배선을 마스크로 하여 반도체막(406)의 일부가 드러나도록 외인성 반도체막(408)을 패터닝힌다.
제9도의 (e) 및 제10도의 (e)에 도시한 바와 같이, 보호막(412)을 적층한 후 제4 마스크를 이용하여 절연막(404) 및 양극 신화막(403)과 함께 식각하여, 드레인 전극(410-2) 위에 컨택 구멍을 형성함과 동시에 게이트 패드부의 Ta으로 형성되어 있는 제2 게이트 패드 금속층(402-1)의 일부가 드러나도록 한다. 이때 식각은 압력과 알에프(RF) 전압을 조정하여 CH4와 O2가스의 분위기에서 통상의 방법으로 건식 식각한는 것이 바람직하다.
제9도의 (f) 및 제10도의 (f)에 도시한 바와 같이, 투명 도전 물질을 적층한 후 제5 마스크를 이용하여 사진 식각하여 제2 게이트 패드 금속층(402-1)과 접속되는 제3 게이트 패드 금속층(414-1) 및 드레인 전극(410-2)과 접속되는 화소 전극(414-2)을 형성한다.
만약 제1도전막인 Al막으로만 게이트 패드부의 게이트 패드 금속층을 형성한다면, Al막은 산화되기 쉽기 때문에 Al막 위에 형성되어 있는 ITO막의 산소 성분에 의해 Al막이 산화되어 박막 트랜지스터 기판과 외부와의 전기적 연결이 어려워진다. 그러나 상기와 같이, 게이트 패드부의 Al막 위에 산화가 잘 되지 않는 Ta막을 형성하면 산화막이 형성되는 것을 방지할 수 있고, 더불어 제1 게이트 패드 금속층(401-1) 및 제2 게이트 패드 금속층(402-1) 위에 형성되어 있는 절연막(404)과 보호막(412) 및 양극 산화막(403)을 동시에 하나의 마스크를 이용하여 사진 식각할 수 있다.
그러므로 본 발명은 마스크를 이용히는 회수를 줄여 액정 표시 장치용 박막 트랜지스터 기판을 형성함으로써 마스킹 공정 횟수를 줄여 원가 절감 및 수율 향상을 가져오는 효과가 있다.
Claims (14)
- 기판 위에 도전막을 적층하고 제1 마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1단계, 상기 게이트 전극을 제2 마스크를 이용하여 양극 산화하여 양극 산화막을 형성하는 제2 단계, 절연막과 반도체막을 차례로 적층한 후 제3 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 제3 단계, 도전물질을 적층한 후 제4 마스크를 이용하여 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제5 마스크를 이용하여 상기 절연막과 함께 사진식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제6 마스크를 이용하여 식각하여 상기 제1 게이트 패드 금속층과 접속되는 제2 게이트 패드 금속층 및 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제6 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 도전막은 알루마늄-회토류 금속계 합금 또는 알루미늄-백금 합금으로 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서, 상기 도전막은 Al-Nd 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 반도체막 위에 외인성 반도체을 형성하는 공정을 더 포함하는액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 도전막을 적층하고 제 1마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 2단계, 상기1 게이트 패드 금속층 위에 형성되어 있는 절연막을 제3 마스크를 이용하여 사진 식각하여 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제3 단계, 도전물질을 적층한 후 제4 마스크를 이용하여 사진 식각하여 상기 제1 게이트 패드 금속층 위의 제2 게이트 패드 금속층과 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제5 마스크를 이용하여 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제2 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제6 마스크를 이용하여 사진 식각하여 상기 제2 게이트 패드 금속층과 접속되는 제3 게이트 패드 금속층 및 상기 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제6 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서, 상기 도전막은 알루미늄-회토류 금속계 합금 또는 알루미늄-백금 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서, 상기 도전막은 Al-Nd 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서, 상기 반도체막 위에 외인성 반도체막을 형성하는 공정을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 도전막을 적층하고 제 1마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 게이트 전극을 형성하는 제1 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 2단계, 도전물질을 적층한 후 제3 마스크를 이용하여 상기 절연막과 함께 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제3단계, 보호막을 적층한 후 제4 마스크를 이용하여 상기 절연막과 함께 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제1 게이트 패드 금속층의 일부가 드러나도록 하는 제4 단계, 투명 도전 물질을 적층한 후 제5 마스크를 이용하여 식각하여 상기 제1 게이트 패드 금속층과 접속되는 제2 게이트 패드 금속층 및 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제5 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 도전막은 알루미늄-희토류 금속계 합금 또는 알루미늄-백금 합금으로 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서, 상기 도전막은 Al-Nd 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서, 상기 반도체막 위에 외인성 반도체을 형성하는 공정을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 기판 위에 Al막과 Ta막을 차례로 적층하고 제 1마스크를 이용하여 사진 식각하여 제1 게이트 패드 금속층 및 상기 제1 게이트 패드 금속층 위의 제2 게이트 패드 금속층과, 하부 게이트 전극 및 상기 하부 게이트 전극층 위에 상부 게이트 전극층을 형성하는 제1 단계, 상기 제2 게이트 패드 금속층 및 상기 제2 게이트 전극을 양극 산화하여 양극 산화막을 형성하는 제2 단계, 절연막과 반도체막을 차례로 적층한 후 제2 마스크를 이용하여 사진 식각하여 반도체막의 패턴을 형성하는 3단계, 도전물질을 적층한 후 제3 마스크를 이용하여 사진 식각하여 소스 전극 및 드레인 전극을 형성하는 제4단계, 보호막을 적층한 후 제4 마스크를 이용하여 상기 절연막 및 양극 산화막과 함께 사진 식각하여 상기 드레인 전극 위에 컨택 구멍을 형성함과 동시에 상기 제2 게이트 패드 금속층의 일부가 드러나도록 하는 제5 단계, 투명 도전 물질을 적층한 후 제5 마스크를 이용하여 사진 식각하여 상기 제2 게이트 패드 금속층과 접속하는 제3 게이트 패드 금속층 및 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제6 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제13항에서, 상기 반도체막 위에 외인성 반도체을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042281A KR0175409B1 (ko) | 1995-11-20 | 1995-11-20 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US08/665,321 US5903326A (en) | 1995-11-20 | 1996-06-18 | Trainable RF system for remotely controlling household appliances |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042281A KR0175409B1 (ko) | 1995-11-20 | 1995-11-20 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030921A KR970030921A (ko) | 1997-06-26 |
| KR0175409B1 true KR0175409B1 (ko) | 1999-02-18 |
Family
ID=19434727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042281A KR0175409B1 (ko) | 1995-11-20 | 1995-11-20 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5903326A (ko) |
| KR (1) | KR0175409B1 (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| US6746959B2 (en) * | 1996-07-26 | 2004-06-08 | Lg Philips Lcd Co., Ltd. | Liquid crystal display and method |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| KR100229613B1 (ko) * | 1996-12-30 | 1999-11-15 | 구자홍 | 액정 표시 장치 및 제조 방법 |
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| KR100303446B1 (ko) * | 1998-10-29 | 2002-10-04 | 삼성전자 주식회사 | 액정표시장치용박막트랜지스터기판의제조방법 |
| KR100421901B1 (ko) * | 1998-12-10 | 2004-04-17 | 엘지.필립스 엘시디 주식회사 | 반사형액정표시장치의반사판 |
| KR100486719B1 (ko) * | 1998-12-12 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) * | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6900084B1 (en) * | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| US7170405B2 (en) * | 2000-12-26 | 2007-01-30 | General Electric Company | Method and apparatus for interfacing a power line carrier and an appliance |
| US20030046377A1 (en) * | 2000-12-27 | 2003-03-06 | Wolfgang Daum | Method and apparatus for appliance service diagnostics |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6990317B2 (en) * | 2002-05-28 | 2006-01-24 | Wireless Innovation | Interference resistant wireless sensor and control system |
| US7340509B2 (en) | 2002-07-18 | 2008-03-04 | General Electric Company | Reconfigurable appliance control system |
| US7322745B2 (en) * | 2002-07-23 | 2008-01-29 | Rapiscan Security Products, Inc. | Single boom cargo scanning system |
| US20060073464A1 (en) * | 2004-09-17 | 2006-04-06 | Baldus Ronald F | Location determinative electronic training methodology and related architecture |
| KR20080019398A (ko) * | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TW201039217A (en) * | 2009-04-17 | 2010-11-01 | Chunghwa Picture Tubes Ltd | Sensor structure of touch panel and method for determining touch signal generating by sensor structure of touch panel |
| CN102751240B (zh) * | 2012-05-18 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2508851B2 (ja) * | 1989-08-23 | 1996-06-19 | 日本電気株式会社 | 液晶表示素子用アクティブマトリクス基板とその製造方法 |
| JPH055898A (ja) * | 1991-06-27 | 1993-01-14 | Casio Comput Co Ltd | 薄膜素子形成パネル |
| KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
| JP3098345B2 (ja) * | 1992-12-28 | 2000-10-16 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
| US5491347A (en) * | 1994-04-28 | 1996-02-13 | Xerox Corporation | Thin-film structure with dense array of binary control units for presenting images |
-
1995
- 1995-11-20 KR KR1019950042281A patent/KR0175409B1/ko not_active IP Right Cessation
-
1996
- 1996-06-18 US US08/665,321 patent/US5903326A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030921A (ko) | 1997-06-26 |
| US5903326A (en) | 1999-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175409B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP5240964B2 (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US5555112A (en) | Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor | |
| JP3717078B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| TWI385803B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| KR970003741B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US7341898B2 (en) | Thin film transistor circuit device, production method thereof and liquid crystal display using the thin film transistor circuit device | |
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| KR100340308B1 (ko) | 표시패널 및 그 제조방법 | |
| KR100618361B1 (ko) | 내식성 및 내열성 향상을 위해 다층 금속막 스택을포함하는 배선 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| KR0145900B1 (ko) | 박막 트랜지스터 액정디스플레이 소자 및 그 제조방법 | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| JPS6349914B2 (ko) | ||
| JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| KR100212272B1 (ko) | 액정 표시 장치의 제조 방법 | |
| TWI754323B (zh) | 元件陣列基板及其製作方法 | |
| JP3663743B2 (ja) | 液晶表示装置の製造方法 | |
| KR0169398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2000035592A (ja) | 液晶表示装置 | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| KR100372303B1 (ko) | 액정디스플레이패널및그제조방법 | |
| KR100206554B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR0175384B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19951120 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19951120 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980928 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19981110 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19981110 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20011008 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20021007 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031008 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041008 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051007 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061030 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071029 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081027 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091014 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101014 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111017 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121015 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131031 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141120 Start annual number: 17 End annual number: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 18 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151030 Start annual number: 18 End annual number: 18 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |