TWI754323B - 元件陣列基板及其製作方法 - Google Patents

Abstract

一種元件陣列基板的製作方法，至少包括以下步驟。在基板上形成第一圖案化導電層、具有第一通孔的絕緣層、以及具有待移除部分及保留部分的第二圖案化導電層，保留部分填入第一通孔中而與第一圖案化導電層電性連接；形成覆蓋保留部分的圖案化光阻層，且移除第二圖案化導電層的待移除部分；移除圖案化光阻層；形成具有源極、汲極、與疊層部分的第三圖案化導電層，且疊層部分位於保留部分上；形成圖案化覆蓋層；以及形成畫素電極。保留部分與疊層部分的總厚度，大於源極或汲極的厚度。此外，還提出一種元件陣列基板。

Description

元件陣列基板及其製作方法

本發明是有關於一種元件陣列基板及其製作方法。

在使用聚合物穩定配向（Polymer Sustained Alignment，PSA）技術的顯示裝置的製造過程中，為了降低走線的電阻值，通常會在半導體層圖案的製程步驟之後，再進行一道通孔（VIA）光罩製程，以在閘極絕緣層上形成通孔。如此，可使得後續製作的第二導電層（Metal 2），經由通孔而與先前製作的第一導電層（Metal 1）電性連接，進而降低走線的電阻值。

另外，為了避免良率過低，若是第二導電層在進行圖案化後的斷線或是短路過多，則通常會對第二導電層進行重工步驟（rework step）。

然而，當進行重工步驟時，所使用的蝕刻液在移除第二導電層後，還會沿著閘極絕緣層的通孔向下繼續侵蝕第一導電層，如此一來，將造成通孔下方的第一導電層被掏空，導致良率變差。

本發明提供一種元件陣列基板及其製作方法，良率佳。

本發明的一個實施例提出一種元件陣列基板的製作方法，包括：提供基板；在基板上形成第一圖案化導電層，第一圖案化導電層包括閘極；在基板上形成絕緣層，以覆蓋第一圖案化導電層；於絕緣層上形成半導體圖案，且半導體圖案位於閘極的上方；於絕緣層中形成第一通孔，以暴露出第一圖案化導電層；在絕緣層上形成第二圖案化導電層，該第二圖案化導電層具有待移除部分及保留部分，保留部分填入第一通孔中，而與第一圖案化導電層電性連接；形成圖案化光阻層覆蓋保留部分，且移除第二圖案化導電層的待移除部分；移除圖案化光阻層；在基板上形成第三圖案化導電層，第三圖案化導電層包括源極、汲極、與疊層部分，其中，疊層部分位於保留部分上；在基板上形成圖案化覆蓋層，圖案化覆蓋層具有第二通孔，以暴露出汲極；以及在基板上形成畫素電極，畫素電極經由第二通孔而與汲極電性連接；其中，保留部分與疊層部分的總厚度，大於第三圖案化導電層的源極或汲極的厚度。

在本發明的一實施例中，第一圖案化導電層還包括轉接線的輔助部，疊層部分包括轉接線的主要部，主要部透過保留部分與輔助部電性連接。

在本發明的一實施例中，轉接線的主要部的線寬，小於轉接線的輔助部的線寬。

在本發明的一實施例中，第一圖案化導電層還包括共用電極，疊層部分包括橋接元件，橋接元件透過保留部分與共用電極電性連接。

在本發明的一實施例中，橋接元件的線寬，大於共用電極的線寬。

在本發明的一實施例中，第一圖案化導電層還包括：與閘極連接的閘極線，疊層部分包括轉接線的主要部，主要部透過保留部分與閘極線電性連接。

在本發明的一實施例中，閘極線在第一方向上延伸，轉接線在與第一方向相交的第二方向上延伸。

在本發明的一實施例中，第三圖案化導電層的材料與第二圖案化導電層的材料相同。

在本發明的一實施例中，形成圖案化覆蓋層的步驟包括：在基板上形成第一保護層、彩色濾光層、與第二保護層；以及對於第一保護層、彩色濾光層、與第二保護層進行圖案化製程。

本發明的一個實施例提出一種元件陣列基板，包括：基板、位於基板上的第一圖案化導電層、絕緣層、半導體圖案、第二圖案化導電層、第三圖案化導電層、圖案化覆蓋層、以及畫素電極。第一圖案化導電層包括閘極。絕緣層覆蓋第一圖案化導電層，絕緣層具有第一通孔。半導體圖案位於絕緣層上、且位於閘極的上方。第二圖案化導電層具有保留部分，該保留部分填入第一通孔中，而與第一圖案化導電層電性連接。第三圖案化導電層包括源極、汲極、與疊層部分，疊層部分位於保留部分上。圖案化覆蓋層具有第二通孔。畫素電極經由第二通孔與汲極電性連接。保留部分與疊層部分的總厚度，大於第三圖案化導電層的源極或汲極的厚度。

在本發明的一實施例中，保留部分與疊層部分的總厚度，與源極或汲極的厚度之差，介於200Å至10,000Å之間。

在本發明的一實施例中，第一圖案化導電層還包括：轉接線的輔助部；疊層部分包括轉接線的主要部；主要部透過保留部分與輔助部電性連接。

在本發明的一實施例中，轉接線的主要部的線寬，小於轉接線的輔助部的線寬。

在本發明的一實施例中，第三圖案化導電層還包括：與源極連接的資料線。

在本發明的一實施例中，第一圖案化導電層還包括共用電極；疊層部分包括橋接元件；橋接元件透過保留部分與共用電極電性連接。

在本發明的一實施例中，橋接元件的線寬，大於共用電極的線寬。

在本發明的一實施例中，第一圖案化導電層還包括：與閘極連接的閘極線；疊層部分包括轉接線的主要部；主要部透過保留部分與閘極線電性連接。

在本發明的一實施例中，閘極線在第一方向上延伸，轉接線在與第一方向相交的第二方向上延伸。

在本發明的一實施例中，第三圖案化導電層的材料與第二圖案化導電層的材料相同。

基於上述，本發明的實施例的元件陣列基板及其製作方法，至少具有以下的技術效果：在對於第二導電層進行重工步驟之前，於連接第一導電層與第二導電層的通孔處，預先覆蓋了圖案化光阻層，以包覆該通孔。如此，能夠防止蝕刻液侵蝕通孔處的第二導電層，並且，能夠防止蝕刻液經由通孔而向下侵蝕第一導電層。由此，使得本發明的實施例的元件陣列基板的製作方法具有較高的良率。另外，本發明的實施例的元件陣列基板，可利用通孔將不同膜層的圖案化導電層進行電性連接，而達成雙層金屬走線的設計，有助於：降低走線的整體電阻值，使元件陣列基板易於驅動，以及，縮減元件陣列基板的周邊電路區的佈局面積，進而達到窄邊框的設計。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明的實施例的元件陣列基板的製作方法，在對於第二導電層進行重工步驟之前，於連接第一導電層與第二導電層的通孔處，預先覆蓋了圖案化光阻層，以包覆該通孔。如此，能夠防止蝕刻液侵蝕通孔處的第二導電層，並且，能夠防止蝕刻液經由通孔而向下侵蝕第一導電層。

以下，配合圖1~圖6，說明本發明的元件陣列基板的製作方法以及元件陣列基板的實施例。

圖1為本發明的一實施例的元件陣列基板的俯視示意圖。請參照圖1，元件陣列基板100可適用於顯示裝置10中。一般而言，顯示裝置10可包括：元件陣列基板100、相對於元件陣列基板100的對向基板（未繪示）、設置於元件陣列基板100與對向基板之間的顯示介質（未繪示，例如：液晶層、或有機發光元件層等）、以及用於驅動元件陣列基板100的驅動元件200。

圖1僅繪示了元件陣列基板100及驅動元件200，而省略顯示裝置10的其它構件，以利於說明元件陣列基板100及驅動元件200的構造。

請參照圖1，元件陣列基板100可具有基板110。在元件陣列基板100上，設置了轉接線gl、橋接元件BL以及閘極線GL，此處，僅是示意性地表示各條走線的設置方式，關於走線的詳細佈局方式，可根據設計需求而定。

在元件陣列基板100上，可設置多個畫素112，亦即，多個第一畫素112A（112）與多個第二畫素112B（112）。

驅動元件200可包括：晶片，所述晶片可藉由晶粒-軟片接合製程（Chip On Film，COF）與元件陣列基板100接合。在其它實施例中，所述晶片也可藉由晶粒-玻璃接合製程（Chip On Glass，COG）、軟片式晶粒接合（Tape Automated Bonding，TAB）或其它方式與元件陣列基板100接合。

圖2為圖1的元件陣列基板的第一畫素112A（112）的放大示意圖。在第一畫素112A（112）的周邊，還繪製了資料線DL、閘極線GL、轉接線gl、共用電極cl與共用電極圖案CL。

圖3A至圖3N為沿著圖2的剖面線A-A’而繪示的元件陣列基板的製作方法的步驟流程的剖面示意圖。以下，配合圖2、圖3A～圖3N，以說明元件陣列基板100的製作方法。

首先，請參照圖2與圖3A，提供基板110。舉例而言，基板110的材料可以是玻璃。然而，基板110的材料也可以是石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷等）、或是其它可適用的材料。

接著，請參照圖2與圖3A，在基板110上形成第一圖案化導電層120。第一圖案化導電層120可包括：閘極121c。此外，第一圖案化導電層120也可包括：和閘極121c連接的閘極線GL、和閘極線GL平行而設置的共用電極cl (即，共用電極圖案CL)、以及轉接線gl的輔助部glb。

基於導電性的考量，第一圖案化導電層120的材料可包括金屬，例如銅（Cu）、鋁（Al）、鉬（Mo）、鈦（Ti）、銀（Ag）、鉻（Cr）、或釹（Nd）、或上述金屬的任意組合之合金。第一圖案化導電層120也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。

另外，關於第一圖案化導電層120的形成方法，可包括以下的步驟：首先，利用化學氣相沉積法或物理氣相沉積法，在基板110上形成導電層（未繪示）；接著，利用微影製程，在導電層上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕，來對於導電層進行濕式或乾式蝕刻製程；之後，移除圖案化光阻，而形成第一圖案化導電層120。

接著，請參照圖2與圖3B，在基板110上形成絕緣層130，以覆蓋第一圖案化導電層120。絕緣層130的材料可包括無機材料、有機材料或其組合。無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層。有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本發明的一實施例中，絕緣層130可為單一膜層。在其他實施例中，絕緣層130也可以由多個膜層堆疊而成。絕緣層130的形成方法，可包括物理氣相沉積法或化學氣相沉積法。

接著，請參照圖2與圖3C，於絕緣層130上形成半導體圖案121d，且半導體圖案121d位於閘極121c的上方。關於半導體圖案121d的形成方法，可包括以下步驟：首先，在絕緣層130上形成一層半導體材料層（未繪示）；接著，利用微影製程，在半導體材料層上形成圖案化光阻（未繪示）；繼之，利用圖案化光阻作為罩幕，來對於半導體材料層進行濕式或乾式蝕刻製程；之後，移除圖案化光阻，以形成半導體圖案121d。

接著，請參照圖2與圖3D，於絕緣層130中形成第一通孔131，以暴露出第一圖案化導電層120。可利用微影製程配合乾式蝕刻製程，來形成第一通孔131。舉例而言，在圖2的實施例中，第一通孔131的形成位置，可位在暴露出轉接線gl的輔助部glb的位置。

然後，請參照圖3E，在絕緣層130上形成第二圖案化導電層140。第二圖案化導電層140具有：待移除部分（即，如圖3E所示的資料線DL、源極121a、汲極121b）及保留部分（即，如圖3E所示的轉接線gl的主要部gla1）。該保留部分gla1填入該第一通孔131中，而與該第一圖案化導電層140（即，如圖3E所示的轉接線gl的輔助部glb）電性連接。

請參照圖3E，第二圖案化導電層140可包括：轉接線gl的主要部gla1、資料線DL、源極121a、與汲極121b，其中，第二圖案化導電層140的保留部分，即為填入第一通孔131中的轉接線gl的主要部gla1，並且，第二圖案化導電層140的待移除部分，即為資料線DL、源極121a、與汲極121b。

基於導電性的考量，第二圖案化導電層140的材料可使用金屬，例如銅（Cu）、鋁（Al）、鉬（Mo）、鈦（Ti）、銀（Ag）、鉻（Cr）、或釹（Nd）、或上述金屬的任意組合之合金。在其他實施例中，第二圖案化導電層140也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層、或是其它具有導電性質之材料。另外，關於第二圖案化導電層140的形成方法，可採用與上述第一圖案化導電層120相同的形成方法，在此不予以重述。

然後，請參照圖3F，形成一圖案化光阻層150覆蓋該保留部分gla1。形成該圖案化光阻層150的方法，可包括以下的步驟：首先，在基板110上形成光阻層（未繪示）；然後，移除大部分的光阻層，保留位於該保留部分（即，轉接線gl的主要部gla1）上方的光阻層，以形成圖案化光阻層150。

請參照圖3G，接著，移除第二圖案化導電層140的該待移除部分（即，資料線DL、源極121a、與汲極121b）。例如，可使用蝕刻液來去除該待移除部分。資料線DL、源極121a、與汲極121b沒有被圖案化光阻層150所覆蓋，被蝕刻液侵蝕而去除。並且，可注意到，由圖案化光阻層150所覆蓋的該保留部分gla1，在圖3G的步驟中沒有被去除，而被保留下來。

然後，請參照圖3H，移除該圖案化光阻層150，也就是，會暴露出該通孔131處的該保留部分gla1。

接著，請參照圖2與圖3I，在基板110上形成第三圖案化導電層160，第三圖案化導電層160可包括：源極121a、汲極121b與疊層部分（即，轉接線gl的主要部gla2），其中，疊層部分gla2位於該保留部份gla1上。

第三圖案化導電層160可包括：轉接線gl的主要部gla2、資料線DL、源極121a、與汲極121b，其中，第三圖案化導電層160的該疊層部分，即為轉接線gl的主要部gla2。請參照圖3I，第三圖案層160的轉接線gl的主要部gla2設置於第二圖案化導電層140的該保留部分gla1上，並經由該保留部分gla1而電性連接至轉接線gl的輔助部glb。

承上述，如圖3F～圖3I所示的步驟，通常稱為重工步驟（rework step）。如圖3F所示，由於在保留部分gla1的上方形成了圖案化光阻層150，所以，可保護位在第一通孔131處的第一圖案化金屬層120（即，轉接線gl的輔助部glb）與第二圖案化金屬層140(即，轉接線gl的主要部gla1)。如此一來，如圖3G所示，例如使用蝕刻液來移除該第二圖案化導電層140的待移除部分（即，資料線DL、源極121a、與汲極121b）時，蝕刻液並不會經由第一通孔131而侵蝕位於下方的第一圖案化金屬層120（即，轉接線gl的輔助部glb）。結果是，可大幅地提升元件陣列基板100的製作良率。

第三圖案化導電層160的材料與第二圖案化導電層140的材料可以相同，也可以不相同。也就是說，在進行圖3I的第三圖案化導電層160的製作時，可以使用與圖3E的第二圖案化導電層140的製作相同的材料、光罩及微影蝕刻製程。當然，也可以使用與圖3E的第二圖案化導電層140的製作不相同的材料、光罩及微影蝕刻製程。

另外，第三圖案化導電層160的厚度、與第二圖案化導電層140的厚度，可為相同或不相同。第三圖案化導電層160的厚度，可大於、小於、或等於第二圖案化導電層140的厚度。

再者，請參照圖2與圖3I，轉接線gl的主要部gla1或主要部gla2的線寬W1，小於轉接線gl的輔助部glb的線寬W2，但本發明不限於此。另外，如圖2所示，可看出，屬於第一圖案化導電層120的轉接線gl的輔助部glb的面積，大於屬於第三圖案化導電層160的轉接線gl的主要部gla的面積；並且，轉接線gl的主要部gla的面積，大於通孔131的面積。

還可注意到，源極121a、汲極121b、閘極121c、與半導體圖案121d構成第一畫素112A的主動元件121（即，薄膜電晶體），且絕緣層130夾設於閘極121c與半導體圖案121d之間。

接著，請參照圖3J～圖3M，在基板110上形成圖案化覆蓋層170 （如圖3M所示），該圖案化覆蓋層170具有第二通孔174，以暴露出該汲極121b。

請先參照圖3J～圖3L，在基板110上依序形成保護層171、彩色濾光層172、及平坦化層173。保護層171例如是藉由電漿化學氣相沈積法或其他合適的薄膜沈積技術而製作，且使用例如是氧化矽、氮化矽、氮氧化矽或是其組合等的介電材料。彩色濾光層172可以包括紅色濾光圖案、綠色濾光圖案以及藍色濾光圖案。平坦化層173可以使用透光的有機材料或是無機材料。

請再參照圖3M，在保護層171、彩色濾光層172、及平坦化層173中形成第二通孔174，以暴露出汲極121b。也就是說，圖案化覆蓋層170可包括：保護層171、彩色濾光層172、及平坦化層173，並且，在圖案化覆蓋層170中形成第二通孔174。

接著，請參照圖3N，在基板110上形成畫素電極122，畫素電極122經由第二通孔174與第三圖案化導電層160的汲極121b電性連接。

畫素電極122可以是透明導電層。畫素電極122的材料可包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它合適的氧化物、或者是上述至少二者之堆疊層。在經過上述的圖3A~圖3N的步驟之後，完成元件陣列基板100的製作。

請再參照圖3N，可注意到，轉接線gl的主要部gla包括：該保留部分（即，轉接線gl的主要部gla1）與該疊層部分（即，轉接線gl的主要部gla2）。該保留部分與該疊層部分的總厚度（即，主要部gla1與主要部gla2的總厚度），大於第三圖案化導電層160的資料線DL、或源極121a、或汲極121b的厚度。

舉例而言，請參照圖3N，主要部gla1與主要部gla2的總厚度T1（即，主要部gla的總厚度），與資料線DL的厚度T2、或汲極121b的厚度T3、或源極121a的厚度T4之差，介於200Å至10,000Å之間，亦即， 200Å≦T1-T2≦10,000Å 200Å≦T1-T3≦10,000Å 200Å≦T1-T4≦10,000Å。

承上述，在圖2、圖3A~圖3N的實施例中，由於在進行重工步驟時，先在保留部分gla1的上方形成了圖案化光阻層150，所以，可保護位在第一通孔131處的第一圖案化金屬層120（即，轉接線gl的輔助部glb）與第二圖案化金屬層140(即，轉接線gl的主要部gla1)。如此，當使用蝕刻液來移除該第二圖案化導電層140的待移除部分（即，資料線DL、源極121a、與汲極121b）時，蝕刻液並不會沿著第一通孔131向下繼續侵蝕第一圖案化金屬層120（即，轉接線gl的輔助部glb）。因此，可提升元件陣列基板100的製造良率。

以下，配合圖式，說明本發明的一實施例的元件陣列基板100的結構。請參照圖1、圖2與圖3N，元件陣列基板100包括：多條資料線DL和多條閘極線GL。多條資料線DL和多條閘極線GL設置於基板110上。多條資料線DL在第一方向x上排列，多條閘極線GL第二方向y上排列，其中第一方向x與第二方向y交錯。舉例而言，第一方向x與第二方向y可垂直。另外，資料線DL與閘極線GL屬於不同的膜層。舉例而言，閘極線GL可選擇性地屬於第一圖案化導電層120，資料線DL可選擇性地屬於第三圖案化導電層160。

請參照圖1與圖2，第一畫素112A （112）包括：主動元件121及畫素電極122。主動元件121電性連接至對應的一條資料線DL及對應的一條閘極線GL，且畫素電極122電性連接至主動元件121。

舉例而言，主動元件121可以是薄膜電晶體，此薄膜電晶體具有源極121a、汲極121b、閘極121c及半導體圖案121d，源極121a和汲極121b分別與半導體圖案121d的不同兩區電性連接，源極121a電性連接至對應的一條資料線DL，閘極121c電性連接至對應的一條閘極線GL，且汲極121b電性連接至畫素電極122。請參照圖2與圖3N，閘極121c和共用電極cl可選擇性地屬於第一圖案化導電層120，源極121a和汲極121b可選擇性地屬於第三圖案化導電層160。

請參照圖1，元件陣列基板100還包括多條轉接線gl。多條轉接線gl設置於基板110上，且在第一方向x上排列。請參照圖1、圖2與圖3N，第一圖案化導電層120還包括轉接線gl的輔助部glb。疊層部分（即，轉接線gl的主要部gla2）包括轉接線gl的主要部gla。主要部gla（gla2）透過保留部分gla1而與輔助部glb電性連接。

也就是說，請參照圖2，每一轉接線gl可包括主要部gla及輔助部glb，經由通孔131而彼此電性連接；也就是說，轉接線gl可包括：分別屬於不同層的圖案化導電層、且透過第一通孔131而彼此電性連接的主要部gla及輔助部glb。如此一來，可使轉接線gl具有雙層金屬走線的設計，有助於降低轉接線gl的整體電阻值，使元件陣列基板100易於驅動。

請參照圖2、圖3E與圖3N，多條轉接線gl的主要部gla可選擇性地屬於第二圖案化導電層140和第三圖案化導電層160。多條轉接線gl的輔助部glb可選擇性地屬於第一圖案化導電層120。

請參照圖2與圖3N，元件陣列基板100可包括：基板110、第一圖案化導電層120、絕緣層130、半導體圖案121d、第二圖案化導電層140、第三圖案化導電層160、圖案化覆蓋層170、以及畫素電極122。

第一圖案化導電層120位於基板110上，且包括閘極121c。第一圖案化導電層120還可包括轉接線的輔助部glb。

絕緣層130位於基板110上，且覆蓋第一圖案化導電層120。絕緣層130具有第一通孔131。可從圖2與圖3N看出，第一通孔131位於轉接線gl的輔助部glb的位置處。

半導體圖案121d位於絕緣層130上，且位於閘極121c的上方。

第二圖案化導電層140具有保留部分gla1，保留部分gla1填入第一通孔131中，而與第一圖案化導電層120電性連接。可從圖2與圖3N看出，第二圖案化導電層140的保留部分gla1，與第一圖案化導電層120的轉接線gl的輔助部glb電性連接。

第三圖案化導電層160位於基板110上，第三圖案化導電層160包括源極121a、汲極121b、與疊層部分gla2，該疊層部分gla2位於保留部分gla1上。可從圖2與圖3N看出，第三圖案化導電層160還可包括：與源極121a連接的資料線DL。

圖案化覆蓋層170具有第二通孔174。圖案化覆蓋層170可包括保護層171、彩色濾光層172、及平坦化層173。可從圖3M與圖3N看出，第二通孔170形成在保護層171、彩色濾光層172、及平坦化層173中。畫素電極122經由第二通孔174與汲極121b電性連接。

請參照圖3N，可注意到，轉接線gl的主要部gla包括：保留部分（即，主要部gla1）與疊層部分（即，主要部gla2）。該保留部分與該疊層部分的總厚度T1（即，主要部gla的總厚度），大於第三圖案化導電層160的資料線DL的厚度T2、或汲極121b的厚度T3、或源極121a的厚度T4。

請參照圖3N，主要部gla的總厚度T1，與資料線DL的厚度T2之差，可介於200Å至10,000Å之間。在另外的實施例中，主要部gla的總厚度T1，與資料線DL的厚度T2之差，可介於500Å至8,000Å之間。在又一實施例中，主要部gla的總厚度T1，與資料線DL的厚度T2之差，可介於1,000Å至6,000Å之間。

請參照圖3N，主要部gla的總厚度T1，與汲極121b的厚度T3之差，可介於200Å至10,000Å之間。在另一實施例中，主要部gla的總厚度T1，與汲極121b的厚度T3之差，可介於500Å至8,000Å之間。在又一實施例中，主要部gla的總厚度T1，與汲極121b的厚度T3之差，可介於1,000Å至6,000Å之間。

請參照圖3N，主要部gla的總厚度T1，與源極121a的厚度T4之差，可介於200Å至10,000Å之間。在另一實施例中，主要部gla的總厚度T1，與源極121a的厚度T4之差，可介於500Å至8,000Å之間。在又一實施例中，主要部gla的總厚度T1，與源極121a的厚度T4之差，可介於1,000Å至6,000Å之間。

承上述，如圖3N所示，在通孔131的位置，設置了：第二圖案化導電層140的保留部分gla1、及第三圖案化導電層160的疊層部分gla2。保留部分gla1與疊層部分gla2的總厚度T1，大於第三圖案化導電層160的資料線DL的厚度T2、汲極121b的厚度T3、或源極的厚度T4。如此一來，可利用通孔131將不同膜層的圖案化導電層進行電性連接，而達成雙層金屬走線的設計，有助於降低走線的整體電阻值，使元件陣列基板100易於驅動。

圖4為圖1的元件陣列基板的第二畫素112B（112）的放大示意圖。在第二畫素112B（112）的周邊，還繪製了資料線DL、橋接元件BL、轉接線gl、閘極線GL、共用電極cl與共用電極圖案CL。

圖5A至圖5K為沿著圖4的剖面線B-B’而繪示的元件陣列基板的製作方法的步驟流程的剖面示意圖。以下，配合圖4、圖5A~圖5K，以說明元件陣列基板100的製作方法。

首先，請參照圖4與圖5A，提供基板110。舉例而言，基板110的材料可以是玻璃。然而，基板110的材料也可以是石英、有機聚合物、或是不透光/反射材料（例如：晶圓、陶瓷等）、或是其它可適用的材料。

接著，請參照圖4與圖5A，在基板110上形成第一圖案化導電層120。第一圖案化導電層120可包括：共用電極cl。此外，請參照圖4，第一圖案化導電層120也可包括：和共用電極cl (即，共用電極圖案CL)平行而設置的閘極線GL、以及和閘極線GL連接的閘極121c。第一圖案化導電層120的材料與形成方法，可參考前述實施方式，於此不再重述。

接著，請參照圖4與圖5B，在基板110上形成絕緣層130，以覆蓋第一圖案化導電層120。絕緣層130的材料與形成方法，可參考前述實施方式，於此不再重述。

接著，請參照圖4與圖5C，於絕緣層130中形成第一通孔131，以暴露出第一圖案化導電層120。在此實施例中，第一通孔131的形成位置，可位在暴露出共用電極cl的位置。

然後，請參照圖4與圖5D，在絕緣層130上形成第二圖案化導電層140。第二圖案化導電層140具有：待移除部分（即，如圖5D所示的資料線DL）及保留部分（即，如圖5D所示的橋接元件BL1）。該保留部分BL1填入該第一通孔131中，而與該第一圖案化導電層120（即，如圖5D所示的共用電極cl）電性連接。

請參照圖4與圖5D，第二圖案化導電層140可包括：橋接元件BL1與資料線DL，其中，第二圖案化導電層140的保留部分，即為填入第一通孔131中的橋接元件BL1，並且，第二圖案化導電層140的待移除部分，即為資料線DL。第二圖案化導電層140的材料與形成方法可參考前述實施方式，於此不再重述。

然後，請參照圖5E～圖5G，形成一圖案化光阻層150覆蓋該保留部分BL1，且移除第二圖案化導電層140的該待移除部分（即，資料線DL）。

請參照圖5E，形成該圖案化光阻層150的方法，可包括以下的步驟：首先，在基板110上形成光阻層（未繪示）；然後，移除大部分的光阻層，保留位於該保留部分（即，橋接元件BL1）上方的光阻層，以形成圖案化光阻層150。

請參照圖5F，接著，移除未被圖案化光阻層150覆蓋的第二圖案化導電層140（即，資料線DL）。

然後，請參照圖5G，移除該圖案化光阻層150。

接著，請參照圖4與圖5H，在基板110上形成第三圖案化導電層160，第三圖案化導電層160可包括：資料線DL與疊層部分（即，橋接元件BL2），其中，疊層部分BL2位於該保留部份BL1上。

第三圖案化導電層160可包括：橋接元件BL2與資料線DL，其中，第三圖案化導電層160的該疊層部分，即為橋接元件BL2。請參照圖5H，橋接元件BL2設置於第二圖案化導電層140的該保留部分BL1上，並經由該保留部分BL1而電性連接至共用電極cl。

如圖5E～圖5H所示的步驟，通常稱為重工步驟（rework step）。如圖5E所示，由於在保留部分BL1的上方形成了圖案化光阻層150，所以，可保護位在第一通孔131處的第一圖案化金屬層（即，共用電極cl）與第二圖案化金屬層140(即，橋接元件BL1)。如此，如圖5F所示，例如使用蝕刻液來移除該第二圖案化導電層140的待移除部分（即，資料線DL）時，蝕刻液並不會經由第一通孔131而侵蝕位於下方的第一圖案化金屬層（即，共用電極cl）。結果是，可大幅地提升元件陣列基板100的製作良率。

請參照圖5H，第三圖案化導電層160的材料與第二圖案化導電層140的材料可以相同，也可以不相同。在進行圖5H的第三圖案化導電層160的製作時，可以使用與圖5D的第二圖案化導電層140的製作相同的材料、光罩及微影蝕刻製程。當然，也可以使用與圖5D的第二圖案化導電層140的製作不相同的材料、光罩及微影蝕刻製程。

另外，第三圖案化導電層160的厚度、與第二圖案化導電層140的厚度，可為相同或不相同。第三圖案化導電層160的厚度，可大於、小於、或等於第二圖案化導電層140的厚度。在一實施例中，請參照圖4與圖5H，橋接元件BL1或橋接元件BL2的線寬W3，大於共用電極cl的線寬W4，但本發明不限於此。並且，如圖4與圖5H所示，可看出，屬於第一圖案化導電層120的共用電極cl的面積，小於屬於第三圖案化導電層160的橋接元件BL2的面積。並且，橋接元件BL的面積，大於通孔131的面積。

接著，請參照圖5I～圖5K，在基板110上依序形成保護層171、彩色濾光層172、與平坦化層173。保護層171、彩色濾光層172、與平坦化層173的材料與形成方法可參考前述實施方式，於此不再重述。並且，對於保護層171、彩色濾光層172、與平坦化層173進行微影製程，進而形成圖案化保護層170。

請參照圖5K，橋接元件BL包括：該保留部分（即橋接元件BL1）與該疊層部分（即，橋接元件BL2），該保留部分與該疊層部分的總厚度（即，橋接元件BL1與橋接元件BL2的總厚度），大於第三圖案化導電層160的資料線DL的厚度。

舉例而言，請參照圖5K，橋接元件BL1與橋接元件BL2的總厚度T5，與資料線DL的厚度T6之差，介於200Å至10,000Å之間，亦即， 200Å≦T5-T6≦10,000Å 。

承上述，在圖4、圖5A~圖5K的實施例中，由於在進行重工步驟時，先在保留部分BL1的上方形成了圖案化光阻層150，所以，可保護位在第一通孔131處的第一圖案化金屬層（即，共用電極cl）與第二圖案化金屬層140(即，橋接元件BL1)。如此，當使用蝕刻液來移除該第二圖案化導電層140的待移除部分（即，資料線DL）時，蝕刻液並不會沿著第一通孔131向下繼續侵蝕第一圖案化金屬層120（即，共用電極cl）。因此，可提升元件陣列基板100的製造良率。

請參照圖1、圖4與圖5K，第一圖案化導電層120可包括共用電極cl。疊層部分包括橋接元件BL2。橋接元件BL2透過保留部分BL1與共用電極cl電性連接。

請參照圖4，共用電極cl與畫素電極122部分地重疊，以形成儲存電容。舉例而言，多個第二畫素112B（112）可排成多個畫素列，每一畫素列的多個第二畫素112B（112）在第一方向x上排列；同一畫素列之多個第二畫素112B（112）的多個共用電極cl可直接連接，以形成共用電極圖案CL。多個畫素列的多個共用電極圖案CL，在第二方向y上排列。

在元件陣列基板100中，可藉由在第一方向x上排列的多個橋接元件BL，使多個畫素列的多個共用電極圖案CL互相電性連接。也就是說，請參照圖4，在元件陣列基板100的俯視圖中，具有相同參考電位的多個共用電極圖案CL與多個橋接元件BL，可交織成一個近似於網狀的導電圖案。然而，本發明不限於此，根據其它實施例，多個第二畫素112B（112）的多個共用電極cl，也可藉由其它排列方式的多個橋接元件而互相電性連接。

舉例而言，請參照圖4與圖5K，共用電極cl可選擇性地屬於第一圖案化導電層120。多個橋接元件BL可選擇性地屬於第二圖案化導電層160和第三圖案化導電層170。多個橋接元件BL可透過絕緣層130的多個第一通孔131，而電性連接至多個共用電極cl，但本發明不以此為限。另外，橋接元件BL可遮蔽相鄰之兩畫素電極122之間的間隙，因此，橋接元件BL也可稱遮光金屬（shielding metal），但本發明不以此為限。

請參照圖5K，在本實施例中，元件陣列基板100可包括：基板110、第一圖案化導電層120、絕緣層130、第二圖案化導電層140、第三圖案化導電層160、以及圖案化覆蓋層170。

第一圖案化導電層120包括共用電極cl。絕緣層130位於基板110上，且覆蓋第一圖案化導電層120。絕緣層130具有第一通孔131。可從圖4與圖5K看出，第一通孔131位於共用電極cl的位置處。

第二圖案化導電層140具有保留部分（即橋接元件BL1），保留部分BL1填入第一通孔131中，而與第一圖案化導電層120的共用電極cl電性連接。

第三圖案化導電層160位於基板110上，第三圖案化導電層160包括資料線DL與疊層部分（即，橋接元件BL2）。疊層部分BL2位於保留部分BL1上。圖案化覆蓋層170可包括保護層171、彩色濾光層172、及平坦化層173。

請參照圖5K，可注意到，保留部分BL1與疊層部分BL2的總厚度T5（即，橋接元件BL的總厚度），大於第三圖案化導電層160的資料線DL的厚度T6。

請參照圖5K，橋接元件BL的總厚度T5，與資料線DL的厚度T6之差，介於200Å至10,000Å之間。在另外的實施例中，橋接元件BL的總厚度T5，與資料線DL的厚度T6之差，可介於500Å至8,000Å之間。在又一實施例中，橋接元件BL的總厚度T5，與資料線DL的厚度T6之差，可介於1,000Å至6,000Å之間。

請參照圖4與圖5K，共用電極cl（共用電極圖案CL）在第一方向x上延伸，而橋接元件BLl（包括保留部分BL1與疊層部分BL2）在與第一方向x相交的第二方向y上延伸，橋接元件BL可透過第一通孔131與共用電極cl連接。

承上述，在通孔131的位置，設置了：第二圖案化導電層140的保留部分gla1、以及第三圖案化導電層160的疊層部分gla2。該保留部分gla1與該疊層部分gla2的總厚度T1，大於第三圖案化導電層160的資料線DL的厚度T2、汲極121b的厚度T3、或源極的厚度T4。如此一來，可利用通孔131將不同膜層的圖案化導電層進行電性連接，而達成雙層金屬走線的設計，有助於降低走線的整體電阻值，使元件陣列基板100易於驅動。

圖6為沿著圖4的剖面線C-C’而繪示的元件陣列基板的剖面示意圖。請參照圖4與圖6，可看出：基板110、第一圖案化導電層120、絕緣層130、第二圖案化導電層140、第三圖案化導電層160、以及圖案化覆蓋層170等結構。

第一圖案化導電層120包括：與閘極121c連接的閘極線GL。絕緣層130覆蓋第一圖案化導電層120。絕緣層130具有第一通孔131。可注意到，在此實施例中，第一通孔131的形成位置，位在暴露出閘極線GL的位置。

第二圖案化導電層140具有保留部分（即，轉接線gl的主要部gla1），保留部分gla1填入第一通孔131中，而與第一圖案化導電層120的閘極線GL電性連接。第三圖案化導電層160包括資料線DL與疊層部分（即，轉接線gl的主要部gla2），疊層部分gla2位於保留部分gla1上。主要部gla2透過保留部分gla1與閘極線GL電性連接。圖案化覆蓋層170可包括保護層171、彩色濾光層172、及平坦化層173。

在本實施例中，轉接線gl的主要部gla包括：該保留部分（即，轉接線gl的主要部gla1）與該疊層部分（即，轉接線gl的主要部gla2）。該保留部分與該疊層部分的總厚度（即，主要部gla1與主要部gla2的總厚度），大於第三圖案化導電層160的資料線DL的厚度。

請參照圖6，主要部gla1與主要部gla2的總厚度T7，大於第三圖案化導電層160的資料線DL的厚度T8。舉例而言，主要部gla1與主要部gla2的總厚度T7（即，主要部gla的總厚度），與資料線DL的厚度T8之差，介於200Å至10,000Å之間，亦即， 200Å≦T7-T8≦10,000Å 。

在另一實施例中，主要部gla1與主要部gla2的總厚度T7，與資料線DL的厚度T8之差，可介於500Å至8,000Å之間。在又一實施例中，主要部gla1與主要部gla2的總厚度T7，與資料線DL的厚度T8之差，可介於1,000Å至6,000Å之間。

請同時參照圖4與圖6，閘極線GL在第一方向x上延伸，而轉接線gl的主要部gla（包括保留部分gla1與疊層部分gla2）在與第一方向x相交的第二方向y上延伸。轉接線gl的主要部gla可透過第一通孔131與閘極線GL連接。換句話說，閘極線GL可透過第一通孔131連接轉接線gl的主要部gla，而從第一方向x延伸至第二方向y。如此一來，可以僅在元件陣列基板100的一側設置驅動元件200（如圖1所示），就能利用閘極線GL在第一方向x與第二方向y上進行掃描，有助於縮減元件陣列基板100的周邊電路區的佈局面積，進而達到窄邊框的設計。

在上述的元件陣列基板100中，描述了透過第一通孔131而連接兩層導電層的多個實施例，亦即：如圖3N所示，描述了透過第一通孔131而連接的轉接線gl的主要部gla與轉接線gl的輔助部glb；如圖5K所示，描述了透過第一通孔131而連接的橋接元件BL與共用電極cl；以及，如圖6所示，描述了透過第一通孔131而連接的轉接線gl的主要部gla與閘極線GL，但是，本發明不限於此。上述這些透過第一通孔131而連接兩層導電層的實施方式，可以應用在同一個元件陣列基板中，也可以應用在不同的元件陣列基板中，可視設計需求而定。

綜上所述，本發明的元件陣列基板的製作方法及元件陣列基板，至少具有以下的技術效果：在對於第二導電層進行重工步驟之前，於連接第一導電層與第二導電層的通孔處，預先覆蓋了圖案化光阻層，如此，能夠避免蝕刻液侵蝕通孔處的第二導電層，從而避免蝕刻液向下侵蝕第一導電層。藉此，可提升元件陣列基板的製造良率。另外，本發明的實施例的元件陣列基板，可利用通孔將不同膜層的導電層進行電性連接，而達成雙層金屬走線的設計，有助於：降低走線的整體電阻值，使元件陣列基板易於驅動，並且，能縮減元件陣列基板的周邊電路區的佈局面積，進而達到窄邊框的設計。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:顯示裝置 100:元件陣列基板 110:基板 112:畫素 112A:第一畫素 112B:第二畫素 121:主動元件 121a:源極 121b:汲極 121c:閘極 121d:半導體圖案 122:畫素電極 130:絕緣層 131:第一通孔 140:第二圖案化導電層 150:圖案化光阻層 160:第三圖案化導電層 170:圖案化覆蓋層 171:保護層 172:彩色濾光層 173:平坦化層 174:第二通孔 200:驅動元件 A-A’、B-B’、C-C’:剖面線 BL、BL1、BL2:橋接元件 CL:共用電極圖案 cl:共用電極 DL:資料線 GL:閘極線 gl:轉接線 gla、gla1、gla2:主要部 glb:輔助部 T1～T8:厚度 W1、W2、W3、W4:線寬 x:第一方向 y:第二方向

圖1為本發明的一實施例的元件陣列基板的俯視示意圖。 圖2為圖1的元件陣列基板的第一畫素的放大示意圖。 圖3A至圖3N為沿著圖2的剖面線A-A’而繪示的元件陣列基板的製作方法的步驟流程的剖面示意圖。 圖4為圖1的元件陣列基板的第二畫素的放大示意圖。 圖5A至圖5K為沿著圖4的剖面線B-B’而繪示的元件陣列基板的製作方法的步驟流程的剖面示意圖。 圖6為沿著圖4的剖面線C-C’而繪示的元件陣列基板的剖面示意圖。

100:元件陣列基板

110:基板

120:第一圖案化導電層

121a:源極

121b:汲極

121c:閘極

121d:半導體圖案

122:畫素電極

130:絕緣層

131:第一通孔

140:第二圖案化導電層

160:第三圖案化導電層

170:圖案化覆蓋層

171:保護層

172:彩色濾光層

173:平坦化層

A-A’:剖面線

DL:資料線

gla、gla1、gla2:主要部

glb:輔助部

T1~T4:厚度

Claims (13)

1. 一種元件陣列基板的製作方法，包括：提供一基板；在該基板上形成一第一圖案化導電層，該第一圖案化導電層包括一閘極；在該基板上形成一絕緣層，以覆蓋該第一圖案化導電層；於該絕緣層上形成一半導體圖案，且該半導體圖案位於該閘極的上方；於該絕緣層中形成一第一通孔，以暴露出該第一圖案化導電層；在該絕緣層上形成一第二圖案化導電層，該第二圖案化導電層具有一待移除部分及一保留部分，該保留部分填入該第一通孔中，而與該第一圖案化導電層電性連接；形成一圖案化光阻層覆蓋該保留部分，且移除該第二圖案化導電層的該待移除部分；移除該圖案化光阻層；在該基板上形成一第三圖案化導電層，該第三圖案化導電層包括一源極、一汲極與一疊層部分，其中，該疊層部分位於該保留部分上；在該基板上形成一圖案化覆蓋層，該圖案化覆蓋層具有一第二通孔，以暴露出該汲極；以及在該基板上形成一畫素電極，該畫素電極經由該第二通孔而與該汲極電性連接； 其中，該保留部分與該疊層部分的總厚度，大於該第三圖案化導電層的該源極或該汲極的厚度，該第一圖案化導電層還包括一轉接線的一輔助部，該疊層部分包括該轉接線的一主要部，該主要部透過該保留部分與該輔助部電性連接，該第一圖案化導電層還包括一共用電極，該疊層部分包括一橋接元件，該橋接元件透過該保留部分與該共用電極電性連接，該第一圖案化導電層還包括與該閘極連接的一閘極線，該主要部透過該保留部分與該閘極線電性連接。
2. 如請求項1所述的元件陣列基板的製作方法，其中，該轉接線的該主要部的線寬，小於該轉接線的該輔助部的線寬。
3. 如請求項1所述的元件陣列基板的製作方法，其中，該橋接元件的線寬，大於該共用電極的線寬。
4. 如請求項1所述的元件陣列基板的製作方法，其中，該閘極線在一第一方向上延伸，該轉接線在與該第一方向相交的一第二方向上延伸。
5. 如請求項1所述的元件陣列基板的製作方法，其中，該第三圖案化導電層的材料與該第二圖案化導電層的材料相同。
6. 如請求項1所述的元件陣列基板的製作方法，其中，形成該圖案化覆蓋層的步驟包括： 在該基板上形成一第一保護層、一彩色濾光層、與一第二保護層；以及對於該第一保護層、該彩色濾光層及該第二保護層進行圖案化製程。
7. 一種元件陣列基板，包括：一基板；一第一圖案化導電層，位於該基板上，該第一圖案化導電層包括一閘極；一絕緣層，位於該基板上，該絕緣層覆蓋該第一圖案化導電層，該絕緣層具有一第一通孔；一半導體圖案，位於該絕緣層上，該半導體圖案位於該閘極的上方；一第二圖案化導電層，具有一保留部分，該保留部分填入該第一通孔中，而與該第一圖案化導電層電性連接；一第三圖案化導電層，位於該基板上，該第三圖案化導電層包括一源極、一汲極、與一疊層部分，該疊層部分位於該保留部分上；一圖案化覆蓋層，具有一第二通孔；以及一畫素電極，經由該第二通孔與該汲極電性連接；其中，該保留部分與該疊層部分的總厚度，大於該第三圖案化導電層的該源極或該汲極的厚度，該第一圖案化導電層還包括一轉接線的一輔助部，該疊層部分包括該轉接線的一主要部，該主要部透過該保留部分與該輔助 部電性連接，該第一圖案化導電層還包括一共用電極，該疊層部分包括一橋接元件，該橋接元件透過該保留部分與該共用電極電性連接，該第一圖案化導電層還包括與該閘極連接的一閘極線，該主要部透過該保留部分與該閘極線電性連接。
8. 如請求項7所述的元件陣列基板，其中，該保留部分與該疊層部分的總厚度，與該源極或該汲極的厚度之差，介於200Å至10,000Å之間。
9. 如請求項7所述的元件陣列基板，其中，該轉接線的該主要部的線寬，小於該轉接線的該輔助部的線寬。
10. 如請求項7所述的元件陣列基板，其中，該第三圖案化導電層還包括：與該源極連接的一資料線。
11. 如請求項7所述的元件陣列基板，其中，該橋接元件的線寬，大於該共用電極的線寬。
12. 如請求項7所述的元件陣列基板，其中，該閘極線在一第一方向上延伸，該轉接線在與該第一方向相交的一第二方向上延伸。
13. 如請求項7所述的元件陣列基板，其中，該第三圖案化導電層的材料與該第二圖案化導電層的材料相同。

Images