JPH0235720A - Ｍｏｓ型半導体装置の製造方法 - Google Patents
Ｍｏｓ型半導体装置の製造方法Info
- Publication number
- JPH0235720A JPH0235720A JP18596988A JP18596988A JPH0235720A JP H0235720 A JPH0235720 A JP H0235720A JP 18596988 A JP18596988 A JP 18596988A JP 18596988 A JP18596988 A JP 18596988A JP H0235720 A JPH0235720 A JP H0235720A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- manufacturing
- junction
- heat treatment
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 239000000470 constituent Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 abstract description 20
- 239000010410 layer Substances 0.000 abstract description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 9
- 229910052719 titanium Inorganic materials 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 230000004913 activation Effects 0.000 abstract description 3
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- XMPZLAQHPIBDSO-UHFFFAOYSA-N argon dimer Chemical compound [Ar].[Ar] XMPZLAQHPIBDSO-UHFFFAOYSA-N 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高集積度・高速の半導体集積回路の製造方法に
関するものである。
関するものである。
従来の技術
半導体集積回路の高密度化に伴ってその構成要素である
ＭＯＳトランジスタも縮小化されるが、かかる装置にお
いては深さ方向の縮小化も実施しな（では正常なトラン
ジスタ動作を維持することはできない。そしてこの要請
は高速動作が可能でかつ接合リーク電流の少ないＭＯＳ
トランジスタを構成することと相反する。
ＭＯＳトランジスタも縮小化されるが、かかる装置にお
いては深さ方向の縮小化も実施しな（では正常なトラン
ジスタ動作を維持することはできない。そしてこの要請
は高速動作が可能でかつ接合リーク電流の少ないＭＯＳ
トランジスタを構成することと相反する。
以上の問題を解決するために最近注目されているのがシ
リコンにおける不純物高濃度層の上層に低抵抗な高融点
金属のシリサイド層をシリコン露出頭域に自己整合的に
形成する技術（シリサイド化接合法）である。この方法
においては多（の場合は不純物導入法としイオン注入が
採用される。
リコンにおける不純物高濃度層の上層に低抵抗な高融点
金属のシリサイド層をシリコン露出頭域に自己整合的に
形成する技術（シリサイド化接合法）である。この方法
においては多（の場合は不純物導入法としイオン注入が
採用される。
そして不純物導入とシリサイド層形成に関する時間的前
後関係は以下の大別して３通りの方式が報告されている
。
後関係は以下の大別して３通りの方式が報告されている
。
（１） シリコン基板上に不純物導入を行って後、そ
の上層部にシリサイド層を形成する方法が例えばアイ・
イー・デイ−・エム８２ （１９８２）第７１４頁から
第７１７ （Ｉ ＥＤＭ Ｔｅｃｈ、Ｄｉｇ、。
の上層部にシリサイド層を形成する方法が例えばアイ・
イー・デイ−・エム８２ （１９８２）第７１４頁から
第７１７ （Ｉ ＥＤＭ Ｔｅｃｈ、Ｄｉｇ、。
）（１９８２）ｐｐ７１４−７１７）に報告されている
。
。
（２） シリコン基板上に金属を全面堆積した時点で
不純物注入を行い、次にシリサイド層を形成する方法が
例えばアイ・イー・イー・イー・トランザクション３１
（１９８４）第１３２９頁から第１３３４頁（ＩＥＥ
Ｅ Ｔｒａｎｓ、３１ （１９８４）ｐｐ１３２９−１
３３４）に報告されている。
不純物注入を行い、次にシリサイド層を形成する方法が
例えばアイ・イー・イー・イー・トランザクション３１
（１９８４）第１３２９頁から第１３３４頁（ＩＥＥ
Ｅ Ｔｒａｎｓ、３１ （１９８４）ｐｐ１３２９−１
３３４）に報告されている。
（３） シリコン基板上にシリサイド層を形成した後
、不純物注入を行う方法が例えばブイ・エル・ニス・ア
イ・シンポジウム１．９８６（１９８６年）第４９頁か
ら第５０頁（１９８６Ｓｙｍｐｏｓｉｎｍ ｏｎ Ｖ
Ｌ Ｓ Ｉ Ｔｅｃｈｎｏｌｇｙ Ｄｉｇｅｓｔ ｏ
ｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ （１９８６）
ｐｐ４９−５０）に報告されている。
、不純物注入を行う方法が例えばブイ・エル・ニス・ア
イ・シンポジウム１．９８６（１９８６年）第４９頁か
ら第５０頁（１９８６Ｓｙｍｐｏｓｉｎｍ ｏｎ Ｖ
Ｌ Ｓ Ｉ Ｔｅｃｈｎｏｌｇｙ Ｄｉｇｅｓｔ ｏ
ｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ （１９８６）
ｐｐ４９−５０）に報告されている。
発明が解決しようとする課題
シリサイド化接合法をＭＯＳトランジスタのソース／′
ドレイン領域として、大規模集積回路に適用する限り、
接合深さが浅く維持される必要がある。しかし不純物導
入法としてイオン注入を用いる限り、従来の技術におけ
る３通りのどの方式においても、イオン注入時の不純物
分布よりも浅い接合深さが実現できないことと、さらに
このイオン注入時にシリコン基板側に結晶欠陥を誘発す
るという問題点があった。特に接合深さに関しては、注
入不純物としてＢを用いる場合投影飛程（Ｒ）が太き（
なるので深刻である。
ドレイン領域として、大規模集積回路に適用する限り、
接合深さが浅く維持される必要がある。しかし不純物導
入法としてイオン注入を用いる限り、従来の技術におけ
る３通りのどの方式においても、イオン注入時の不純物
分布よりも浅い接合深さが実現できないことと、さらに
このイオン注入時にシリコン基板側に結晶欠陥を誘発す
るという問題点があった。特に接合深さに関しては、注
入不純物としてＢを用いる場合投影飛程（Ｒ）が太き（
なるので深刻である。
本発明はかかる点に鑑みてなされたもので、実用的な大
規模集積回路製造上の工程を増やすことな（、接合深さ
が浅くかつシリコン基板中の結晶欠陥が少ないシリサイ
ド化接合を形成することを目的としている。
規模集積回路製造上の工程を増やすことな（、接合深さ
が浅くかつシリコン基板中の結晶欠陥が少ないシリサイ
ド化接合を形成することを目的としている。
課題を解決するための手段
本発明は、シリコン基板上の金属シリサイド膜により被
膜されたｐｎ接合を形成するに際し、前記シリコン基板
上に不純物となる原子を構成要素として含む分子ガスと
希ガスの混合ガス中（前記金属シリサイド膜の主成分で
ある）で金属をスパッタ堆積した後、熱処理を行うこと
によりシリサイド化接合を自己整合的に形成することを
特徴とする半導体装置の製造方法である。
膜されたｐｎ接合を形成するに際し、前記シリコン基板
上に不純物となる原子を構成要素として含む分子ガスと
希ガスの混合ガス中（前記金属シリサイド膜の主成分で
ある）で金属をスパッタ堆積した後、熱処理を行うこと
によりシリサイド化接合を自己整合的に形成することを
特徴とする半導体装置の製造方法である。
作 用
本発明は上記した方法により、不純物導入時の接合深さ
が極めて浅くかつシリコン基板中に発生する結晶欠陥密
度が少ないシリサイド化接合を得ることができる。
が極めて浅くかつシリコン基板中に発生する結晶欠陥密
度が少ないシリサイド化接合を得ることができる。
実 施 例
第１図（ａ）〜（ｄ）は本発明の一実施例のシリサイド
化接合を形成する工程断面図である。第１図において、
１は面方位（１００）のシリコン基板、２は素子間分離
用に形成された酸化膜である。このシリコン基板１表面
の自然酸化膜を除去するために弗酸水溶液により湿式処
理を行った後、さらにシリコン基板１の活性面を露出さ
せるためアルゴンイオンによるスパッタクリーニングを
行った。
化接合を形成する工程断面図である。第１図において、
１は面方位（１００）のシリコン基板、２は素子間分離
用に形成された酸化膜である。このシリコン基板１表面
の自然酸化膜を除去するために弗酸水溶液により湿式処
理を行った後、さらにシリコン基板１の活性面を露出さ
せるためアルゴンイオンによるスパッタクリーニングを
行った。
この時のスパッタ条件はＳ ｉ Ｏ２膜が約７ｎｍスパ
ッタリングされる条件である（第１図（ａ））。
ッタリングされる条件である（第１図（ａ））。
この直後同一真空槽内においてシリコン基板１全面にチ
タン被膜３をＤＣマグネトロンスパッタ法により３５〜
５０ｎｍ堆積するが、導入ガスとしては通常の希ガス（
アルゴン）を主体にしたうえでｐ＋拡散層を形成しよう
とする場合はジボランを、ｎ＋拡散層を形成しようとす
る場合はアルシンを混入させる。必要に応じてこのチタ
ン被膜３のスパッタ堆積時にシリコン基板１側にＲＰ′
：Ｗ、力を自己バイアス電圧が−０，３〜−０，７ＫＶ
の範囲で印加することにより、チタン被膜３とシリコン
基板１の極表面に不純物（ｐ＋拡散層の場合はホウ素、
ｎ＋拡散層の場合はヒ素）を導入することができる（第
２図（ｂ））。
タン被膜３をＤＣマグネトロンスパッタ法により３５〜
５０ｎｍ堆積するが、導入ガスとしては通常の希ガス（
アルゴン）を主体にしたうえでｐ＋拡散層を形成しよう
とする場合はジボランを、ｎ＋拡散層を形成しようとす
る場合はアルシンを混入させる。必要に応じてこのチタ
ン被膜３のスパッタ堆積時にシリコン基板１側にＲＰ′
：Ｗ、力を自己バイアス電圧が−０，３〜−０，７ＫＶ
の範囲で印加することにより、チタン被膜３とシリコン
基板１の極表面に不純物（ｐ＋拡散層の場合はホウ素、
ｎ＋拡散層の場合はヒ素）を導入することができる（第
２図（ｂ））。
次に窒素ガス導入が可能なランプアニーラ−により、６
００〜６５０℃の温度範囲で６０秒間以内の熱処理をし
、シリコン基板１上のチタン被膜３のシリサイド化を行
う。Ｈ２ＳＯ４＋Ｈ２０□液により形成された窒化チタ
ン及び未反応チタンを選択的に除去したところ、チタン
シリサイドの素子間分離用酸化膜２の上への這い上がり
（横方向成長）がなく、シリコン上にのみチタンシリサ
イド層４が形成された（第１図（Ｃ））。さらにチタン
シリサイド層４を安定な結晶構造とするため窒素雰囲気
中において７５０〜８５０℃の温度範囲で再びランプア
ニールを行った（第１図（Ｃ）〉。
００〜６５０℃の温度範囲で６０秒間以内の熱処理をし
、シリコン基板１上のチタン被膜３のシリサイド化を行
う。Ｈ２ＳＯ４＋Ｈ２０□液により形成された窒化チタ
ン及び未反応チタンを選択的に除去したところ、チタン
シリサイドの素子間分離用酸化膜２の上への這い上がり
（横方向成長）がなく、シリコン上にのみチタンシリサ
イド層４が形成された（第１図（Ｃ））。さらにチタン
シリサイド層４を安定な結晶構造とするため窒素雰囲気
中において７５０〜８５０℃の温度範囲で再びランプア
ニールを行った（第１図（Ｃ）〉。
更にＣＶＤ法により層間絶縁膜６を堆積し、導入不純物
の活性化と層間絶縁膜６の稠密平坦化のため電気炉によ
り９００℃、３０分間の熱処理を行った（第１図（ｄ）
）。この熱処理により、第１図すのチタン被ｎｌｌ ３
堆積時に導入された不純物はジノコン基板１の表面近傍
にて活性化されｐｎ接合面５を形成する。このときの接
合深さＸはヒ素拡散によるｎ”／ｐ接合で０．１μｍ以
下とすることができる。なお、活性化熱処理においても
ランプアニールを用いるとすればホウ素拡散によるｐ”
／ｎ接合においても０．１μｍ以下の接合深さを実現す
ることができる。
の活性化と層間絶縁膜６の稠密平坦化のため電気炉によ
り９００℃、３０分間の熱処理を行った（第１図（ｄ）
）。この熱処理により、第１図すのチタン被ｎｌｌ ３
堆積時に導入された不純物はジノコン基板１の表面近傍
にて活性化されｐｎ接合面５を形成する。このときの接
合深さＸはヒ素拡散によるｎ”／ｐ接合で０．１μｍ以
下とすることができる。なお、活性化熱処理においても
ランプアニールを用いるとすればホウ素拡散によるｐ”
／ｎ接合においても０．１μｍ以下の接合深さを実現す
ることができる。
更に上記実施例においては、不純物導入時の加速エネル
ギーは０ 、７ ｋｅＶ以下となるので従来のイオン注
入法による場合と比べて極めて低くなっている。故に不
純物導入時に発生するシリコン基板１の結晶欠陥密度、
その活性化熱処理時における導入不純物の増速拡散と２
次欠陥の誘発を格段に抑制することが可能になる。
ギーは０ 、７ ｋｅＶ以下となるので従来のイオン注
入法による場合と比べて極めて低くなっている。故に不
純物導入時に発生するシリコン基板１の結晶欠陥密度、
その活性化熱処理時における導入不純物の増速拡散と２
次欠陥の誘発を格段に抑制することが可能になる。
発明の効果
以上本発明は半導体装置の高集積化・高速化に伴い、微
細ＭＯＳトランジスタのソース／ドレイン等浅い拡散層
上に自己整合的にシリサイド層を裏打ちした構造のシリ
サイド化接合を形成するに際し、極めて浅い接合深さ及
びシリコン基板中の低い結晶欠陥密度の実現を可能にす
るものであり、超微細な半導体装置の製造に大きく寄与
するものである。
細ＭＯＳトランジスタのソース／ドレイン等浅い拡散層
上に自己整合的にシリサイド層を裏打ちした構造のシリ
サイド化接合を形成するに際し、極めて浅い接合深さ及
びシリコン基板中の低い結晶欠陥密度の実現を可能にす
るものであり、超微細な半導体装置の製造に大きく寄与
するものである。
第１図は本発明の一実施例における半導体装置の製造方
法を説明するための工程断面図である。 １・・・・・・シリコン基板、２・・・・・・素子間分
離用酸化膜、３・・・・・・ドーパント混入チタン被膜
、４・・・・・・チタンシリサイド膜、５・・・・・・
ｐｎ接合面、６・・・・・・層間絶縁膜。
法を説明するための工程断面図である。 １・・・・・・シリコン基板、２・・・・・・素子間分
離用酸化膜、３・・・・・・ドーパント混入チタン被膜
、４・・・・・・チタンシリサイド膜、５・・・・・・
ｐｎ接合面、６・・・・・・層間絶縁膜。
Claims (5)
- （１）シリコン基板上に金属シリサイド膜により被覆さ
れたｐｎ接合を形成するに際し、前記シリコン基板上に
ドーパントとなる原子を構成要素として含む分子ガスと
希ガスの混合ガス中で金属をスパッタ堆積した後、熱処
理を行うことにより、シリサイド化接合を自己整合的に
形成することを特徴とする半導体装置の製造方法。 - （２）上記のｎ＾＋拡散ドーパントとしてヒ素を用いる
ことを特徴とする特許請求の範囲第１項記載の半導体装
置の製造方法。 - （３）ｐ＾＋拡散層ドーパントとしてホウ素を用いるこ
とを特徴とする特許請求の範囲第１項または第２項記載
の半導体装置の製造方法。 - （４）ＭＯＳトランジスタのソース／ドレイン領域を形
成するに際し、特許請求の範囲第１項記載の製造方法に
より形成することを特徴とする半導体装置の製造方法。 - （５）半導体集積回路を製造するに際し、その構成要素
の一部を特許請求の範囲第１項記載の製造方法により形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18596988A JPH0235720A (ja) | 1988-07-26 | 1988-07-26 | Ｍｏｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18596988A JPH0235720A (ja) | 1988-07-26 | 1988-07-26 | Ｍｏｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0235720A true JPH0235720A (ja) | 1990-02-06 |
Family
ID=16180045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18596988A Pending JPH0235720A (ja) | 1988-07-26 | 1988-07-26 | Ｍｏｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0235720A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219928A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH04226025A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 |
| JPH05102075A (ja) * | 1991-03-29 | 1993-04-23 | Applied Materials Inc | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS618916A (ja) * | 1984-06-21 | 1986-01-16 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | ド−プ領域の形成方法 |
-
1988
- 1988-07-26 JP JP18596988A patent/JPH0235720A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713760A (en) * | 1980-06-30 | 1982-01-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS618916A (ja) * | 1984-06-21 | 1986-01-16 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | ド−プ領域の形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04226025A (ja) * | 1990-04-16 | 1992-08-14 | Applied Materials Inc | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 |
| JPH04219928A (ja) * | 1990-12-20 | 1992-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH05102075A (ja) * | 1991-03-29 | 1993-04-23 | Applied Materials Inc | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819240B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| JP3285934B2 (ja) | 半導体装置の製造方法 | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0620116B2 (ja) | ゲート電極およびｃｍｏｓ集積回路の製造方法 | |
| KR0148684B1 (ko) | 반도체 디바이스의 제조방법 | |
| JP3149414B2 (ja) | 浅い接合部を有する半導体デバイスを製作する方法 | |
| JPH0878361A (ja) | 半導体装置の製造方法 | |
| JPH0235720A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPH10199829A (ja) | 半導体装置の製造方法 | |
| JPH01160010A (ja) | 半導体装置の製造方法 | |
| JPS60113472A (ja) | 半導体装置の製造方法 | |
| JPH04219928A (ja) | 半導体装置の製造方法 | |
| JPH06132243A (ja) | 半導体素子の製造方法 | |
| JPS6226573B2 (ja) | ||
| JPS63227018A (ja) | 半導体装置の製造方法 | |
| JPH0831598B2 (ja) | 半導体装置の製造方法 | |
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JP2003031522A (ja) | 半導体素子の製造方法 | |
| JP2582337B2 (ja) | 浅い接合のソース／ドレーン領域とシリサイドを有するｍｏｓトランジスタの製造方法 | |
| JPS63240017A (ja) | 半導体装置の製造方法 | |
| JP3058956B2 (ja) | 半導体装置およびその製造方法 | |
| RU2149481C1 (ru) | Способ создания структуры - кремний на изоляторе для сбис (варианты) | |
| JPH06177067A (ja) | 半導体集積回路装置の製造方法 |