JPH02301208A - 利得調整回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、利得調整回路、特にアナログ信号振幅とデジ
タルデータの乗算、あるいはデジタル−アナログ変換等
のために用いられる利得調整回路に関する。

［従来の技術］ 第２図は、特開昭６３−１０２５０６号公報に示されて
いる従来のデジタル利得制御回路で、信号Ｋ　（１）？
、ｔ２Ｒラダー抵抗器（３）　と帰還増幅器を形成して
いる第１の演算増幅器（２）の反転入力端子に第１の抵
抗器（４）を介して接続されている。演算増幅器（２）
の出力は、抵抗器（５）を介して加算用の第２の演算増
幅器（８）の反転入力端子に加えられる。２Ｒラダー抵
抗器（３）は乗算用電流源を作り出すための装置である
。第１の演算増幅器（２）の帰還用の第１の抵抗器（４
）は電流−電圧変換動作をする。信号源（１）の電圧を
第２の演算増幅器（８）の帰還抵抗器（７）で電流加算
させるための帰還抵抗器（６）は信号源（１）と第２の
演算増幅器（８）の反転入力端子との間に接続されてい
る。信号源（１）の電圧と演算増幅器（２）の出力電圧
を加算している帰還抵抗器（７）は回路の安定度を得る
ための位相補正用コンデンサ（９）と並列接続されてい
る。

帰還増幅器（２）の帰還抵抗となっている２Ｒラダー抵
抗器（３）に流れる電流は、第１の演算増幅器（２）の
反転入力端子が仮想接地となっているため、２Ｒラダー
抵抗器（３）は半導体スイッチ（１０）の切換え状態に
かかわらずＧＮＤ電位（Ｏｖ）になっており、等価的に
２Ｒラダー抵抗器（３）が同一点へ接続されている場合
と同じである。従って、第１の演算増幅器（２）の出力
電圧をｅｏとすると、２Ｒ抵抗器の結合点からＧＮＤ側
を見た等価抵抗値はＲとなるので、コントロール点Ｄ７
での２Ｒ抵抗器（３）に流れる電流は（ｅｏ／２Ｒ）と
なり、Ｄ６、Ｄ５、　・・・　　、Ｄｏに流れる電流は
それぞれ１／２となる。従って、Ｄｋでの２Ｒ抵抗器（
３）に流れる電流はＩｔ　−（ｅｏ　／Ｒ）（１／２）
”−にとなる。故に、説明を簡単にするためにＤｋでの
２Ｒ抵抗器（３）のみが第１の演算抵抗器（２）の反転
入力端子へ接続された場合を考え、信号源電圧をＶＩＮ
、各抵抗器（４）、（５）、（６）、（７）の抵抗値を
それぞれＲ４、Ｒ５、Ｒ６、Ｒ７、とすると、（ＶＩＮ
　　Ｏ）−Ｒ４Ｉｔより ｅｏ　＝　　（２）　８−ｋ　（Ｒ／Ｒ４）ＶＩＮとな
る。但し、半導体スイッチ（１０）が２Ｒ抵抗器（３）
に流れる電流すべてをＧＮＤ側へ流す状態（Ｄ　ｏ〜Ｄ
７＝０）では第１の演算増幅器（２）は負帰還増幅器を
形成されず、開ループ状態となるので、 ｅｏ　＝　　ＡＯＶＩＮ　（ＡＯ；　　第１の演算増幅
器（２）の開ループ利得） となる。一方、信号源電圧ＶＩＮは帰還抵抗器（６）を
介して第２の演算増幅器（８）の反転入力へ印加される
から、その出力は Ｖｏｕｔ　＝−［（Ｒｙ　／Ｒ６） （２）”　　（Ｒ／Ｒ４）（Ｒ７／Ｒ５）］　ＶＩＮと
なる。さらに任意のコントロールデータでは、（Ｒ／Ｒ
４）（Ｒｔ　／Ｒ５）　＝（Ｒｔ　／Ｒｓ　）、ＩＸＶ
、Ｎ となる。Ｒ５−Ｒ，−Ｒとし、さらにＲ４−Ｒとした場
合、 Ｘ　（Ｒ７／Ｒ）　ＶＩＮ となる。そして、Ｄ０〜Ｄ７−１、θ〜０の場合は、 Ｖｏｕｔ　＝　（２’　　１）　　（Ｒ７／Ｒ）　ＶＩ
Ｎ。

また、Ｄｏ　−Ｄ？　−１〜１の場合は、Ｖｏｕｔ　−
［２８（２’−１）］　ＶＩＮとなる。

［発明が解決しようとする課題］ 従来の利得調整回路は、以上のように構成されていたの
で、 Ｘ　（ＲＲ７／Ｒ４Ｒ５）　　Ｒ７／Ｒ６１・ＶＩＮか
ら理解できるように、利得パラメータＲＲ７／Ｒ４Ｒ，
に２Ｒラダー抵抗器の抵抗値Ｒが含まれている。

このＲ値は、半導体スイッチのオン抵抗値とラダー抵抗
器の抵抗値からなっているので、半導体スイッチのオン
抵抗値のバラツキや非線形性、温度特性などを改善し、
一定のものに選別する必要があり、また、２Ｒラダー抵
抗器の抵抗器に高性能のものを使用しなければならない
等の問題があった。

この発明は、かかる問題点を解決することを課題として
なされたもので、演算増幅器の帰還抵抗器のみで利得調
整を可能にすると共に、安価な半導体スイッチと安価な
２Ｒラダー抵抗器とで構成できるデジタル式利得調整回
路を得ることを目的とするものである。

［課題を解決するための手段］ この発明に係る利得調整回路は、２Ｒラダー抵抗器の各
出力電流路を、２つの直接接続された演算増幅器のそれ
ぞれの反転入力端子に接続することを特徴とする。

［作用］ この発明による利得調整回路によれば、２Ｒラダーから
の相補的（合計が一定）関係にある２つの出力電流路電
流が、第１の帰還抵抗器により反転入力端子へ電圧変換
されているため、反転入力端子は仮想接地になり、入力
電圧と第１の演算増幅器の反転入力端子へ接続された第
１の帰還抵抗器両端電圧の合計と、出力電圧と第２の演
算増幅器の反転入力端子へ接続されている第２の帰還抵
抗器の両端電圧の合計が同一となる。そのため、２Ｒラ
ダー抵抗器の要素は相殺され、帰還用の抵抗器のみで利
得調整が可能となる。

［実施例］ 次に、第１図に示す一実施例に基づいてこの発明をさら
に詳細に説明する。

第１図において、信号［（１）には、第１の抵抗器（４
）を介して２Ｒラダー抵抗器（３）の一方の出力電流路
と第１の演算増幅器（２）の反転入力端子とが接続され
て、負帰還増幅器が形成されている。

２Ｒラダー抵抗器（３）は、デジタル制御データにより
出力点が半導体スイッチ（１０）によって切換えられる
もので、その第２の出力電流路は、第２の演算増幅器（
８）の反転入力端子に接続されている。この第２の演算
増幅器（８）は、第２の抵抗器（５）を介して第１の演
算増幅器（２）と直列に接続され、両抵抗器（４）と（
５）はそれぞれ、２Ｒラダー抵抗器（３）の電流を電圧
に変換する。

ここで、第２の演算増幅器（８）は、２Ｒラダー抵抗器
（３）と第２の抵抗器（５）と共に負帰還増幅器を形成
している。また、（９）は回路の安定度を得るための位
相補正用コンデンサである。

２Ｒラダー抵抗器（３）の２Ｒ抵抗器は第１の演算増幅
器（２）と第２の演算増幅器（８）の仮想接地となって
いる反転入力端子へ接続されているため、第１の演算増
幅器（２）の出力電圧をｅＩ　””　”　ＯＵＴ　、第
２の演算増幅器（８）の出力電圧をｅ、）とすると、従
来回路の説明と同様、２Ｒ抵抗器は半導体スイッチ（１
０）の状態にかかわらず同電位（Ｏｖ）に接続されてい
るから、２Ｒ抵抗器に流れる電流は各点Ｄ７〜Ｄ０でそ
れぞれ（ｅｏ／Ｒ）（１／２）、　−、（ｅｏ／Ｒ）（
１／２）’となり、Ｄｋでの２Ｒ抵抗器のみが第１の演
算増幅器（２）の反転入力端子に接続された場合の出力
電圧ｅ０は、ＶＩＮ−−Ｒ４■、より、 ｅｏ　”　　　（Ｒ／Ｒ４）　　（２）’−’　ＶＩＮ
となり、任意の制御データでは、 Ｘ、Ｖ、Ｎ となり、同様に、 ｅｏｌ”　　Ｒ６１１″ ””　　　Ｒ５［１（１／　２）　　８−’　　コ　　
（ｅｏ／Ｒ）より、 ｅ　ｏ　””　　　（Ｒ／　Ｒｓ　） ［１／　（１−（１／２）’−ｋ）］　　ｅｏ＋となり
、任意の制御データでは、 Ｘ　（Ｒ／　Ｒｓ　）　ｅ　ｏｒ となる。従って、ｅｏｌ””ＶＯｕＴとＶＩＮとの関係
は両式より、 Ｘ　（Ｒ／Ｒｓ　）　ｅｏｌ となるから、 ｌｏ　　（Ｌ）ｏｒす、Ｚ＋−・・十υ７Ｚ’ノＸ　　
（Ｒ５／Ｒ４）　　ＶＩＮ Ｄｏ　＋Ｉ）、　　２＋・・・＋Ｄ７２７Ｘ　　（Ｒ５
／Ｒ４）　　ＶＩＮ となる。

従って、Ｄｏ＝Ｄ７−１．０〜０の場合、ｅｏ＋＝　（
２’　　１）（Ｒ５／Ｒ４）ＶＩＮ″：　２８　（Ｒｓ
　／Ｒ４）ＶＩＮ また、Ｄ０〜Ｄ７−１〜１の場合、 ｅｏ＋−（１／　（２８１））　　（Ｒ５／Ｒ４）ＶＩ
Ｎ”＝　　１／２”　　（Ｒ５／Ｒ４）ＶＩＮ２Ｒ抵抗
器の反転入力への接続を逆にすると、Ｘ　（Ｒ５／Ｒ４
）　ＶＩＮ となり、各データでは、 Ｄ０〜Ｄ７−θ〜０の場合、 ｅｏ＋Ｗ　（１／　（２”　　　１）　ｌ　　（Ｒｓ　
／Ｒａ　）　ＶＩＮＤ０〜Ｄ７−０．１〜１の場合、 ｅｏ＋−２’　　（Ｒｓ　／Ｒ４）　ＶＩＮ従って、こ
の発明による利得調整回路によれば、いずれの極性にお
いても、２Ｒラダー抵抗器（３）の抵抗値Ｒが含まれず
、外付けの第１の抵抗器Ｒ４（４）と第２の抵抗器Ｒ６
（５）のみで、利得調整抵抗を形成できる。

このように本発明によれば、第１の演算増幅器（２）の
出力電圧ｅｏＩすなわち回路の出力Ｖ。ＬＩＴには２Ｒ
ラダー抵抗器（３）の抵抗値因子を含まず、第１の抵抗
器（４）と第２の抵抗器（５）のみが利得パラメータと
なるので、この両抵抗のみで利得調整が可能となり、半
導体スイッチや２Ｒラダー抵抗器（３）を高価なものと
する必要がなくなる。

なお、上記の実施例においては、デジタル式の利得調整
回路について説明したが、信号源電圧を直流電圧とした
デジタル−アナログ変換回路に適用することもできる。

［発明の効果］ この発明は以上説明したとおり、第１の抵抗器と第２の
抵抗器との外付けの２本の抵抗器のみで利得調整が可能
となり、高精度の半導体スイッチや抵抗器を用意する必
要がなくなり、安価に回路を形成でき、また精度の高い
利得調整ができる効果がある。

【図面の簡単な説明】 第１図はこの発明の一実施例による利得調整回路の回路
図、第２図は従来の利得調整回路の回路図である。 図において、（１）は信号源、（２）は第１の演算増幅
器、（３）は２Ｒラダー抵抗器、（４）は第１の抵抗器
、（５）は第２の抵抗器、（６）は帰還抵抗器、（７）
は帰還抵抗器、（８）は第２の演算増幅器、（９）は位
相補正用コンデンサ、（１０）は半導体スイッチである
。 なお、図中、同一符号は、同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 　入力電流路に接続され順次抵抗値が２Ｒとなる経路に
   分岐する複数の抵抗と、この順次分岐された経路を２つ
   の出力電流路のいずれかに接続する複数の半導体スイッ
   チとを含み、半導体スイッチへ入力される信号に応じて
   入力電流路から２つの出力電流路へ至る抵抗値の比が変
   更される２Ｒラダー抵抗器と、 仮想接地となっている反転入力端子が第１の抵抗器を介
   し、信号源に接続され、出力端子が信号出力端に接続さ
   れた第１の演算増幅器と、 仮想接地となっている反転入力端子が第２の抵抗器を介
   し、第１の演算増幅器の出力端子に接続された第２の演
   算増幅器とを有し、 上記２Ｒラダー抵抗器の入力電流路を第２の演算増幅器
   の出力端子に接続し、上記２Ｒラダー抵抗器の２つの出
   力電流路を第１の演算増幅器の反転入力端子と第２の演
   算増幅器の反転入力端子とにそれぞれ接続することを特
   徴とする利得調整回路。