JP2538708B2 - 可変利得増幅器 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は可変利得増幅器に関し、特に制御電圧に対し
て指数関数的に電圧利得が変化する可変利得増幅回路に
関する。

〔従来の技術〕

従来の可変利得増幅回路の一例を第２図に、その具体
的回路例を第３図に示す。

第２図において、本回路は、電流出力型差動回路A₁,A
₂と、抵抗R₁,R₂と、入力端子ｄと、出力端子ｂと、定電
源電圧V₁,V₂と、制御電圧源V_cと、定電流源I₀と、制御
回路10とを含み、構成される。第３図において、トラン
ジスタQ₁〜Q₁₅,抵抗R₁,R₂,定電流源I₀,定電圧源V₁,V₂,
制御電圧源V_cが示されている。ここで、トランジスタQ₁
〜Q₅と定電流源I₀,I₃とは、第２図の電流出力型差動回
路A₁構成し、トランジスタQ₈〜Q₂₅と定電流源I₀とは、
第２図の電流出力型差動回路A₂を構成する。また、トラ
ンジスタQ₆,Q₇,定電流源I₀,定電圧源V₂,制御電圧源C_cに
て制御回路10を構成する。但し、トランジスタQ₁は、ト
ランジスタQ₄,Q₈のペース電流による誤差を少なくする
為、バッファとして入れてある。

次に、第２図により従来回路の動作を簡単に説明す
る。ここで、差動回路A₁,A₂の入力インピーダンスは充
分高いものとする。

今、入力端子ｄに入力信号v_iが印加された時、出力端
子ｂでの出力端子v_oは次式で求められる。

まず、差動回路A₁の入出力特性を求めると、次式とな
る。

v_C＝v_I＋ｉ・R₁ …… ｉ＝−g_m1・v_c …… 前記，式より、次式が得られる。

v_c＝v_i/（１＋g_m1・R₁） …… 次に、差動回路A₂の出力電流i_oは、次式となる。

i_o＝g_m2・v_c ゆえに、v_c＝g_m2・v_c・R_d …… 以上前記，式より、従来回路の電圧利得は、次式
として得られる。

ここで、v_i;d点での入力信号電圧,v_C;c点での出力信
号電圧,v_c;b点での出力信号電圧,i;差動回路A₁の交流出
力電流,i_o;差動回路A₂の交流出力電流,g_m1;差動回路A₁
の相互コンダクタンス,g_m2;差動回路A₂の相互コンダク
タンス。

ここで、電圧利得A_vの制御を、差動回路A₁,A₂の相互
コンダクタンスg_m1,g_m2の制御で行う。

次に、相互コンダクタンスg_m1,g_m2の制御について説
明する。

差動回路A₁,A₂の相互コンダクタンスg_m1,g_m2は、次式
により求まる。

ここで、相互コンダクタンスg_mの制御は、第１図の電
流I₁,I₂で行う。従って、次式が得られる。

また、前記，式より、次式となる。

前記，式より次式が得られる。

ここで、I₁;トランジスタQ₆のコレクタ電流,I₂;トラ
ンジスタQ₇のコレクタ電流,V₂;定電圧源,V_c;制御電圧
源。

ここで、g_m1・R₁≫１という条件を満たす時、前記
式及び前記式より、次式が得られる。

このように、従来の電圧制御型増幅器の場合、使用条
件が常にg_m1・R₁≫１の条件を満たす時のみ、制御電圧V
_Cに対して電圧利得A_Vが指数関数的に制御出来る。

〔発明が解決しようとする課題〕

前述した従来の可変利得増幅器の場合、単純に増幅器
の電圧利得が相互コンダクタンスの比で決まらず、特に
電圧利得が大きくなった時、即ち〔g_m1・R₁〕の値が小
さくなり、〔g_m1・R₁＋１≒g_m1・R₁〕という近似が出来
なくなった時、誤差成分が支配的となり、制御特性が、
設定した指数関数特性よりずれるという欠点がある。

本発明の目的は、前記欠点が解決され、制御特性が、
設定した指数関数特性に沿うようにした可変利得増幅器
を提供することにある。

〔課題を解決するための手段〕

本発明の構成は、第1,第２の抵抗と、電流出力型の第
1,第２の差動回路と、電圧出力型加算器と、利得制御手
段とを備え、前記第１の抵抗の一端を、前記第１の差動
回路の出力及び反転入力と、前記第２の差動回路の非反
転入力とに接続し、前記第１の差動回路の非反転入力と
前記第２の差動回路の反転入力とを定電位源に接続し、
前記第２の差動回路の出力に第２の抵抗を接続してなる
並列接続差動増幅器を設け、前記第１及び第２の差動回
路の相互コンダクタンスを相補的に制御するように前記
利得制御手段を設けた可変利得増幅回路において、第１
の入力を入力端子に接続し、かつ出力を前記第１の抵抗
の他端に接続し、かつ第２の入力を前記第１の差動回路
の出力に接続してなる２入力の電圧出力型加算器を設け
たことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の可変利得増幅器を示すブ
ロック図である。第１図において、本実施例の可変利得
増幅器は、電流出力型差動回路A₁,A₂と、電圧出力型加
算器A₃と、抵抗R₁,R₂と、入力端子ａと、出力端子ｂ
と、制御回路10と、定電圧V₁,V₂と、可変の制御電圧源V
_cとを備えている。

第１図において、第２図と同一記号，同一番号の素子
は同一素子を示す。

本実施例において、第２図の従来回路と同様に差動回
路A₁,A₂,抵抗R₁,R₂等で構成されるが、入力回路に加算
器A₃を付加している点が従来と異なる。この加算器A₃の
入力インピーダンスは充分高いものとする。また、相互
コンダクタンスの制御は、従来回路と同様に、制御回路
10、制御電圧源V_C,定電圧源X₂,定電流源I₀にて行う。

次に第１図に示した本実施例の可変利得増幅器の動作
を説明する。但し、電圧利得の制御方法は、従来回路と
同様なので省略する。

入力端子ａに入力信号電圧v_iが印加された時、出力端
子ｂでの出力信号電圧v_oは次式により求められる。

まず、ｃ点における電圧は次式により求まる。

v_c＝（v_i＋v_c）＋iR₁ …… ｉ＝−g_m1・v_c …… 前記，式より、次式とたる。

v_c＝v_i/g_m1・R_z …… 次に差動回路A₂の出力電流は、i_o＝g_m2v_cであるの
で、次式となる。

v₀＝g_m2v_c・R₂ …… 以上前記，式より、本実施例の電圧利得は、次式
となる。

ここで、従来回路と同様の制御方法より、前記式・
前記式より、次式が得られる。

このように、常に制御電圧に対して、電圧利得A_Vが指
数関数に変化する電圧制御型増幅器を得ることが出来
る。

本実施例では、第２の差動回路の出力を負荷抵抗に接
続して電圧をとりだし、第１および第２の差動回路A₁,A
₂の相互コンダクタンスを制御し，電圧利得を可変して
いる。

〔発明の効果〕

以上説明したように、本発明は、入力回路に加算器を
有することにより、制御電圧に対する電圧利得変化が、
常に所要の指数関数で制御出来るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の可変利得増幅器のブロック
図、第２図は従来の可変利得増幅器のブロック図、第３
図は第２図の従来回路の具体的回路図である。 A₁,A₂……差動回路,A₃……加算器,R₁,R₂……抵抗,a,d…
…入力端子,b……出力端子,Q₁〜Q₁₅……トランジスタ,I
₀,I₃……定電流回路,V₁,V₂……定電圧回路,V_C……制御
電圧源。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第1,第２の抵抗と、電流出力型の第1,第２
   の差動回路と、電圧出力型加算器と、利得制御手段とを
   備え、前記第１の抵抗の一端を、前記第１の差動回路の
   出力及び反転入力と、前記第２の差動回路の非反転入力
   とに接続し、前記第１の差動回路の非反転入力と前記第
   ２の差動回路の反転入力とを定電位源に接続し、前記第
   ２の差動回路の出力に第２の抵抗を接続してなる並列接
   続差動増幅器を設け、前記第１及び第２の差動回路の相
   互コンダクタンスを相補的に制御するように前記利得制
   御手段を設けた可変利得増幅回路において、第１の入力
   を入力端子に接続し、かつ出力を前記第１の抵抗の他端
   に接続し、かつ第２の入力を前記第１の差動回路の出力
   に接続してなる２入力の電圧出力型加算器を設けたこと
   を特徴とする可変利得増幅器。