JPH0630426B2 - 利得可変回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に利得可変回路に関し、特にＭＯＳ集積回路上に
構成されるＡＧＣ（自動利得制御回路）等に用いられ、
高精度、低歪の利得可変回路を実現するものである。

〔従来の技術〕

従来この種の利得可変回路は、第３図に示す様に、入力
端子１が非反転入力端＋に接続した演算増幅器Ａ_ｂの出
力端と反転入力端−との間および非反転入力端−と接地
との間にそれぞれ抵抗Ｒ_ｂおよびＲ_ｅが接続された。帰
還形増幅回路の抵抗Ｒ_ｂとＲ_ｅのの抵抗値を可変するこ
とにより利得を可変していた。出力端子２は演算増幅器
Ａ_ｂの出力端に接続されている。

第３図に示す帰還形増幅回路の利得（Ｇ）は次式の様に
なる。

第３図では２つの抵抗Ｒ_ｂ，Ｒ_ｃの各抵抗値ｒ_ｂ，ｒ_ｃ
を可変する様になっているが必ずしもそうする必要はな
く、どちらか一方を可変しても良い。

又、集積回路上で可変利得回路を実現しようとする場
合、半導体チップ上に可変抵抗器を実現することが困難
であるので、第４図に示す様に、演算増幅器Ａ_ｃの出力
端と反転入力端−との間に抵抗Ｒｄを挿入するととも
に、反転入力端−と接地との間にそれぞれ抵抗値ｒ_e1…
ｒ_enの異なる抵抗Ｒ_e1…Ｒ_enとスイッチＳ_g1…Ｓ_gnとの
直列回路を多数設け、スイッチＳ_g1…Ｓ_gnを選択的に投
入することにより抵抗ｒ_e1…ｒ_enを切り替えて利得を可
変する方法が用いられている。例えば、第４図におい
て、スイッチＳ_g1がオン状態で他のスイッチがオフであ
れば第４図の利得可変回路の利得Ｇは となる。従ってスイッチＳ_g1…Ｓ_gnを制御することによ
り、抵抗とスイッチとの直列回路をｎ個並列に設けた場
合には、（２^ｎ−１）種類の利得を得ることが出来る。

〔発明が解決しようとする問題点〕

ところが、第４図に示した従来の集積回路に形成される
利得可変回路はスイッチＳ_g1…Ｓ_gnのオン抵抗値により
利得の誤差が発生する。又、集積回路でのスイッチは機
械的なスイッチではなくトランジスタを用いたアナログ
スイッチであるので、一般的にこのアナログスイッチの
オン抵抗はアナログスイッチの両端に加わる電圧により
変動するため、利得可変回路の出力波形に歪が発生する
という欠点があった。

〔問題点を解決するための手段〕

本発明の利得可変回路は、入力信号を増幅して出力する
演算増幅器と、この演算増幅器の出力端と反転入力端と
の間に接続された帰還抵抗と、この演算増幅器の反転入
力端と接地端との間に並列に接続された複数の帰還量設
定回路とを有し、各帰還量設定回路はそれぞれ抵抗とこ
の抵抗を選択的に接地するための演算増幅器とアナログ
スイッチとを含んで構成されるスイッチ回路との直列接
続を有している。

〔実施例〕

次に、本発明について図面を参照してより詳細に説明す
る。

第１図は本発明の一実施例の回路図である。入力端子１
は演算増幅器Ａｆの非反転入力端＋に接続され、出力端
子２は同じく演算増幅器Ａ_ｆの出力端に接続されてい
る。演算増幅器Ａ_ｆの出力端と反転入力端−との間には
帰還抵抗Ｒ_ｆが接続されている。更に演算増幅器Ａ_ｆの
反転入力端−には帰還量設定用の抵抗Ｒ_１…Ｒ_ｎの各一
端が接続される。抵抗Ｒ_１…Ｒ_ｎの各他端はそれぞれ演
算増幅器Ａ_１〜Ａ_ｎの反転入力端−に接続されている。
各演算増幅器Ａ_１〜Ａ_ｎの反転入力端−と出力端との間
にはそれぞれアナログスイッチＳ_１〜Ｓ_ｎが接続されて
おり、非反転入力端＋は正電源Ｖ^＋と接地とに切り換え
て接続する切換スイッチＳ_e1〜Ｓ_enに接続されている。

本利得可変回路はアナログスイッチＳ_１〜Ｓ_ｎ及び切り
換えスイッチＳ_e1〜Ｓ_enにより、選択された抵抗Ｒ_１〜
Ｒ_ｎが接地されて利得の可変を行うが、ここで１つの演
算増幅器Ａ_ｎに接続された２つのスイッチＳ_ＮとＳ
_eN（Ｎ＝１，２，３……，ｎ）は同時に動作し、一方の
スイッチＳ_Ｎがオフ状態の時他方のスイッチＳ_eNは正電
源Ｖ^＋側に接続され、逆に一方のスイッチＳ_Ｎがオン状
態の時他方のスイッチＳ_eNは接地側に接続される。入力
端子１に加わる入力信号は正電源電圧と負電源電圧の範
囲内で変動するものとする。

以下順を追って動作の説明を行う。

まず、アナログスイッチＳ_１〜Ｓ_ｎが全てオフ状態にあ
るとすると、前述した様に切り換えスイッチＳ_e1〜Ｓ_en
は全て正電源Ｖ^＋側に接続される。これは演算増幅器Ｓ
_ｆがオープンループになった時に、出力が変動しない様
に電源電圧に固定するためのものである。従って必ずし
も正電源Ｖ^＋にする必要もなく、負電源でもかまわな
い。又、このことは本発明を実施する上で必ずしも必要
な事ではなく、演算増幅器Ａ_１〜Ａ_ｎの非反転入力を常
に接地しておいても良い。この時抵抗Ｒ_１〜Ｒ_ｎと演算
増幅器Ａ_ｆの反転入力端＋ｅの接続点は高インピーダン
スとなる。従って演算増幅器Ａ_ｆで構成される増幅回路
は全帰還の状態となり、利得は“１”となる。

次に、アナログスイッチＳ_１のみオンの時について説明
する。この時、前述の様に切り換えスイッチＳ_e1は接地
側、切り換えスイッチＳ_e2〜Ｓ_enは正電源Ｖ^＋側に接続
される。このことにより演算増幅器Ａ_１のみが全帰還の
状態となる。従って、この時演算増幅器Ａ_１の反転入力
端−は仮想接地となる。この場合、アナログスイッチＳ
_１が某かのインピーダンスを持っていても同様の結果と
なる。

この時、演算増幅器Ａ_ｆで構成される増幅回路の利得Ｇ
は抵抗Ｒ_ｆとＲ_１との抵抗値ｒ_ｆ，ｒ_１できまり、 となる。

以下同様に、アナログスイッチＳ_１〜Ｓ_ｎの組合せによ
り（２^ｎ−１）種類の利得を実現することが出来る。

第２図は本発明の他の実施例を示す回路図である。今ま
での説明では抵抗値により利得可変回路の利得を設定し
ているが、それぞれの抵抗に容量等の某かのインピーダ
ンスを並列に接続しても基本的には同様に動作する。

第２図に示す実施例では容量Ｃ_ａおよびＣ_１〜Ｃ_ｎを各
抵抗Ｒ_ａおよびＲ_a1〜Ｒ_anに並列に接続したものであ
る。又各演算増幅器Ａ_f1〜Ａ_fnの非反転入力端＋はそれ
ぞれ接地されている。この動作は前述の一実施例と同様
であるが、第１図の実施例が周波数特性を持たないのに
対して、本実施例は周波数特性を有する。例とて、アナ
ログスイッチＳ_f1のみがオン状態の時の演算幅器Ａ_ａの
利得Ｇ（Ｓ）は となる。

上述の様に第２図の実施例は周波数特性を有することか
ら、可変等化器等に応用することも出来る。

〔発明の効果〕

以上説明したように、本発明は、演算増幅器の仮想接地
を利用して、利得可変抵抗を接地するので、アナログス
イッチのオン抵抗の影響を受けず、高精度、低歪の利得
可変回路を実現することが出来る。

また、本発明は特に入力インピーダンスの高いＭＯＳ演
算増幅器に対して有効であるが、入力インピーダンスを
無視出来る様な抵抗値を使用すればバイポーラ演算増幅
器を用いても実現可能である。

【図面の簡単な説明】

第１図は本発明の一実施例による回路図、第２図は本発
明の他の実施例による回路図、第３図及び第４図は従来
の実施例の回路図である。 １……入力端子、２……出力端子、Ａ_１〜Ａ_ｎ，Ａ_ｆ，
Ａ_f1〜Ａ_fn，Ａ_ａ，Ａ_ｂ，Ａ_ｃ……演算増幅器、Ｒ_１〜
Ｒ_ｎ，Ｒ_ｆ，Ｒ_a1〜Ｒ_an，Ｒ_ａ，Ｒ_e1〜Ｒ_em，Ｒ_ｄ……
抵抗、Ｒ_ｂ，Ｒ_ｃ……可変抵抗、Ｓ_１〜Ｓ_ｎ，Ｓ_e1〜Ｓ
_enＳ_f1〜Ｓ_fn，Ｓ_g1〜Ｓ_gn……スイッチ、Ｃ_１〜Ｃ_ｎ，
Ｃ_ａ……容量。

Claims (1)

【特許請求の範囲】
1. 【請求項１】非反転入力端に信号を入力し、出力端より
   利得可変出力を得る第１の演算増幅器と、該第１の演算
   増幅器の前記出力端と反転入力端との間に接続された帰
   還抵抗と、前記第１の演算増幅器の前記反転入力端に共
   通接続された複数の帰還量設定抵抗と、該複数の帰還量
   設定抵抗のそれぞれの他端に各反転入力端が接続されか
   つ非反転入力端が固定電位に接続された複数の制御用演
   算増幅器と、該制御用演算増幅器のそれぞれの出力端と
   反転入力端との間に接続された複数のアナログスイッチ
   とを含むことを特徴とする利得可変回路。