JPH0786848A - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JPH0786848A JPH0786848A JP5250151A JP25015193A JPH0786848A JP H0786848 A JPH0786848 A JP H0786848A JP 5250151 A JP5250151 A JP 5250151A JP 25015193 A JP25015193 A JP 25015193A JP H0786848 A JPH0786848 A JP H0786848A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- pair
- output
- voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 デジタル信号を相補的アナログ信号に変換す
るＤＡＣ１０の出力端は、一端が相互接続された第１対
の抵抗器６８、７０の夫々他端と、一端が相互接続され
た、第１対の抵抗器より抵抗値が大幅に大きい第２対の
抵抗器７２、７４の夫々他端とに接続される。演算増幅
器７６の反転入力端子は、第１対の抵抗器の相互接続点
に接続され、非反転入力端子は基準電圧源に接続され
る。第１対の抵抗器が相補出力電圧を検出し、演算増幅
器等の動作によりその和が基準電位になるようにするこ
とにより、相補出力電圧が基準電圧を中心として変化す
るように、第２対の抵抗器の相互接続電圧の電位が調節
される。よって、ＤＡＣの入力基準電圧を調節しても、
中心レベルが変化しない相補出力信号が得られる。 【効果】 ＤＡＣの入力基準電圧を調節して１ビット当
たりのアナログ出力信号の大きさが変化しても、常に基
準電圧を中心レベルとする相補出力信号が得られる。
るＤＡＣ１０の出力端は、一端が相互接続された第１対
の抵抗器６８、７０の夫々他端と、一端が相互接続され
た、第１対の抵抗器より抵抗値が大幅に大きい第２対の
抵抗器７２、７４の夫々他端とに接続される。演算増幅
器７６の反転入力端子は、第１対の抵抗器の相互接続点
に接続され、非反転入力端子は基準電圧源に接続され
る。第１対の抵抗器が相補出力電圧を検出し、演算増幅
器等の動作によりその和が基準電位になるようにするこ
とにより、相補出力電圧が基準電圧を中心として変化す
るように、第２対の抵抗器の相互接続電圧の電位が調節
される。よって、ＤＡＣの入力基準電圧を調節しても、
中心レベルが変化しない相補出力信号が得られる。 【効果】 ＤＡＣの入力基準電圧を調節して１ビット当
たりのアナログ出力信号の大きさが変化しても、常に基
準電圧を中心レベルとする相補出力信号が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、相補信号発生回路に使
用する信号出力回路に関する。
用する信号出力回路に関する。
【０００２】
【従来の技術】電子機器に広く使用されるデジタル・ア
ナログ変換器（以下ＤＡＣ）には、その用途に応じて多
数の種類が存在するが、入力デジタル信号を２つの相補
アナログ信号に変換できるものとして相補出力型ＤＡＣ
がある。この様なＤＡＣは、例えば、トライクイント社
からＴＱ６１２２型として販売されている。
ナログ変換器（以下ＤＡＣ）には、その用途に応じて多
数の種類が存在するが、入力デジタル信号を２つの相補
アナログ信号に変換できるものとして相補出力型ＤＡＣ
がある。この様なＤＡＣは、例えば、トライクイント社
からＴＱ６１２２型として販売されている。
【０００３】図２は、相補出力型ＤＡＣ１０及びそれに
関連する出力回路を含む従来の信号出力回路を示す。Ｄ
ＡＣ１０は、正端子が共通に接地されて常に接地電位に
流れ、デジタル入力端子１２に供給される入力デジタル
信号の値に応じて相補的に変化する電流Ｉ1及びＩ2を夫
々出力する電流源１４及び１６を有する。電流Ｉ1及び
Ｉ2はその和が一定であり、同一直流電流レベルｉcを基
準にして互いに逆極性に変化する電流ｉ及び−ｉから成
る電流ｉ＋ｉc及び−ｉ＋ｉcで夫々表される。また、入
力デジタル信号の１ビットに対応する電流変化は、ＤＡ
Ｃ１０の基準入力端子１３に供給される入力基準電圧に
より決まる。電流源１４及び１６の負端子は、一端が共
通接続され接地され、等しい抵抗値ｒを有する抵抗器１
８及び２０の他端に夫々接続される。抵抗器１８及び２
０の他端は夫々伝送線路２２及び２４を介して出力端子
２６及び２８に接続される。出力端子２６は、抵抗器３
０を介して電圧源Ｖsに接続され、出力端子２８は、抵
抗器３４を介して電圧源Ｖsに接続される。抵抗器３０
及び３４は終端抵抗器であり、ＤＡＣ１０内の抵抗器１
８及び２０と等しい抵抗値ｒを有する。
関連する出力回路を含む従来の信号出力回路を示す。Ｄ
ＡＣ１０は、正端子が共通に接地されて常に接地電位に
流れ、デジタル入力端子１２に供給される入力デジタル
信号の値に応じて相補的に変化する電流Ｉ1及びＩ2を夫
々出力する電流源１４及び１６を有する。電流Ｉ1及び
Ｉ2はその和が一定であり、同一直流電流レベルｉcを基
準にして互いに逆極性に変化する電流ｉ及び−ｉから成
る電流ｉ＋ｉc及び−ｉ＋ｉcで夫々表される。また、入
力デジタル信号の１ビットに対応する電流変化は、ＤＡ
Ｃ１０の基準入力端子１３に供給される入力基準電圧に
より決まる。電流源１４及び１６の負端子は、一端が共
通接続され接地され、等しい抵抗値ｒを有する抵抗器１
８及び２０の他端に夫々接続される。抵抗器１８及び２
０の他端は夫々伝送線路２２及び２４を介して出力端子
２６及び２８に接続される。出力端子２６は、抵抗器３
０を介して電圧源Ｖsに接続され、出力端子２８は、抵
抗器３４を介して電圧源Ｖsに接続される。抵抗器３０
及び３４は終端抵抗器であり、ＤＡＣ１０内の抵抗器１
８及び２０と等しい抵抗値ｒを有する。
【０００４】電流源１４及び１６を流れる電流は０から
最大値まで、常に一方向のみであるので、出力電圧を０
ボルトを中心レベルとして変化させるために、抵抗器３
０及び抵抗器３４に供給する電圧Ｖsを適当な値に選択
する。例えば、電流Ｉ1及びＩ2の和が８０ｍＡ、抵抗器
３０及び３４の抵抗値ｒが５０オームのとき、電圧Ｖs
＝＋２ボルトと設定すれば、出力端子２６及び２８に発
生する出力電圧Ｖ1及びＶ2は、０ボルトを中心として＋
１〜−１ボルトの範囲で変化する。
最大値まで、常に一方向のみであるので、出力電圧を０
ボルトを中心レベルとして変化させるために、抵抗器３
０及び抵抗器３４に供給する電圧Ｖsを適当な値に選択
する。例えば、電流Ｉ1及びＩ2の和が８０ｍＡ、抵抗器
３０及び３４の抵抗値ｒが５０オームのとき、電圧Ｖs
＝＋２ボルトと設定すれば、出力端子２６及び２８に発
生する出力電圧Ｖ1及びＶ2は、０ボルトを中心として＋
１〜−１ボルトの範囲で変化する。
【０００５】
【発明が解決しようとする課題】図２に示すＤＡＣ１０
では、入力基準電圧に応じて入力デジタル信号の１ビッ
ト当たりの出力電圧が変化する。よって、入力基準電圧
を調節し、同一の入力デジタル信号に対する出力電圧の
振幅が３ボルトになるようにすると、出力電圧は＋１〜
−２ボルトの範囲で変化するようになり、０ボルトを中
心として変化しなくなる。
では、入力基準電圧に応じて入力デジタル信号の１ビッ
ト当たりの出力電圧が変化する。よって、入力基準電圧
を調節し、同一の入力デジタル信号に対する出力電圧の
振幅が３ボルトになるようにすると、出力電圧は＋１〜
−２ボルトの範囲で変化するようになり、０ボルトを中
心として変化しなくなる。
【０００６】図３は、図１の信号出力回路の欠点を補う
ために考えられる信号出力回路を示す。この回路は、図
１の構成に加えて、図１の回路の出力端子に接続された
演算増幅器３８及び４０から成る緩衝増幅回路と、演算
増幅器４２及び抵抗器４４、４６、４８、５０から成る
減算回路とを含む。この減算回路は、出力電圧Ｖ1から
出力電圧Ｖ2を減算する。出力電圧Ｖ1の交流成分をｖ1
とすると、出力電圧Ｖ2の交流成分は−ｖ1であり、両出
力電圧の直流成分は等しいので、減算器の出力電圧は２
ｖ1となって、基準電圧の変化に拘らず、出力電圧は０
ボルトを中心として変化する。しかし、図３のＤＡＣで
は、相補出力信号が得られず、また、出力用緩衝増幅器
の他に減算回路を使用することにより、高周波数動作が
抑制される。
ために考えられる信号出力回路を示す。この回路は、図
１の構成に加えて、図１の回路の出力端子に接続された
演算増幅器３８及び４０から成る緩衝増幅回路と、演算
増幅器４２及び抵抗器４４、４６、４８、５０から成る
減算回路とを含む。この減算回路は、出力電圧Ｖ1から
出力電圧Ｖ2を減算する。出力電圧Ｖ1の交流成分をｖ1
とすると、出力電圧Ｖ2の交流成分は−ｖ1であり、両出
力電圧の直流成分は等しいので、減算器の出力電圧は２
ｖ1となって、基準電圧の変化に拘らず、出力電圧は０
ボルトを中心として変化する。しかし、図３のＤＡＣで
は、相補出力信号が得られず、また、出力用緩衝増幅器
の他に減算回路を使用することにより、高周波数動作が
抑制される。
【０００７】したがって、本発明の目的は、ＤＡＣの入
力基準電圧を調節しても、中心レベルが変化しない相補
出力信号が得られる信号出力回路の提供にある。
力基準電圧を調節しても、中心レベルが変化しない相補
出力信号が得られる信号出力回路の提供にある。
【０００８】
【課題を解決するための手段】本発明の信号出力回路で
は、デジタル信号を相補的アナログ信号に変換するＤＡ
Ｃの出力端は、一端が相互接続された第１対の抵抗器の
夫々他端と、一端が相互接続された、第２対の抵抗器の
夫々他端とに接続される。第１対の抵抗器の抵抗値は、
第２対の抵抗器の抵抗値よりも大幅に大きい。演算増幅
器の反転入力端子は、第１対の抵抗器の相互接続点に接
続され、非反転入力端子は基準電圧源に接続される。
は、デジタル信号を相補的アナログ信号に変換するＤＡ
Ｃの出力端は、一端が相互接続された第１対の抵抗器の
夫々他端と、一端が相互接続された、第２対の抵抗器の
夫々他端とに接続される。第１対の抵抗器の抵抗値は、
第２対の抵抗器の抵抗値よりも大幅に大きい。演算増幅
器の反転入力端子は、第１対の抵抗器の相互接続点に接
続され、非反転入力端子は基準電圧源に接続される。
【０００９】
【作用】第１対の抵抗器が相補出力電圧を検出し、演算
増幅器等の動作によりその和が基準電位になるようにす
ることにより、相補出力電圧が基準電圧を中心として変
化するように、第２対の抵抗器の相互接続電圧の電位が
調節される。よって、ＤＡＣの入力基準電圧を調節して
も、中心レベルが変化しない相補出力信号が得られる。
増幅器等の動作によりその和が基準電位になるようにす
ることにより、相補出力電圧が基準電圧を中心として変
化するように、第２対の抵抗器の相互接続電圧の電位が
調節される。よって、ＤＡＣの入力基準電圧を調節して
も、中心レベルが変化しない相補出力信号が得られる。
【００１０】
【実施例】図１は、本発明の信号出力回路を示す回路図
である。本発明の信号出力回路は、図２で示したと同一
のＤＡＣ１０を有する。ＤＡＣ１０の内部構成について
の説明は省略するが、上述と同様に、ＤＡＣ１０は、デ
ジタル信号入力端子６０に供給された入力デジタル信号
に応じた相補電流信号Ｉ1’及びＩ2’を出力する。ま
た、入力デジタル信号の１ビットに相当する出力電流
は、基準入力端子６２に供給された入力基準電圧によっ
て決まる。ＤＡＣ１０の出力信号は広帯域信号であるの
で、ストリップ・ライン等の伝送線路６４及び６６を介
して、抵抗器６８及び７０の一端に夫々供給される。抵
抗器６８及び７０の他端は、相互に接続される。抵抗器
６８及び７０は、例えば１０ｋオームの比較的大きな抵
抗値を有する。抵抗器７２及び７４の一端は、抵抗器６
８及び７０の夫々一端に接続され、他端は相互に接続さ
れる。抵抗器７２及び７４は終端抵抗器であり、ＤＡＣ
１０内の抵抗器１８及び２０と等しい抵抗値ｒを有し、
例えば、ｒは比較的小さい抵抗値５０オームである。
である。本発明の信号出力回路は、図２で示したと同一
のＤＡＣ１０を有する。ＤＡＣ１０の内部構成について
の説明は省略するが、上述と同様に、ＤＡＣ１０は、デ
ジタル信号入力端子６０に供給された入力デジタル信号
に応じた相補電流信号Ｉ1’及びＩ2’を出力する。ま
た、入力デジタル信号の１ビットに相当する出力電流
は、基準入力端子６２に供給された入力基準電圧によっ
て決まる。ＤＡＣ１０の出力信号は広帯域信号であるの
で、ストリップ・ライン等の伝送線路６４及び６６を介
して、抵抗器６８及び７０の一端に夫々供給される。抵
抗器６８及び７０の他端は、相互に接続される。抵抗器
６８及び７０は、例えば１０ｋオームの比較的大きな抵
抗値を有する。抵抗器７２及び７４の一端は、抵抗器６
８及び７０の夫々一端に接続され、他端は相互に接続さ
れる。抵抗器７２及び７４は終端抵抗器であり、ＤＡＣ
１０内の抵抗器１８及び２０と等しい抵抗値ｒを有し、
例えば、ｒは比較的小さい抵抗値５０オームである。
【００１１】演算増幅器７６の反転入力端子は、抵抗器
６８及び７０の相互接続点に接続され、非反転入力端子
は、基準電位源である接地電位源に接続される。しか
し、この基準電位源は、接地電位に限定されない。演算
増幅器７６の出力端は、トランジスタ７８のベースに接
続される。トランジスタ７８のコレクタには適当な電圧
Ｖが供給され、エミッタは抵抗器７２及び７４の相互接
続点に接続される。これで、演算増幅器７６に関し、ト
ランジスタ７８、抵抗器７２及び６８による負帰還路
と、トランジスタ７８、抵抗器７４及び７０による負帰
還路とが形成される。抵抗器７２及び７４の一端は、緩
衝増幅器８０及び８２の入力端に夫々接続される。緩衝
増幅器８０及び８２の出力信号は、出力端子８４及び８
６を介して出力される。
６８及び７０の相互接続点に接続され、非反転入力端子
は、基準電位源である接地電位源に接続される。しか
し、この基準電位源は、接地電位に限定されない。演算
増幅器７６の出力端は、トランジスタ７８のベースに接
続される。トランジスタ７８のコレクタには適当な電圧
Ｖが供給され、エミッタは抵抗器７２及び７４の相互接
続点に接続される。これで、演算増幅器７６に関し、ト
ランジスタ７８、抵抗器７２及び６８による負帰還路
と、トランジスタ７８、抵抗器７４及び７０による負帰
還路とが形成される。抵抗器７２及び７４の一端は、緩
衝増幅器８０及び８２の入力端に夫々接続される。緩衝
増幅器８０及び８２の出力信号は、出力端子８４及び８
６を介して出力される。
【００１２】抵抗器６８及び７０の抵抗値が抵抗器７２
及び７４の抵抗値に比較して大幅に大きいので、電流Ｉ
1’及びＩ2’は実質的に抵抗器７２及び７４を夫々流れ
る。抵抗器７２及び７４を夫々流れる電流Ｉ1’及びＩ
2’は、トランジスタ７８から供給される。図２を参照
して説明した様に、電流Ｉ1及びＩ2は、同一直流電流レ
ベルｉcを基準にして互いに逆極性に変化する電流ｉ及
び−ｉから成り、Ｉ1＝ｉ＋ｉc、Ｉ2＝−ｉ＋ｉcで表さ
れる。また、抵抗器１８及び２０は、夫々抵抗器７２及
び７４と抵抗値が等しい。ここで、トランジスタ７８の
エミッタ電圧をＶEとすれば、抵抗器６８及び７２の共
通接続点の電圧Ｖ1’と、抵抗器７０及び７４の共通接
続点の電圧Ｖ2’とは次の様に表される。 Ｖ1’＝（１／２）・（ＶE−ｒ（ｉ＋ｉc）） ＝（１／２）・（−ｒ・ｉ＋（ＶE−ｒ・ｉc））・・・（１） Ｖ2’＝（１／２）・（ＶE−ｒ（−ｉ＋ｉc）） ＝（１／２）・（ｒ・ｉ＋（ＶE−ｒ・ｉc））・・・（２）
及び７４の抵抗値に比較して大幅に大きいので、電流Ｉ
1’及びＩ2’は実質的に抵抗器７２及び７４を夫々流れ
る。抵抗器７２及び７４を夫々流れる電流Ｉ1’及びＩ
2’は、トランジスタ７８から供給される。図２を参照
して説明した様に、電流Ｉ1及びＩ2は、同一直流電流レ
ベルｉcを基準にして互いに逆極性に変化する電流ｉ及
び−ｉから成り、Ｉ1＝ｉ＋ｉc、Ｉ2＝−ｉ＋ｉcで表さ
れる。また、抵抗器１８及び２０は、夫々抵抗器７２及
び７４と抵抗値が等しい。ここで、トランジスタ７８の
エミッタ電圧をＶEとすれば、抵抗器６８及び７２の共
通接続点の電圧Ｖ1’と、抵抗器７０及び７４の共通接
続点の電圧Ｖ2’とは次の様に表される。 Ｖ1’＝（１／２）・（ＶE−ｒ（ｉ＋ｉc）） ＝（１／２）・（−ｒ・ｉ＋（ＶE−ｒ・ｉc））・・・（１） Ｖ2’＝（１／２）・（ＶE−ｒ（−ｉ＋ｉc）） ＝（１／２）・（ｒ・ｉ＋（ＶE−ｒ・ｉc））・・・（２）
【００１３】上述の様に、演算増幅器７６、トランジス
タ７８及び抵抗器６８、７０、７２、７４は負帰還増幅
器を形成し、演算増幅器７６の非反転入力端は接地され
ているので、演算増幅器７６の反転端子即ち抵抗器６８
及び７０の接続点の電圧Ｖcは０ボルトである。一方、
抵抗器６８及び７０の両端電圧Ｖ1’及びＶ2’から電圧
Ｖcを求めると、抵抗器６８及び７０の抵抗値は等しい
ので次の様になる。 Ｖc＝（１／２）・（Ｖ1’＋Ｖ2’） ＝（１／２）・（ＶE−ｒ・ｉc) ・・・（３） Ｖcは０ボルトであるから、 （ＶE−ｒ・ｉc)＝０ ・・・（４） 式（４）を式（１）、（２）に代入して、 Ｖ1’＝（１／２）・−ｒ ・ｉ ・・・（５） Ｖ2’＝（１／２）・ｒ・ｉ ・・・（６） となる。式（５）及び（６）から明かなように、電圧Ｖ
1’及びＶ2’は、ＤＡＣの入力基準電圧に関係なく常に
０ボルトを中心として変化する相補信号電圧となり、緩
衝増幅器８０及び８２を介して出力端子８４及び８６か
ら夫々出力される。この様にＤＡＣ１０の出力電圧が０
ボルトを中心として変化するので、出力段には図２に示
した様な減算回路を必要とせず、高周波数特性への悪影
響を最小限にできる。
タ７８及び抵抗器６８、７０、７２、７４は負帰還増幅
器を形成し、演算増幅器７６の非反転入力端は接地され
ているので、演算増幅器７６の反転端子即ち抵抗器６８
及び７０の接続点の電圧Ｖcは０ボルトである。一方、
抵抗器６８及び７０の両端電圧Ｖ1’及びＶ2’から電圧
Ｖcを求めると、抵抗器６８及び７０の抵抗値は等しい
ので次の様になる。 Ｖc＝（１／２）・（Ｖ1’＋Ｖ2’） ＝（１／２）・（ＶE−ｒ・ｉc) ・・・（３） Ｖcは０ボルトであるから、 （ＶE−ｒ・ｉc)＝０ ・・・（４） 式（４）を式（１）、（２）に代入して、 Ｖ1’＝（１／２）・−ｒ ・ｉ ・・・（５） Ｖ2’＝（１／２）・ｒ・ｉ ・・・（６） となる。式（５）及び（６）から明かなように、電圧Ｖ
1’及びＶ2’は、ＤＡＣの入力基準電圧に関係なく常に
０ボルトを中心として変化する相補信号電圧となり、緩
衝増幅器８０及び８２を介して出力端子８４及び８６か
ら夫々出力される。この様にＤＡＣ１０の出力電圧が０
ボルトを中心として変化するので、出力段には図２に示
した様な減算回路を必要とせず、高周波数特性への悪影
響を最小限にできる。
【００１４】以上、本発明の好適な実施例について述べ
たが、種々の変更が可能であることは当業者には明かで
ある。例えば、演算増幅器７６の出力電流が十分であれ
ば、トランジスタ７８を省略し、演算増幅器７６の出力
端を抵抗器７２及び７４の相互接続点に直接に接続して
もよい。また、
たが、種々の変更が可能であることは当業者には明かで
ある。例えば、演算増幅器７６の出力電流が十分であれ
ば、トランジスタ７８を省略し、演算増幅器７６の出力
端を抵抗器７２及び７４の相互接続点に直接に接続して
もよい。また、
【００１５】
【発明の効果】本発明の信号出力回路によれば、ＤＡＣ
の入力基準電圧を調節しても、中心レベルが変化しない
相補出力信号が得られる。
の入力基準電圧を調節しても、中心レベルが変化しない
相補出力信号が得られる。
【図１】本発明の信号出力回路を示す回路図。
【図２】従来の信号出力回路を示す回路図。
【図３】従来の信号出力回路を示す回路図。
１０ デジタル・アナログ変換器 ６８、７０ 第１対の抵抗器 ７２、７４ 第２対の抵抗器 ７６ 演算増幅器
Claims (1)
- 【請求項１】 基準レベルが可変な相補アナログ信号を
１対の出力端から発生する信号発生器と、 一端が相互接続され、他端が上記信号発生回路の上記１
対の出力端に接続された第１対の抵抗器と、 一端が相互接続され、他端が上記第１対の抵抗器の上記
他端に夫々接続された第２対の抵抗器と、 反転入力端子が上記第１対の抵抗器の相互接続点に接続
され、非反転入力端子が基準電圧源に接続され、出力端
子が上記第２対の抵抗器の相互接続点に接続された演算
増幅器とを具え、 上記第２対の抵抗器の他端から出力信号を得ることを特
徴とする信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250151A JPH0786848A (ja) | 1993-09-10 | 1993-09-10 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5250151A JPH0786848A (ja) | 1993-09-10 | 1993-09-10 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786848A true JPH0786848A (ja) | 1995-03-31 |
Family
ID=17203583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5250151A Pending JPH0786848A (ja) | 1993-09-10 | 1993-09-10 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013197711A (ja) * | 2012-03-16 | 2013-09-30 | Rohm Co Ltd | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP2017192151A (ja) * | 2017-07-04 | 2017-10-19 | ローム株式会社 | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
-
1993
- 1993-09-10 JP JP5250151A patent/JPH0786848A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013197711A (ja) * | 2012-03-16 | 2013-09-30 | Rohm Co Ltd | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
| JP2017192151A (ja) * | 2017-07-04 | 2017-10-19 | ローム株式会社 | オーディオ信号処理回路、オーディオ信号処理方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0821906B2 (ja) | 光受信回路 | |
| US6963238B2 (en) | Level shift circuit | |
| US5880639A (en) | Amplification circuit | |
| JPH0786848A (ja) | 信号出力回路 | |
| JP3116773B2 (ja) | Ｄ／ａコンバータ回路 | |
| US7180357B2 (en) | Operational amplifier integrator | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3216753B2 (ja) | Ｄ−ａ変換回路装置 | |
| JP6716478B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0339928Y2 (ja) | ||
| JPH0537375A (ja) | Ａ／ｄ変換回路 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH0317512Y2 (ja) | ||
| JP3367875B2 (ja) | 対数変換回路及びこれを用いたトランスコンダクター | |
| JPH06310997A (ja) | 三角波発生回路 | |
| KR100240882B1 (ko) | 가입자 회로의 라인 드라이버 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPH10209759A (ja) | ２重平衡ミクサー回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JP2516546B2 (ja) | フロ―ティング増幅器 | |
| CN1085699A (zh) | 模拟式阶梯波形发生器 | |
| JPS6038056B2 (ja) | デルタ変調復号器 | |
| SU1741251A1 (ru) | Двухтактный усилитель мощности |