JPH07106872A - 高スルーレート演算増幅器 - Google Patents
高スルーレート演算増幅器Info
- Publication number
- JPH07106872A JPH07106872A JP5274778A JP27477893A JPH07106872A JP H07106872 A JPH07106872 A JP H07106872A JP 5274778 A JP5274778 A JP 5274778A JP 27477893 A JP27477893 A JP 27477893A JP H07106872 A JPH07106872 A JP H07106872A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 高スルーレートが容易に得られ、且つスルー
レートを任意に設定できるようにした演算増幅器を提供
する。 【構成】 エミッタを共通にして定電流源１を介して電
源に、各ベースを非反転入力端子ＩＮ+ と反転入力端子
ＩＮ- に、各エミッタを負荷抵抗４，５にそれぞれ接続
したトランジスタ２，３と、負荷抵抗４，５の共通接続
点と接地間に接続したレベルシフト用抵抗６と、エミッ
タを共通にして定電流源７を介して電源に接続し、各ベ
ースをそれぞれトランジスタ２のコレクタ，トランジス
タ３のコレクタ及び負荷抵抗４，５の共通接続点に接続
したトランジスタ８，９，10とからなり、前記トランジ
スタ８，９，10の各コレクタを第１，第２，第３の電流
端子とした電流スイッチ回路部を設け、第１及び第２の
電流端子を演算増幅回路部の差動入力段に接続して演算
増幅器を構成する。
レートを任意に設定できるようにした演算増幅器を提供
する。 【構成】 エミッタを共通にして定電流源１を介して電
源に、各ベースを非反転入力端子ＩＮ+ と反転入力端子
ＩＮ- に、各エミッタを負荷抵抗４，５にそれぞれ接続
したトランジスタ２，３と、負荷抵抗４，５の共通接続
点と接地間に接続したレベルシフト用抵抗６と、エミッ
タを共通にして定電流源７を介して電源に接続し、各ベ
ースをそれぞれトランジスタ２のコレクタ，トランジス
タ３のコレクタ及び負荷抵抗４，５の共通接続点に接続
したトランジスタ８，９，10とからなり、前記トランジ
スタ８，９，10の各コレクタを第１，第２，第３の電流
端子とした電流スイッチ回路部を設け、第１及び第２の
電流端子を演算増幅回路部の差動入力段に接続して演算
増幅器を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、演算増幅器に関し、
特に高スルーレートを実現できる演算増幅器に関する。
特に高スルーレートを実現できる演算増幅器に関する。
【０００２】
【従来の技術】従来、演算増幅器には種々の構成のもの
が知られているが、一般に使用されている構成例を図２
に示す。図２において、21と22は差動入力段を構成する
ＰＮＰトランジスタで、各エミッタは共通にして定電流
源30を介して電源ＶCCに接続され、各ベースはそれぞれ
反転入力端子ＩＮ- と非反転入力端子ＩＮ+ に接続され
ている。23と24はカレントミラー回路を構成するＮＰＮ
トランジスタで、トランジスタ23のコレクタとベースは
トランジスタ21のコレクタに接続され、エミッタは接地
されており、トランジスタ24のコレクタはトランジスタ
22のコレクタに、ベースはトランジスタ23のベースとコ
レクタにそれぞれ接続され、エミッタは接地されてい
る。
が知られているが、一般に使用されている構成例を図２
に示す。図２において、21と22は差動入力段を構成する
ＰＮＰトランジスタで、各エミッタは共通にして定電流
源30を介して電源ＶCCに接続され、各ベースはそれぞれ
反転入力端子ＩＮ- と非反転入力端子ＩＮ+ に接続され
ている。23と24はカレントミラー回路を構成するＮＰＮ
トランジスタで、トランジスタ23のコレクタとベースは
トランジスタ21のコレクタに接続され、エミッタは接地
されており、トランジスタ24のコレクタはトランジスタ
22のコレクタに、ベースはトランジスタ23のベースとコ
レクタにそれぞれ接続され、エミッタは接地されてい
る。
【０００３】25，26，27は第２段を構成するＰＮＰトラ
ンジスタで、トランジスタ25のコレクタとベースは定電
流源31を介して電源ＶCCに接続されており、トランジス
タ26のコレクタとベースはトランジスタ25のエミッタに
接続されており、トランジスタ27のコレクタはトランジ
スタ26のエミッタに、ベースはトランジスタ22及び24の
各コレクタにそれぞれ接続され、エミッタは接地されて
おり、トランジスタ27のコレクタとベースとの間には位
相補償用コンデンサ32が接続されている。28と29は出力
段を構成するＮＰＮトランジスタとＰＮＰトランジスタ
で、トランジスタ28のコレクタは電源ＶCCに、ベースは
トランジスタ25のコレクタ及びベースに、エミッタは出
力端子ＯＵＴにそれぞれ接続されており、トランジスタ
29のエミッタは出力端子ＯＵＴに、ベースはトランジス
タ26のエミッタ及びトランジスタ27のコレクタにそれぞ
れ接続され、コレクタは接地されている。
ンジスタで、トランジスタ25のコレクタとベースは定電
流源31を介して電源ＶCCに接続されており、トランジス
タ26のコレクタとベースはトランジスタ25のエミッタに
接続されており、トランジスタ27のコレクタはトランジ
スタ26のエミッタに、ベースはトランジスタ22及び24の
各コレクタにそれぞれ接続され、エミッタは接地されて
おり、トランジスタ27のコレクタとベースとの間には位
相補償用コンデンサ32が接続されている。28と29は出力
段を構成するＮＰＮトランジスタとＰＮＰトランジスタ
で、トランジスタ28のコレクタは電源ＶCCに、ベースは
トランジスタ25のコレクタ及びベースに、エミッタは出
力端子ＯＵＴにそれぞれ接続されており、トランジスタ
29のエミッタは出力端子ＯＵＴに、ベースはトランジス
タ26のエミッタ及びトランジスタ27のコレクタにそれぞ
れ接続され、コレクタは接地されている。
【０００４】このように構成された演算増幅器を、図３
の（Ａ）に示すように、シンボル100 で表し、その反転
入力端子ＩＮ- と出力端子ＯＵＴとを接続してボルテー
ジフォロア回路を構成し、非反転入力端子ＩＮ+ に正の
大振幅ステップ信号ＶINを入力すると、出力電圧ＶOUT
の過渡応答は、図３の（Ｂ）に示すようになる。図３の
（Ｂ）において、出力電圧ＶOUT が直線的に上昇する部
分の傾き（ｄＶOUT ／ｄｔ）をスルーレート（ＳＲ）と
称する。このスルーレートの生じる原理は、次のように
説明できる。ここで、定電流源30と31の電流値をそれぞ
れＩ30とＩ31とし、Ｉ30＜Ｉ31の関係が成立しているも
のとする。
の（Ａ）に示すように、シンボル100 で表し、その反転
入力端子ＩＮ- と出力端子ＯＵＴとを接続してボルテー
ジフォロア回路を構成し、非反転入力端子ＩＮ+ に正の
大振幅ステップ信号ＶINを入力すると、出力電圧ＶOUT
の過渡応答は、図３の（Ｂ）に示すようになる。図３の
（Ｂ）において、出力電圧ＶOUT が直線的に上昇する部
分の傾き（ｄＶOUT ／ｄｔ）をスルーレート（ＳＲ）と
称する。このスルーレートの生じる原理は、次のように
説明できる。ここで、定電流源30と31の電流値をそれぞ
れＩ30とＩ31とし、Ｉ30＜Ｉ31の関係が成立しているも
のとする。
【０００５】前記図２に示した演算増幅器を、図３の
（Ａ）に示すように結線し、非反転入力端子ＩＮ+ に正
の大振幅ステップ信号ＶINを入力すると、トランジスタ
21がオン、トランジスタ22がオフになり、定電流源30の
電流Ｉ30は全てトランジスタ21及び23に流れる。ここ
で、仮に、位相補償用コンデンサ32が接続されていない
ものとすると、トランジスタ27のベースには電流が流入
しないから、トランジスタ27はオフとなり、したがって
トランジスタ27のコレクタ電位ＶC27 は一瞬にして上昇
し、それに伴い出力電圧ＶOUT も一瞬にして上昇する。
これに対し、位相補償用コンデンサ32が接続されている
場合には、トランジスタ27のコレクタ電位ＶC27 は、位
相補償用コンデンサ32を充電しながら上昇する。ここ
で、位相補償用コンデンサ32に流れ込む電流Ｉ32は、ト
ランジスタ24のコレクタ電流ＩC24 と等しいから、トラ
ンジスタ23と24とで構成されるカレントミラーで折り返
された定電流Ｉ30となる。したがって、位相補償用コン
デンサ32は定電流Ｉ30によって充電されるため、トラン
ジスタ27のコレクタ電位ＶC27 は直線的に上昇し、それ
に伴い出力電圧ＶOUT も直線的に上昇する。
（Ａ）に示すように結線し、非反転入力端子ＩＮ+ に正
の大振幅ステップ信号ＶINを入力すると、トランジスタ
21がオン、トランジスタ22がオフになり、定電流源30の
電流Ｉ30は全てトランジスタ21及び23に流れる。ここ
で、仮に、位相補償用コンデンサ32が接続されていない
ものとすると、トランジスタ27のベースには電流が流入
しないから、トランジスタ27はオフとなり、したがって
トランジスタ27のコレクタ電位ＶC27 は一瞬にして上昇
し、それに伴い出力電圧ＶOUT も一瞬にして上昇する。
これに対し、位相補償用コンデンサ32が接続されている
場合には、トランジスタ27のコレクタ電位ＶC27 は、位
相補償用コンデンサ32を充電しながら上昇する。ここ
で、位相補償用コンデンサ32に流れ込む電流Ｉ32は、ト
ランジスタ24のコレクタ電流ＩC24 と等しいから、トラ
ンジスタ23と24とで構成されるカレントミラーで折り返
された定電流Ｉ30となる。したがって、位相補償用コン
デンサ32は定電流Ｉ30によって充電されるため、トラン
ジスタ27のコレクタ電位ＶC27 は直線的に上昇し、それ
に伴い出力電圧ＶOUT も直線的に上昇する。
【０００６】一方、非反転入力端子ＩＮ+ に負の大振幅
ステップ信号を入力した場合には、それぞれの動作は逆
になり、位相補償用コンデンサ32は定電流Ｉ30によって
放電されるため、トランジスタ27のコレクタ電位ＶC27
は直線的に低下し、それに伴い出力電圧ＶOUT も直線的
に低下する。
ステップ信号を入力した場合には、それぞれの動作は逆
になり、位相補償用コンデンサ32は定電流Ｉ30によって
放電されるため、トランジスタ27のコレクタ電位ＶC27
は直線的に低下し、それに伴い出力電圧ＶOUT も直線的
に低下する。
【０００７】以上より、図２に示した演算増幅器のスル
ーレートＳＲは、位相補償用コンデンサ32を充放電する
時間で決定され、該コンデンサ32の値をＣ32とすると、
次式（１）で表される。 ＳＲ＝Ｉ30／Ｃ32 ・・・（１）
ーレートＳＲは、位相補償用コンデンサ32を充放電する
時間で決定され、該コンデンサ32の値をＣ32とすると、
次式（１）で表される。 ＳＲ＝Ｉ30／Ｃ32 ・・・（１）
【０００８】
【発明が解決しようとする課題】上記従来の演算増幅器
において、高スルーレートのものを得ようとすると、上
記（１）式からわかるように、定電流源30の電流値Ｉ30
を大きくするか、あるいは位相補償用コンデンサ32の値
Ｃ32を小さくする等の手法が考えられる。しかしなが
ら、単純に定電流源30の電流値Ｉ30や位相補償用コンデ
ンサ32の値Ｃ32の定数を変えるだけでは、小信号入力時
に回路の動作が不安定になるため、結局、電流値Ｉ30や
コンデンサ容量値Ｃ32を設定すると共に回路全体に亘っ
て再設計しなければならないという問題点があった。
において、高スルーレートのものを得ようとすると、上
記（１）式からわかるように、定電流源30の電流値Ｉ30
を大きくするか、あるいは位相補償用コンデンサ32の値
Ｃ32を小さくする等の手法が考えられる。しかしなが
ら、単純に定電流源30の電流値Ｉ30や位相補償用コンデ
ンサ32の値Ｃ32の定数を変えるだけでは、小信号入力時
に回路の動作が不安定になるため、結局、電流値Ｉ30や
コンデンサ容量値Ｃ32を設定すると共に回路全体に亘っ
て再設計しなければならないという問題点があった。
【０００９】本発明は、従来の演算増幅器における上記
問題点を解消するためになされたもので、簡単に高スル
ーレートが得られ、且つスルーレートを任意に設定でき
るようにした演算増幅器を提供することを目的とする。
問題点を解消するためになされたもので、簡単に高スル
ーレートが得られ、且つスルーレートを任意に設定でき
るようにした演算増幅器を提供することを目的とする。
【００１０】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、エミッタを共通にして第１の定
電流源を介して電源に接続し、各ベースをそれぞれ第１
及び第２の信号入力端子に接続した第１及び第２のトラ
ンジスタと、該第１及び第２のトランジスタのコレクタ
にそれぞれ一端を接続し、他端を共通に接続した第１及
び第２の抵抗と、該第１及び第２の抵抗の共通接続点に
一端を接続し、他端を接地した第３の抵抗と、エミッタ
を共通にして第２の定電流源を介して電源に接続し、各
ベースをそれぞれ前記第１のトランジスタのコレクタ，
前記第２のトランジスタのコレクタ及び前記第１及び第
２の抵抗の共通接続点に接続した第３，第４及び第５の
トランジスタとからなり、該第３，第４及び第５のトラ
ンジスタの各コレクタを、それぞれ第１，第２及び第３
の電流端子とした電流スイッチ回路部と、エミッタを共
通にして第３の定電流源を介して電源に接続し、各ベー
スをそれぞれ第２及び第１の信号入力端子に接続した差
動入力段を構成する第６及び第７のトランジスタと、コ
レクタとベースを前記第６のトランジスタのコレクタに
接続し、エミッタを接地した第８のトランジスタと、コ
レクタを前記第７のトランジスタのコレクタに、ベース
を前記第８のトランジスタのベースにそれぞれ接続し、
エミッタを接地した第９のトランジスタと、ベースを前
記第９のトランジスタのコレクタに接続し、エミッタを
接地した第10のトランジスタと、該第10のトランジスタ
のコレクタに接続された負荷及び出力回路と、前記第10
のトランジスタのコレクタとベース間に接続した位相補
償用コンデンサとで構成された演算増幅回路部とからな
り、前記電流スイッチ回路部の第１の電流端子を前記第
８のトランジスタのコレクタに、前記第２の電流端子を
前記第９のトランジスタのコレクタに、前記第３の電流
端子を接地電位にそれぞれ接続して演算増幅器を構成す
るものである。
決するため、本発明は、エミッタを共通にして第１の定
電流源を介して電源に接続し、各ベースをそれぞれ第１
及び第２の信号入力端子に接続した第１及び第２のトラ
ンジスタと、該第１及び第２のトランジスタのコレクタ
にそれぞれ一端を接続し、他端を共通に接続した第１及
び第２の抵抗と、該第１及び第２の抵抗の共通接続点に
一端を接続し、他端を接地した第３の抵抗と、エミッタ
を共通にして第２の定電流源を介して電源に接続し、各
ベースをそれぞれ前記第１のトランジスタのコレクタ，
前記第２のトランジスタのコレクタ及び前記第１及び第
２の抵抗の共通接続点に接続した第３，第４及び第５の
トランジスタとからなり、該第３，第４及び第５のトラ
ンジスタの各コレクタを、それぞれ第１，第２及び第３
の電流端子とした電流スイッチ回路部と、エミッタを共
通にして第３の定電流源を介して電源に接続し、各ベー
スをそれぞれ第２及び第１の信号入力端子に接続した差
動入力段を構成する第６及び第７のトランジスタと、コ
レクタとベースを前記第６のトランジスタのコレクタに
接続し、エミッタを接地した第８のトランジスタと、コ
レクタを前記第７のトランジスタのコレクタに、ベース
を前記第８のトランジスタのベースにそれぞれ接続し、
エミッタを接地した第９のトランジスタと、ベースを前
記第９のトランジスタのコレクタに接続し、エミッタを
接地した第10のトランジスタと、該第10のトランジスタ
のコレクタに接続された負荷及び出力回路と、前記第10
のトランジスタのコレクタとベース間に接続した位相補
償用コンデンサとで構成された演算増幅回路部とからな
り、前記電流スイッチ回路部の第１の電流端子を前記第
８のトランジスタのコレクタに、前記第２の電流端子を
前記第９のトランジスタのコレクタに、前記第３の電流
端子を接地電位にそれぞれ接続して演算増幅器を構成す
るものである。
【００１１】このように構成した演算増幅器において
は、小信号入力時には、電流スイッチ回路部がオフとな
り、電流スイッチ回路部と演算増幅回路部は切り離さ
れ、演算増幅回路部単独で動作する。一方、入力端子に
大振幅信号が入力されると、電流スイッチ回路部がオン
し、演算増幅回路部の差動入力段に電流スイッチ回路部
に含まれる定電流源より電流が供給される。それにより
大振幅信号入力時には、位相補償用コンデンサを充放電
する電流が増加し、高スルーレートが実現できる。また
スルーレートは、電流スイッチ回路部に含まれる定電流
源の電流値を変えることにより、任意に設定することが
できる。
は、小信号入力時には、電流スイッチ回路部がオフとな
り、電流スイッチ回路部と演算増幅回路部は切り離さ
れ、演算増幅回路部単独で動作する。一方、入力端子に
大振幅信号が入力されると、電流スイッチ回路部がオン
し、演算増幅回路部の差動入力段に電流スイッチ回路部
に含まれる定電流源より電流が供給される。それにより
大振幅信号入力時には、位相補償用コンデンサを充放電
する電流が増加し、高スルーレートが実現できる。また
スルーレートは、電流スイッチ回路部に含まれる定電流
源の電流値を変えることにより、任意に設定することが
できる。
【００１２】
【実施例】次に実施例について説明する。図１は、本発
明に係る演算増幅器の実施例を示す回路構成図で、図２
に示した従来例と同一又は対応する要素には同一符号を
付し、その説明は省略する。図１において、１は一端を
電源ＶCCに接続した定電流源で、同一特性のＰＮＰトラ
ンジスタ２，３で構成される差動入力段のエミッタ共通
接続点に接続され、該差動入力段に電流を供給するよう
になっている。そしてトランジスタ２のベースは非反転
入力端子ＩＮ+ に、トランジスタ３のベースは反転入力
端子ＩＮ- にそれぞれ接続され、また各トランジスタ
２，３のエミッタは、それぞれ負荷抵抗４，５を介し
て、接地されたレベルシフト用抵抗６に接続されてい
る。
明に係る演算増幅器の実施例を示す回路構成図で、図２
に示した従来例と同一又は対応する要素には同一符号を
付し、その説明は省略する。図１において、１は一端を
電源ＶCCに接続した定電流源で、同一特性のＰＮＰトラ
ンジスタ２，３で構成される差動入力段のエミッタ共通
接続点に接続され、該差動入力段に電流を供給するよう
になっている。そしてトランジスタ２のベースは非反転
入力端子ＩＮ+ に、トランジスタ３のベースは反転入力
端子ＩＮ- にそれぞれ接続され、また各トランジスタ
２，３のエミッタは、それぞれ負荷抵抗４，５を介し
て、接地されたレベルシフト用抵抗６に接続されてい
る。
【００１３】８，９，10は差動スイッチ回路を構成する
ＰＮＰトランジスタで、トランジスタ８のベースはトラ
ンジスタ２のコレクタに、コレクタは構成要素21〜32で
構成されている演算増幅回路部のトランジスタ23のコレ
クタにそれぞれ接続され、トランジスタ９のベースはト
ランジスタ３のコレクタに、コレクタは演算増幅回路部
を構成するトランジスタ24のコレクタにそれぞれ接続さ
れ、トランジスタ10のベースは負荷抵抗４，５とレベル
シフト用抵抗６との接続点に接続され、コレクタは接地
されており、各トランジスタ８，９，10のエミッタは共
通にして定電流源７を介して電源ＶCCに接続されてい
る。そして、定電流源７は前記トランジスタ８，９，10
からなる差動スイッチ回路に流れる電流を設定するよう
になっており、また上記各要素１〜10からなる回路で、
従来例と同じ構成の演算増幅回路部に対する電流スイッ
チ回路部を構成している。
ＰＮＰトランジスタで、トランジスタ８のベースはトラ
ンジスタ２のコレクタに、コレクタは構成要素21〜32で
構成されている演算増幅回路部のトランジスタ23のコレ
クタにそれぞれ接続され、トランジスタ９のベースはト
ランジスタ３のコレクタに、コレクタは演算増幅回路部
を構成するトランジスタ24のコレクタにそれぞれ接続さ
れ、トランジスタ10のベースは負荷抵抗４，５とレベル
シフト用抵抗６との接続点に接続され、コレクタは接地
されており、各トランジスタ８，９，10のエミッタは共
通にして定電流源７を介して電源ＶCCに接続されてい
る。そして、定電流源７は前記トランジスタ８，９，10
からなる差動スイッチ回路に流れる電流を設定するよう
になっており、また上記各要素１〜10からなる回路で、
従来例と同じ構成の演算増幅回路部に対する電流スイッ
チ回路部を構成している。
【００１４】次に、このように構成した演算増幅器にお
いて、図３の（Ａ）に示すように、反転入力端子ＩＮ-
と出力端子ＯＵＴを接続（ボルテージフォロア回路）
し、非反転入力端子ＩＮ+ に信号を入力したときの動作
について説明する。但し、定電流源１と７の電流値をそ
れぞれＩ1 ，Ｉ7 とし、負荷抵抗４，５の抵抗値を
ＲC、レベルシフト用抵抗６の抵抗値をＲ6 とする。
いて、図３の（Ａ）に示すように、反転入力端子ＩＮ-
と出力端子ＯＵＴを接続（ボルテージフォロア回路）
し、非反転入力端子ＩＮ+ に信号を入力したときの動作
について説明する。但し、定電流源１と７の電流値をそ
れぞれＩ1 ，Ｉ7 とし、負荷抵抗４，５の抵抗値を
ＲC、レベルシフト用抵抗６の抵抗値をＲ6 とする。
【００１５】小信号入力時でイマジナリーショートの条
件が成り立つ時には、トランジスタ２と３には等しい電
流Ｉ1 ／２が流れ、トランジスタ８と９のベース電位Ｖ
B8とＶB9は等しくなる。このとき、トランジスタ８，
９，10のベース電位ＶB8，ＶB9，ＶB10 は、それぞれ次
式（２），（３）で表される。 ＶB8＝ＶB9＝Ｉ1 Ｒ6 ＋Ｉ1 ・ＲC ／２ ・・・（２） ＶB10 ＝Ｉ1 Ｒ6 ・・・（３） ここで、構成要素21〜32で構成される演算増幅回路部の
入力範囲において、トランジスタ２，３，８，９が飽和
に入らないように、定電流源１の電流値Ｉ1 とレベルシ
フト用抵抗６の抵抗値Ｒ6 の関係を、Ｉ1 Ｒ6 ＝ 400mV
程度に設定する必要がある。上記（２），（３）式より
わかるように、トランジスタ８と９のベース電位ＶB8と
ＶB9は、基準電圧であるトランジスタ10のベース電位Ｖ
B10 に比べ差電圧ΔＶB だけ高く、この差電圧ΔＶB は
次式（４）で表される。 ΔＶB ＝Ｉ1 ・ＲC ／２ ・・・（４） ここで、ΔＶB ≒ 150mVと設定すると、トランジスタ８
と９はオフ、トランジスタ10はオンとなり、定電流Ｉ7
は全て、コレクタを接地したトランジスタ10に流れる。
したがって、小信号入力時では、電流スイッチ回路部は
演算増幅回路部と切り離され、演算増幅回路部は単独で
動作する。
件が成り立つ時には、トランジスタ２と３には等しい電
流Ｉ1 ／２が流れ、トランジスタ８と９のベース電位Ｖ
B8とＶB9は等しくなる。このとき、トランジスタ８，
９，10のベース電位ＶB8，ＶB9，ＶB10 は、それぞれ次
式（２），（３）で表される。 ＶB8＝ＶB9＝Ｉ1 Ｒ6 ＋Ｉ1 ・ＲC ／２ ・・・（２） ＶB10 ＝Ｉ1 Ｒ6 ・・・（３） ここで、構成要素21〜32で構成される演算増幅回路部の
入力範囲において、トランジスタ２，３，８，９が飽和
に入らないように、定電流源１の電流値Ｉ1 とレベルシ
フト用抵抗６の抵抗値Ｒ6 の関係を、Ｉ1 Ｒ6 ＝ 400mV
程度に設定する必要がある。上記（２），（３）式より
わかるように、トランジスタ８と９のベース電位ＶB8と
ＶB9は、基準電圧であるトランジスタ10のベース電位Ｖ
B10 に比べ差電圧ΔＶB だけ高く、この差電圧ΔＶB は
次式（４）で表される。 ΔＶB ＝Ｉ1 ・ＲC ／２ ・・・（４） ここで、ΔＶB ≒ 150mVと設定すると、トランジスタ８
と９はオフ、トランジスタ10はオンとなり、定電流Ｉ7
は全て、コレクタを接地したトランジスタ10に流れる。
したがって、小信号入力時では、電流スイッチ回路部は
演算増幅回路部と切り離され、演算増幅回路部は単独で
動作する。
【００１６】これに対し、非反転入力端子ＩＮ+ に正の
大振幅ステップ信号が入力されたときは、電流スイッチ
回路部と演算増幅回路部の動作は次のようになる。すな
わち電流スイッチ回路部では、トランジスタ２はオフ、
トランジスタ３はオンとなり、定電流源１の電流Ｉ1 は
全てトランジスタ３に流れる。これによりトランジスタ
８，９，10のベース電位ＶB8，ＶB9，ＶB10 は、次式
（５），（６），（７）のように表される。 ＶB8 ＝Ｉ1 Ｒ6 ・・・（５） ＶB9 ＝Ｉ1 （Ｒ6 ＋ＲC ） ・・・（６） ＶB10 ＝Ｉ1 Ｒ6 ・・・（７） 上記（５），（６），（７）式からわかるように、トラ
ンジスタ８と10のベース電位ＶB8とＶB10 は等しく、ト
ランジスタ９のベース電位ＶB9は、ＶB8，ＶB10 より差
電圧ΔＶB ′＝Ｉ1 ＲC ＝ 300mVだけ高い。したがっ
て、トランジスタ８と10はオンし、トランジスタ９はオ
フする。
大振幅ステップ信号が入力されたときは、電流スイッチ
回路部と演算増幅回路部の動作は次のようになる。すな
わち電流スイッチ回路部では、トランジスタ２はオフ、
トランジスタ３はオンとなり、定電流源１の電流Ｉ1 は
全てトランジスタ３に流れる。これによりトランジスタ
８，９，10のベース電位ＶB8，ＶB9，ＶB10 は、次式
（５），（６），（７）のように表される。 ＶB8 ＝Ｉ1 Ｒ6 ・・・（５） ＶB9 ＝Ｉ1 （Ｒ6 ＋ＲC ） ・・・（６） ＶB10 ＝Ｉ1 Ｒ6 ・・・（７） 上記（５），（６），（７）式からわかるように、トラ
ンジスタ８と10のベース電位ＶB8とＶB10 は等しく、ト
ランジスタ９のベース電位ＶB9は、ＶB8，ＶB10 より差
電圧ΔＶB ′＝Ｉ1 ＲC ＝ 300mVだけ高い。したがっ
て、トランジスタ８と10はオンし、トランジスタ９はオ
フする。
【００１７】一方、演算増幅回路部の構成要素21〜24で
構成される差動入力段では、トランジスタ21がオン、ト
ランジスタ22がオフとなり、定電流Ｉ30はトランジスタ
21に流れる。トランジスタ23のコレクタ電流ＩC23 は、
トランジスタ21のコレクタ電流ＩC21 と電流スイッチ回
路部のトランジスタ８のコレクタ電流ＩC8の和で、次式
（８）で表される。 ＩC23 ＝ＩC21 ＋ＩC8 ＝Ｉ30＋Ｉ7 ／２ ・・・（８） ここで、位相補償用コンデンサ32の充電電流Ｉ32は、ト
ランジスタ23のコレクタ電流ＩC23 と等しいから、この
充電電流Ｉ32は次式（９）で表される。 Ｉ32＝ＩC21 ＋ＩC8 ＝Ｉ30＋Ｉ7 ／２ ・・・（９）
構成される差動入力段では、トランジスタ21がオン、ト
ランジスタ22がオフとなり、定電流Ｉ30はトランジスタ
21に流れる。トランジスタ23のコレクタ電流ＩC23 は、
トランジスタ21のコレクタ電流ＩC21 と電流スイッチ回
路部のトランジスタ８のコレクタ電流ＩC8の和で、次式
（８）で表される。 ＩC23 ＝ＩC21 ＋ＩC8 ＝Ｉ30＋Ｉ7 ／２ ・・・（８） ここで、位相補償用コンデンサ32の充電電流Ｉ32は、ト
ランジスタ23のコレクタ電流ＩC23 と等しいから、この
充電電流Ｉ32は次式（９）で表される。 Ｉ32＝ＩC21 ＋ＩC8 ＝Ｉ30＋Ｉ7 ／２ ・・・（９）
【００１８】そして、非反転入力端子ＩＮ+ に負の大振
幅ステップ信号が入力されたときの動作は、次のように
なる。すなわち、電流スイッチ回路部では、トランジス
タ２がオン、トランジスタ３がオフし、それによりトラ
ンジスタ９と10がオンし、それぞれＩ7 ／２の電流を流
し、トランジスタ８はオフとなる。一方、演算増幅回路
部の差動入力段では、トランジスタ21がオフ、トランジ
スタ22がオンとなり、定電流Ｉ30はトランジスタ22に流
れる。ここで、トランジスタ24には電流が流れ込まない
から、トランジスタ22のコレクタ電流ＩC22 とトランジ
スタ９のコレクタ電流ＩC9が位相補償用コンデンサ32の
放電電流Ｉ32となり、この放電電流Ｉ32は次式（10）で
表される。 Ｉ32＝ＩC22 ＋ＩC9 ＝Ｉ30＋Ｉ7 ／２ ・・・（10） 上記（９），（10）式より、大振幅ステップ信号入力時
の位相補償用コンデンサ32の放電電流Ｉ32は、次式（1
1）となる。 Ｉ32＝ＩC21 ＋ＩC8＝ＩC22 ＋ＩC9＝Ｉ30＋Ｉ7 ／２ ・・・（11） したがって、スルーレートＳＲは次式（12）で表され
る。 ＳＲ＝Ｉ30／Ｃ32＋Ｉ7 ／２Ｃ32 ・・・（12） 上記（１），（12）からわかるように、本実施例のスル
ーレートＳＲは、従来例のものに比較して、Ｉ7 ／２の
分だけ大きくなる。
幅ステップ信号が入力されたときの動作は、次のように
なる。すなわち、電流スイッチ回路部では、トランジス
タ２がオン、トランジスタ３がオフし、それによりトラ
ンジスタ９と10がオンし、それぞれＩ7 ／２の電流を流
し、トランジスタ８はオフとなる。一方、演算増幅回路
部の差動入力段では、トランジスタ21がオフ、トランジ
スタ22がオンとなり、定電流Ｉ30はトランジスタ22に流
れる。ここで、トランジスタ24には電流が流れ込まない
から、トランジスタ22のコレクタ電流ＩC22 とトランジ
スタ９のコレクタ電流ＩC9が位相補償用コンデンサ32の
放電電流Ｉ32となり、この放電電流Ｉ32は次式（10）で
表される。 Ｉ32＝ＩC22 ＋ＩC9 ＝Ｉ30＋Ｉ7 ／２ ・・・（10） 上記（９），（10）式より、大振幅ステップ信号入力時
の位相補償用コンデンサ32の放電電流Ｉ32は、次式（1
1）となる。 Ｉ32＝ＩC21 ＋ＩC8＝ＩC22 ＋ＩC9＝Ｉ30＋Ｉ7 ／２ ・・・（11） したがって、スルーレートＳＲは次式（12）で表され
る。 ＳＲ＝Ｉ30／Ｃ32＋Ｉ7 ／２Ｃ32 ・・・（12） 上記（１），（12）からわかるように、本実施例のスル
ーレートＳＲは、従来例のものに比較して、Ｉ7 ／２の
分だけ大きくなる。
【００１９】以上のように、本実施例においては、小信
号入力時の特性が変化しないため、簡単に高スルーレー
トを実現できる。更に、定電流源７の電流値Ｉ7 を変え
ることにより、スルーレートを任意に設定することがで
きる。
号入力時の特性が変化しないため、簡単に高スルーレー
トを実現できる。更に、定電流源７の電流値Ｉ7 を変え
ることにより、スルーレートを任意に設定することがで
きる。
【００２０】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、小信号入力時の特性を損なうことな
く、簡単に高スルーレートの演算増幅器を実現すること
ができる。更に、電流スイッチ回路部に含まれる定電流
源の値を変えることにより、スルーレートを任意に設定
することができる。
本発明によれば、小信号入力時の特性を損なうことな
く、簡単に高スルーレートの演算増幅器を実現すること
ができる。更に、電流スイッチ回路部に含まれる定電流
源の値を変えることにより、スルーレートを任意に設定
することができる。
【図１】本発明に係る高スルーレート演算増幅器の実施
例を示す回路構成図である。
例を示す回路構成図である。
【図２】従来の演算増幅器の構成例を示す回路構成図で
ある。
ある。
【図３】演算増幅器におけるスルーレートを説明するた
めの図、及び大振幅ステップ信号入力時の過渡応答波形
を示す図である。
めの図、及び大振幅ステップ信号入力時の過渡応答波形
を示す図である。
１ 定電流源 ２，３ 差動入力段を構成するＰＮＰトランジスタ ４，５ 負荷抵抗 ６ レベルシフト用抵抗 ７ 定電流源 ８，９，10 差動スイッチ回路を構成するＰＮＰトラン
ジスタ 21，22，23，24 差動入力段を構成するＰＮＰ及びＮＰ
Ｎトランジスタ 25，26，27 第２段を構成するＮＰＮトランジスタ 28，29 出力段を構成するＮＰＮ及びＰＮＰトランジス
タ 30，31 定電流源 32 位相補償用コンデンサ
ジスタ 21，22，23，24 差動入力段を構成するＰＮＰ及びＮＰ
Ｎトランジスタ 25，26，27 第２段を構成するＮＰＮトランジスタ 28，29 出力段を構成するＮＰＮ及びＰＮＰトランジス
タ 30，31 定電流源 32 位相補償用コンデンサ
Claims (1)
- 【請求項１】 エミッタを共通にして第１の定電流源を
介して電源に接続し、各ベースをそれぞれ第１及び第２
の信号入力端子に接続した第１及び第２のトランジスタ
と、該第１及び第２のトランジスタのコレクタにそれぞ
れ一端を接続し、他端を共通に接続した第１及び第２の
抵抗と、該第１及び第２の抵抗の共通接続点に一端を接
続し、他端を接地した第３の抵抗と、エミッタを共通に
して第２の定電流源を介して電源に接続し、各ベースを
それぞれ前記第１のトランジスタのコレクタ，前記第２
のトランジスタのコレクタ及び前記第１及び第２の抵抗
の共通接続点に接続した第３，第４及び第５のトランジ
スタとからなり、該第３，第４及び第５のトランジスタ
の各コレクタを、それぞれ第１，第２及び第３の電流端
子とした電流スイッチ回路部と、 エミッタを共通にして第３の定電流源を介して電源に接
続し、各ベースをそれぞれ第２及び第１の信号入力端子
に接続した差動入力段を構成する第６及び第７のトラン
ジスタと、コレクタとベースを前記第６のトランジスタ
のコレクタに接続し、エミッタを接地した第８のトラン
ジスタと、コレクタを前記第７のトランジスタのコレク
タに、ベースを前記第８のトランジスタのベースにそれ
ぞれ接続し、エミッタを接地した第９のトランジスタ
と、ベースを前記第９のトランジスタのコレクタに接続
し、エミッタを接地した第10のトランジスタと、該第10
のトランジスタのコレクタに接続された負荷及び出力回
路と、前記第10のトランジスタのコレクタとベース間に
接続した位相補償用コンデンサとで構成された演算増幅
回路部とからなり、 前記電流スイッチ回路部の第１の電流端子を前記第８の
トランジスタのコレクタに、前記第２の電流端子を前記
第９のトランジスタのコレクタに、前記第３の電流端子
を接地電位にそれぞれ接続したことを特徴とする演算増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274778A JPH07106872A (ja) | 1993-10-07 | 1993-10-07 | 高スルーレート演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274778A JPH07106872A (ja) | 1993-10-07 | 1993-10-07 | 高スルーレート演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106872A true JPH07106872A (ja) | 1995-04-21 |
Family
ID=17546435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274778A Withdrawn JPH07106872A (ja) | 1993-10-07 | 1993-10-07 | 高スルーレート演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106872A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987420B2 (en) | 2002-10-01 | 2006-01-17 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
| JP2007288348A (ja) * | 2006-04-13 | 2007-11-01 | Magnachip Semiconductor Ltd | 演算増幅回路 |
| JP2011049797A (ja) * | 2009-08-27 | 2011-03-10 | New Japan Radio Co Ltd | 演算増幅器 |
-
1993
- 1993-10-07 JP JP5274778A patent/JPH07106872A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987420B2 (en) | 2002-10-01 | 2006-01-17 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
| US7049890B2 (en) | 2002-10-01 | 2006-05-23 | Nec Electronics Corporation | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range |
| JP2007288348A (ja) * | 2006-04-13 | 2007-11-01 | Magnachip Semiconductor Ltd | 演算増幅回路 |
| JP2011049797A (ja) * | 2009-08-27 | 2011-03-10 | New Japan Radio Co Ltd | 演算増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10123182A (ja) | ウィンドウコンパレータ回路 | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US5719529A (en) | Operational amplifier and digital signal transfer circuit | |
| JP2774881B2 (ja) | ガンマ補正回路 | |
| US5576638A (en) | Level shift circuit with DC component extraction and controlled current mirrors | |
| US5880639A (en) | Amplification circuit | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JP4427198B2 (ja) | 半導体集積回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| US20020163378A1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JP2911654B2 (ja) | コンパレータ回路 | |
| JP2914011B2 (ja) | 電流スイッチ回路 | |
| JPS626367B2 (ja) | ||
| JPH11177353A (ja) | 電圧電流変換回路 | |
| JPH06103813B2 (ja) | 電圧制御増幅回路 | |
| JP3150002B2 (ja) | 出力回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPH04368080A (ja) | スイッチ回路 | |
| JPH0353803B2 (ja) | ||
| JPH02162837A (ja) | Ｄ／ａ変換器 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |