JPH0550885B2 - - Google Patents
Info
- Publication number
- JPH0550885B2 JPH0550885B2 JP61010417A JP1041786A JPH0550885B2 JP H0550885 B2 JPH0550885 B2 JP H0550885B2 JP 61010417 A JP61010417 A JP 61010417A JP 1041786 A JP1041786 A JP 1041786A JP H0550885 B2 JPH0550885 B2 JP H0550885B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- output
- differential
- current
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動電流源に関し、特に差動出力型の
電流源に関する。
電流源に関する。
従来、この種の差動出力型の電流源としては、
カレントミラー回路を主体とした回路構成となつ
ていた。例えば第２図に示すようなものがある。
同図において、端子１０，１１が差動出力端子で
それぞれ負荷Zeに対し、吐出し電流IX、吸込み電
流IYを出力する。カレントミラー回路３１はミラ
ー比0.5：１、カレントミラー回路３２〜３５は
それぞれミラー比１：１である。基準電流I1を流
す電流源と、伝達コンダクタンスアンプGn（以降
Gnアンプと称す）と、Gnアンプの出力端子１
９，２１と、入力端子IN及び同一抵抗値の抵抗
Ｒ９，Ｒ１０を有している。基準電流源の電流I1
は、カレントミラー回路３２，３１，３４を通つ
て差動型の電流として出力される。抵抗R9，R10
は端子１０，２２間電圧と端子１１，２３間電圧
との整合性を検出するもので、それぞれの電圧に
比例した電流がカレントミラー３３と３５とに流
れる。整合がとれていないとGnアンプが駆動さ
れ、Gnアンプの出力電流は、電流加算点A1，A2
及びカレントミラー回路３１，３４を通つて差動
出力端子１０，１１に負帰置される。こうして差
動出力端子１０，１１のバランスがとれ、カレン
トミラー回路３１、又は３４の一方が飽和する事
のない差動電流源が得られる。
カレントミラー回路を主体とした回路構成となつ
ていた。例えば第２図に示すようなものがある。
同図において、端子１０，１１が差動出力端子で
それぞれ負荷Zeに対し、吐出し電流IX、吸込み電
流IYを出力する。カレントミラー回路３１はミラ
ー比0.5：１、カレントミラー回路３２〜３５は
それぞれミラー比１：１である。基準電流I1を流
す電流源と、伝達コンダクタンスアンプGn（以降
Gnアンプと称す）と、Gnアンプの出力端子１
９，２１と、入力端子IN及び同一抵抗値の抵抗
Ｒ９，Ｒ１０を有している。基準電流源の電流I1
は、カレントミラー回路３２，３１，３４を通つ
て差動型の電流として出力される。抵抗R9，R10
は端子１０，２２間電圧と端子１１，２３間電圧
との整合性を検出するもので、それぞれの電圧に
比例した電流がカレントミラー３３と３５とに流
れる。整合がとれていないとGnアンプが駆動さ
れ、Gnアンプの出力電流は、電流加算点A1，A2
及びカレントミラー回路３１，３４を通つて差動
出力端子１０，１１に負帰置される。こうして差
動出力端子１０，１１のバランスがとれ、カレン
トミラー回路３１、又は３４の一方が飽和する事
のない差動電流源が得られる。
上述した従来の差動型電流源が、ミラー回路を
多用するので、ミラー回路個有のエラー即ち、ミ
ラー回路の入力端子側にシリーズに入る複数個の
ダイオード電圧値のオフセツト、有限電流増幅率
hfeによるエラー、電流値の増減によるミラー比
エラーがある。この為精度上問題があつた。
多用するので、ミラー回路個有のエラー即ち、ミ
ラー回路の入力端子側にシリーズに入る複数個の
ダイオード電圧値のオフセツト、有限電流増幅率
hfeによるエラー、電流値の増減によるミラー比
エラーがある。この為精度上問題があつた。
本発明の差動型電流は、差動入出力演算増幅器
と、差動入出力演算増幅器の正相入力端子と逆相
出力端子との間に接続された第１の抵抗と、逆相
入力端子と正相出力端子との間に接続された第２
の抵抗と、正相入力端子と正相出力端子との間に
直列に接続された第３、第４の抵抗と、逆相入力
端子と逆相出力端子との間に直列に接続された第
５、第６の抵抗と、正相出力端子と逆相出力端子
との間に直列に接続された第７、第８の抵抗とを
有し、第７の抵抗と第８の抵抗との接続点が前記
差動入出力演算増幅器の同相入力端子に接続さ
れ、電流源が正相または逆相の入力端子に接続さ
れ、第３の抵抗と第４の抵抗との接続点と前記第
５の抵抗と第６の抵抗との接続点とを差動出力端
子とすることを特徴とする。
と、差動入出力演算増幅器の正相入力端子と逆相
出力端子との間に接続された第１の抵抗と、逆相
入力端子と正相出力端子との間に接続された第２
の抵抗と、正相入力端子と正相出力端子との間に
直列に接続された第３、第４の抵抗と、逆相入力
端子と逆相出力端子との間に直列に接続された第
５、第６の抵抗と、正相出力端子と逆相出力端子
との間に直列に接続された第７、第８の抵抗とを
有し、第７の抵抗と第８の抵抗との接続点が前記
差動入出力演算増幅器の同相入力端子に接続さ
れ、電流源が正相または逆相の入力端子に接続さ
れ、第３の抵抗と第４の抵抗との接続点と前記第
５の抵抗と第６の抵抗との接続点とを差動出力端
子とすることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第
１図に示す回路は、入力端子I+，I-と、入力端子
I+，I-に加わる電圧の極性と逆極性電圧がそれぞ
れ増巾出力される出力端子，Ｑと、出力電圧の
バランス検出端子CMとを有する差動入出力型演
算増幅器１と、抵抗値が等しく設定された４本の
抵抗Ｒ１〜Ｒ４と、抵抗値が等しく設定された抵
抗Ｒ５，Ｒ６と、抵抗値が等しく設定され、それ
ぞれバランス検出端子CMと差動出力端子Ｑ，
との間に接続された抵抗Ｒ７，Ｒ８と、負荷Zeに
電流値IX，IYなる出力電流を吐出し、吸込み供給
をする差動出力端子２，３と、電流値I1，I0なる
電流を切り換える電流スイツチ回路４１とから成
る。
１図に示す回路は、入力端子I+，I-と、入力端子
I+，I-に加わる電圧の極性と逆極性電圧がそれぞ
れ増巾出力される出力端子，Ｑと、出力電圧の
バランス検出端子CMとを有する差動入出力型演
算増幅器１と、抵抗値が等しく設定された４本の
抵抗Ｒ１〜Ｒ４と、抵抗値が等しく設定された抵
抗Ｒ５，Ｒ６と、抵抗値が等しく設定され、それ
ぞれバランス検出端子CMと差動出力端子Ｑ，
との間に接続された抵抗Ｒ７，Ｒ８と、負荷Zeに
電流値IX，IYなる出力電流を吐出し、吸込み供給
をする差動出力端子２，３と、電流値I1，I0なる
電流を切り換える電流スイツチ回路４１とから成
る。
端子２，３から見た差動電流源の出力インピー
ダンスは、端子２，３間電圧と端子，Ｑ間電圧
の伝送利得が＋１の為、端子２から抵抗Ｒ５側を
見たインピーダンス、又端子３から抵抗Ｒ６側を
見たインピーダンスは、無限大となる。従つて出
力インピーダンスは、抵抗Ｒ１〜Ｒ４の和とな
る。端子２と端子３とのアンバランス性は、抵抗
Ｒ７と抵抗Ｒ８とで検出できる。これは、通常抵
抗Ｒ１〜Ｒ４のインピーダンスを抵抗Ｒ５，Ｒ６
に比し十分大きくとつてあるので可能である。抵
抗Ｒ７と抵抗Ｒ８との中点は、バランス検出端子
CMに帰還接続されており、端子２と端子３との
電圧のバランスを保つ事ができる。
ダンスは、端子２，３間電圧と端子，Ｑ間電圧
の伝送利得が＋１の為、端子２から抵抗Ｒ５側を
見たインピーダンス、又端子３から抵抗Ｒ６側を
見たインピーダンスは、無限大となる。従つて出
力インピーダンスは、抵抗Ｒ１〜Ｒ４の和とな
る。端子２と端子３とのアンバランス性は、抵抗
Ｒ７と抵抗Ｒ８とで検出できる。これは、通常抵
抗Ｒ１〜Ｒ４のインピーダンスを抵抗Ｒ５，Ｒ６
に比し十分大きくとつてあるので可能である。抵
抗Ｒ７と抵抗Ｒ８との中点は、バランス検出端子
CMに帰還接続されており、端子２と端子３との
電圧のバランスを保つ事ができる。
次に出力電流IX，IYは次式で表わされる。
IX＝I1／２×R3／R6＝IY
従つて、抵抗R3と抵抗R6との比により、容易
に基準電流の電流値I1を増幅できる。又、電流値
I0とI1とを切換える事により、異なつた差動電流
値を出力でき、データ伝送に利用できる。
に基準電流の電流値I1を増幅できる。又、電流値
I0とI1とを切換える事により、異なつた差動電流
値を出力でき、データ伝送に利用できる。
以上説明したように本発明は、高利得、入力オ
セツト電圧が小さく、入力インピーダンスが高い
差動入出力演算増幅器を使用することにより、高
精度なバランスのとれた差動型電流源を実現でき
る効果がある。又、回路的にもシンプルな構成に
できる。
セツト電圧が小さく、入力インピーダンスが高い
差動入出力演算増幅器を使用することにより、高
精度なバランスのとれた差動型電流源を実現でき
る効果がある。又、回路的にもシンプルな構成に
できる。
第１図は本発明の一実施例の回路図、第２図は
従来の差動電流源の回路図である。 １……差動入出力演算増巾器、R1〜R10……抵
抗、Ｉ，I0……基準電流、IX……吐き出し電流、
IY……吸込み電流、Ze……負荷抵抗、３１〜３５
……カレントミラー回路、Gn……伝達コンダク
タンスアンプ。
従来の差動電流源の回路図である。 １……差動入出力演算増巾器、R1〜R10……抵
抗、Ｉ，I0……基準電流、IX……吐き出し電流、
IY……吸込み電流、Ze……負荷抵抗、３１〜３５
……カレントミラー回路、Gn……伝達コンダク
タンスアンプ。
Claims (1)
- １ 差動入出力演算増幅器と、該差動入出力演算
増幅器の正相入力端子と逆相出力端子との間に接
続された第１の抵抗と、逆相入力端子と正相出力
端子との間に接続された第２の抵抗と、正相入力
端子と正相出力端子との間に直列に接続された第
３、第４の抵抗と、逆相入力端子と逆相出力端子
との間に直列に接続された第５、第６の抵抗と、
正相出力端子と逆相出力端子との間に直列に接続
された第７、第８の抵抗とを有し、第７の抵抗と
第８の抵抗との接続点が前記差動入出力演算増幅
器の同相入力端子に接続され、電流源が正相また
は逆相の入力端子に接続され、前記第３の抵抗と
第４の抵抗との接続点と前記第５の抵抗と第６の
抵抗との接続点とを差動出力端子とすることを特
徴とする差動電流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010417A JPS62168403A (ja) | 1986-01-20 | 1986-01-20 | 差動電流源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010417A JPS62168403A (ja) | 1986-01-20 | 1986-01-20 | 差動電流源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62168403A JPS62168403A (ja) | 1987-07-24 |
| JPH0550885B2 true JPH0550885B2 (ja) | 1993-07-30 |
Family
ID=11749569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010417A Granted JPS62168403A (ja) | 1986-01-20 | 1986-01-20 | 差動電流源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62168403A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5320503B2 (ja) * | 2010-09-10 | 2013-10-23 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5715531B2 (ja) | 2010-09-10 | 2015-05-07 | 旭化成エレクトロニクス株式会社 | シングル差動変換回路 |
-
1986
- 1986-01-20 JP JP61010417A patent/JPS62168403A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5320503B2 (ja) * | 2010-09-10 | 2013-10-23 | 旭化成エレクトロニクス株式会社 | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62168403A (ja) | 1987-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351969A (ja) | 電流測定回路 | |
| EP0453680B1 (en) | Three-terminal operational amplifier and applications thereof | |
| JPH0550885B2 (ja) | ||
| JPS63185107A (ja) | 電圧制御型電流源 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4429284A (en) | Operational amplifier | |
| JPH0547868B2 (ja) | ||
| JP2710507B2 (ja) | 増幅回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| US3548330A (en) | Bipolar amplifier | |
| US6891437B2 (en) | Current amplifier structure | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JPH0346581Y2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0619208Y2 (ja) | 可変利得回路 | |
| JPH0478044B2 (ja) | ||
| US4530044A (en) | Self-balancing DC-substitution measuring system | |
| JPH055503Y2 (ja) | ||
| JPS6031126B2 (ja) | Ｂｔｌ増巾回路 | |
| JPH0495406A (ja) | 差仂増巾回路 | |
| US6031409A (en) | Three-input multiplier and multiplier core circuit used therefor | |
| JPS6223164Y2 (ja) | ||
| JPS6126848B2 (ja) | ||
| JPH0316066Y2 (ja) | ||
| JPH0316065Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |