JPH02174414A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関し、例えば電流制
御型の複数からなるフィルタ回路を内蔵したものに利用
して有効な技術に関するものである。

〔従来の技術〕

フィルタの基本的回路としては、例えば＠ＣＱ出版社昭
和５０年１０月２０日発行「実用電子回路ハンドブック
（２）」頁２８１に記載しであるようなアクティブフィ
ル回路がある。このアクティブフィルタ回路では、その
カットオフ周波数のバラツキを抑えるためにキャパシタ
Ｃや抵抗Ｒといった時定数回路を外部部品により構成す
るものである。

〔発明が解決しようとする課題〕

フィルタ回路の全素子を半Ｗ体集積回路に内蔵させると
、その時定数は半導体集積回路の製造バラツキをそのま
ま受けることになる。例えば、抵抗素子は、その抵抗値
が約±２５％ものバラツキを持ち、キャパシタはその容
量値が±３０％ものバラツキを持つ。したがって、これ
らの抵抗素子とキャパシタからなる時定数回路の時定数
は、約±６０％もの大きなバラツキを持つ結果となる。

このような大きなバラツキを持つフィルタ回路が半導体
集積回路に２個以上存在すると、各フィルタ回路に上記
のバラツキが存在するため、トータルシステムでの特性
が取れなくなる。

この発明の目的は、簡単な構成でフィルタ特性のバラツ
キを補正できる半導体集積回路装置を提供することにあ
る。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、差動トランジスタのエミッタ電流の制御によ
ってカットオフ周波数が変化させられる複数のフィルタ
回路に対して、抵抗のトリミングにより形成された制御
電流を受ける電流ミラー回路により、上記差動トランジ
スタのエミッタ電流を形成するものとしてそれぞれカッ
トオフ周波数を一括して補正する。

〔作　用〕

上記した手段によれば、半導体集積回路に形成される素
子特性は、は＼゛同一バラツキを持つから１個所の抵抗
トリミングにより簡単に各フィルタ回路の時定数を合わ
せることができる。

〔実施例〕

第１図には、この発明に係る半導体集積回路装置の要部
一実施例の回路図が示されている。同図の各回路ブロッ
ク及び回路素子は、公知の半導体集積回路の製造技術に
よって、特に制限されないが、単結晶シリコンのような
１個の半導体基板上において形成される。

この実施例では、ブラックボックスで示したロウパスフ
ィルタ、バイパスフィルタ及びノツチフィルタの各フィ
ルタ回路は、そのカットオフ周波数（時定数）が電流■
ｌないし■３によりそれぞれ調整可能にされる。このよ
うなフィルタ回路に関しては後に詳細に説明する。

上記各フィルタ回路の電流１１ないしＩ３は、トランジ
スタＱ２２ないしＱ２４により形成される。これらのト
ランジスタＱ２２ないしＱ２４のエミッタには、エミッ
タ抵抗ＲＩＯないしＲ１２がそれぞれ接続されている。

上記トランジスタＱ２２ないしＱ２４は、そのベースが
共通に接続され、トランジスタＱ２０とともに電流ミラ
ー形態に接続される。なお、トランジスタＱ２Ｑは、そ
のベースとコレクタがトランジスタＱ２１のエミッタと
ベースを介して接続されている。トランジスタＱ２０の
コレクタには、電流設定用の抵抗Ｒ９を介して基準電圧
Ｖｒｅｆ２に接続される。この基準電圧Ｖｒｅｆ２には
、上記トランジスタＱ２１のコレクタも接続される。

上記構成において、トランジスタＱ２０に流れるエミッ
タ電流を可変にするために、言い換えるならば、上記各
フィルタ回路に流れる電流１１ないし１３を可変にする
ために、トランジスタＱ２０のエミッタには、並列形態
に接続されたトリミング抵抗Ｒ５ないしＱ８が設けられ
る。

上記トリミング抵抗Ｒ５ないしＱ８は、例えばレーザー
光線の照射によって、その並列接続配線が選択的に遮断
される。例えば、上記抵抗Ｒ５ないしＲ８が全て並列形
態に接続された状態が、最も合成抵抗値が小さく、抵抗
Ｒ５ないしＲ７を順の接続配線を順に切断することによ
り合成抵抗値を大きくする。このようなトランジスタＱ
２０のエミッタ抵抗の抵抗値を大きくすると、抵抗Ｒ９
との分圧比が変化してトランジスタＱ２０のベース電位
ＶＣを上昇させ、各電流ＩｆないしＩ３を一定比率で増
加させるように作用する。

なお、抵抗Ｒ９を同様な並列形態からなる抵抗素子を用
い、その並列接続配線を選択的に切断することにより合
成抵抗値を大きくすると、上記の場合とは逆エミッタ側
の合成抵抗値との抵抗比が変化してトランジスタＱ２０
のベース電位ＶＣを低下させ、各電流■１ないしＩ３を
一定比率で減少させるように作用する。

第２図には、上記フィルタ回路の一実施例の回路図が示
されている。

ＰＮＰ型の入力トランジスタＱｌとＱ２のエミッタと電
源電圧Ｖｃｃとの間には、それぞれ定電流源ＩＯが設け
られる。これらの入力トランジスタＱ１とＱ２のエミッ
タ間には、信号電流を得るための抵抗Ｒ１が設けられる
。そして、上記トランジスタＱｌとＱ２のコレクタには
、アクティブ負荷回路を構成するダイオード接続のＮＰ
Ｎ）ランジスタＱ３とＱ４が接続される。これらのトラ
ンジスタＱ３とＱ４の共通エミッタ（カソード側）は、
ダイオード形態のＮＰＮ　）ランジスタＱ５を介して接
地電位点に結合される。これらの回路素子は差動入力段
を構成する。

上記トランジスタＱ１とＱ２のコレクタ電流が流れるダ
イオード接続のトランジスタＱ３．Ｑ４により形成され
た出力電圧は、可変電圧電流変換回路を構成するＮＰＮ
型の差動トランジスタＱ６゜Ｑ７のベースに供給される
。

上記可変電圧電流変換回路は、上記差動トランジスタＱ
６とＱ７と、そのコレクタに設けられたアクティブ負荷
回路を構成する電流ミラー形態のＰＮＰ　）ランジスタ
Ｑ８とＱ９及び差動トランジスタＱ６とＱ７の共通エミ
ッタに上記電流Ｉｔを流すトランジスタＱ２２と抵抗Ｒ
ＩＯからなる前記のような可変電流源回路が設けられる
。この可変電圧電流変換回路の差動トランジスタＱ６と
Ｑ７により形成された信号電流は後述するキャパシタＣ
１の充放電電流とされ、その信号が上記差動入力段の帰
還端子であるトランジスタＱ２のベースに帰還される。

この帰還端子と接地電位との間には、フィルタ回路を構
成するキャパシタＣ１が設けられる。このキャパシタＣ
１は、半導体集積回路に内蔵される。例えば、キャパシ
タＣ１としては、電圧依存性を持たない層間絶縁膜とそ
れを挟む２つの電極とから構成される。この他、キャパ
シタを半導体集積回路に構成する方法は、種々公知であ
るのでこの実施例のフィルタ回路に適したものを用いる
ようにすればよい。

差動入力段は、その非反転入力（＋）であるトランジス
タＱ１のベースに供給される入力信号■ｉｎと、その反
転入力（−）であるトランジスタＱ２のベースの直流電
位が等しくなるように作動する。交流的には反転入力（
−）にはキャパシタＣＩが設けられているため、入力信
号Ｖｔｎがその高域周波数で減衰されるため、この反転
入力（−）の信号は、適当なバッファ回路を設けて出力
させることによりロウバスフィルタ回路を構成すること
ができる。

この実施例では、このロウバスフィルタ出力をバッファ
回路Ａ３に入力する。このバッファ回路Ａ３の出力と上
記入力信号Ｄｉｎとは演算増幅回路Ａ２と、抵抗Ｒ１１
、Ｒ１２からなる減算回路により減算して出力信号Ｖｏ
ｕｔを形成する。

ここで、トランジスタＱ３．Ｑ４のオン抵抗値をｒｄｌ
とし、トランジスタ６、Ｑ７のエミッタ抵抗の抵抗値を
ｔｅｌとすると、 ｒ　ｄ　１　＝　（ｋＴ／　Ｑ）÷Ｉｏとなり、ｒｅｌ
＝（ｋＴ／ｑ）÷１１／２となる。ここで、上記のｋＴ
／ｑは、約２６ｍＶである。上記電流１１は、前記のよ
うな抵抗のトリミングによって変化させられるから、そ
れに応じて抵抗ｒｅｌも変化させられる。

上記第２図の回路において、人力信号Ｖｉｎが入力され
ると、（Ｖａｎ　−Ｖ　ｘ）　／Ｒ１なる電流がトラン
ジスタＱ１のコレクタより出力され、その位相反転され
た電流がトランジスタＱ２のコレクタより出力される。

ダイオード接続のトランジスタＱ３とＱ４は負荷として
作用し、ここで形成される信号電圧はｒ　ｄ　１　　（
Ｖｉｎ−Ｖｘ）　／Ｒ１になる。

この信号電圧は、上記可変電圧電流変換回路を構成する
差動トランジスタＱ６．Ｑ７のベースに供給される入力
電圧となる。

上記差動トランジスタＱ６、Ｑ７のエミッタ抵抗は上記
のようにｒｅｌであるから、トランジスタンジスタＱ６
とＱ７のコレクタからは次のような電流が得られる。

可変電圧電流変換回路においては、上記の信号電圧ｒｄ
　１　　（Ｖｉｎ−Ｖｘ）／Ｒ１が差動トランジスタＱ
６、Ｃ７のエミッタ抵抗ｒｅｌに印加されることにより
信号電流を形成するものであり、形成された信号電流は
（ｒ　ｄ　１　（Ｖｉｎ−Ｖｘ）　／Ｒ１）＋ｒｅｌと
なる。この電流が上記キャパシタＣ１に供給される。こ
のキャパシタＣ１は、高周波数成分を減衰させるように
作用するから、信号Ｖｘは Ｖｘ＝　（（Ｖｉｎ−Ｖｘ）／Ｒ１）Ｘｒｄ１／ｒｅ１
×ｊωＣ１・　・　・（１）また、上記減算回路では Ｖｉｎ−Ｖｘ／２　＋Ｖｏｕｔ　−Ｖｘ／２＝０　　　
（２）が成立するから、 上記（１）と（２）式から入出力の伝達関数は、次式（
３）のようになる。

Ｖｏｕｔ／Ｖｉｎ＝ （ｊωｃ１　・Ｒ１（ｔｅｌ／ｒｄｌ））＋（１＋ｊω
ｃ１・Ｒ１（ｒｅｌ／ｒｄｌ））・　・　・（３） （３）式は、バイパスフィルタを示しており、そのカッ
トオフ周波数ｆＨは、 ｆｏ　＝１／　（２πＣ１・Ｒ１）ｒｅ　１／ｒｄ　ｌ
により表される。

上記の時定数は、Ｃ１・Ｒ１（ｒｅｌ／ｒｄ１）のよう
に、（ｒｅ　Ｌ／ｒｄ　１）＞ｌに設定することにより
、キャパシタＣ１の容量値を等価的に大きくしたものと
みなすことができる。これにより、半導体集積回路に内
蔵される比較的小さな容量値のキャパシタを用いて、比
較的大きな時定数、言い換えるならば、比較的低いカッ
トオフ周波数を持つフィルタ回路を得ることができる。

また、上記抵抗ｒｅｌの抵抗値を電流１１の調整により
補正できる。これに応じて、上記カットオフ周波数ｆＨ
の半導体集積回路の素子特性のバラツキによる変動を補
正することができる。

第３図には、上記フィルタ回路の他の一実施例の回路図
が示され、第４図には、その等価回路のブロック図が示
されている。

入力信号Ｖｉｎと帰還信号Ｖｘとは、前記第２図の回路
と同様な差動入力段ＡＩに供給される。

差動入力段Ａ１における差動トランジスタＱｌとＣ２の
コレクタ電流が流れるダイオード接続のトランジスタＱ
３．Ｑ４により形成された出力電圧は、可変電圧電流変
換回路ｖｖｒｃと電圧電流変換回路ＶＩＣを構成するＮ
ＰＮ型の差動トランジスタＱ６．Ｑ７及びＱＩＯ，Ｑｌ
ｌのベースに供給される。

可変電圧電流変換回路ＶＶＩＣは、前記同様に差動トラ
ンジスタＱ６と０７と、そのコレクタに設けられたアク
ティブ負荷回路を構成する電流ミラー形態のＰＮＰ　）
ランジスタＱ８とＱ９及び差動トランジスタＱ６とＣ７
の共通エミッタに設けられた可変電流源１１を構成する
トランジスタＱ２２とエミッタ抵抗ＲＩＯとから構成ら
れる。上記可変電圧電流変換回路ＶＶＩＣの差動トラン
ジスタＱ６とＣ７により形成された信号電流は前記同様
なキャパシタＣ１の充放電電流とされ、その信号が上記
差動入力段Ａ１の帰還端子であるトランジスタＱ２のベ
ースに帰還される。

上記差動入力段ＡＩの出力信号を受ける電圧電流変換回
路ＶＩＧは、上記差動トランジスタＱ１０とＱｌｌと、
そのコレクタに設けられた上記同様なＰＮＰ　トランジ
スタＱ１２とＣ１３からなる電流ミラー形態のアクティ
ブ負荷回路と、上記差動トランジスタＱＩＯとＱｌｌの
共通エミッタに設けられた定電流源ＩＯとから構成され
る。

上記可変電圧電流変換回路ＶＶＩＣの出力信号と電流電
圧変換回路ＶＩＣの出力信号とは加算回路を構成する演
算増幅回路Ａ２の非反転入力（＋）と反転入力（−）に
供給される。すなわち、上記演算増幅回路Ａ２は、差動
回路と出力回路からなる。差動回路は、上記各電圧電流
変換回路■ＶＩＣとＶＩＣの出力信号を受けるＮＰＮ型
の差動トランジスタＱ１４とＱ１５、及びそのコレクタ
に設けられ、アクティブ負荷として作用する電流ミラー
形態のＰＮＰ　ｌ−ランジスタＱ１６、Ｑ１７と、上記
出力側トランジスタＱ１７のベースとコレクタとの間に
設けられた位相補償用のキャパシタＣ２及び上記差動ト
ランジスタＱ１４とＱ１５の共通エミッタに設けられた
定電流源１ｏとから構成される。出力回路は、エミッタ
フォロワ出力トランジスタＱ１Ｂと、そのエミッタに設
けられた定電流源１ｏから構成される。

演算増幅回路Ａ２の非反転入力（＋）とされるトランジ
スタＱ１４のベースには、上記可変電圧電流変換回路Ｖ
ＶＩＧの出力端子であるトランジスタＱ６、Ｃ８の共通
接続されたコレクタに接続される。上記演算増幅回路Ａ
２の反転入力（−）とされるトランジスタＱ１５のベー
スには、上記電圧電流変換回路ＶｔＣの出力端子である
トランジスタＱＩＯ１Ｑ１３共通接続されたコレクタに
接続される。

そして、この演算増幅回路Ａ２を加算回路として動作さ
せるため、出力端子と反転入力（−）との間には、帰還
抵抗Ｒ２が設けられる。すなわち、抵抗Ｒ２は、出力ト
ランジスタＱ１８のエミッタと、差動トランジスタＱ１
５のベースとの間に挿入される。

上記実施例のフィルタ回路の動作を説明する。

差動入力段ＡＩは、その非反転入力（＋）であるトラン
ジスタＱ１のベースに供給される入力信号Ｖｉｎと、そ
の反転入力（−）であるトランジスタＱ２のベースの直
流電位が等しくなるように作動する。交流的には反転入
力（−）にはキャパシタＣ１が設けられているため、入
力信号Ｖｉｎがその高域周波数で減衰されるため、前記
同様にこの反転入力（−）はロウパスフィルタの出力と
して利用することができる。

入力信号Ｖｉｎが入力されると、（Ｖｉｎ−Ｖｘ）／Ｒ
１なる電流がトランジスタＱ１のコレクタより出力され
、その位相反転された電流がトランジスタＱ２のコレク
タより出力される。ダイオード接続のトランジスタＱ３
とＣ４は、負荷として作用し、そのオン抵抗をｒｄｌと
すると、上記信号電圧はｒｄｌ　　（Ｖｉｎ−Ｖｘ）／
Ｒ１になる。この信号電圧は、上記可変電圧電流変換回
路ｖｖｒｃと電圧電流変換回路ｖｒｃを構成する差動ト
ランジスタの入力電圧となる。

差動トランジスタＱ６、Ｃ７のエミッタ抵抗を抵抗ｔｅ
ｌとするとトランジスタＱ６とＣ７のコレクタからは次
のような電流が得られる。

可変電圧電流変換回路ＶＶＩＣにおいては、上記の信号
電圧ｒ　ｄ　１　　（Ｖｉｎ−Ｖｘ）　／Ｒ１が差動ト
ランジスタＱ６、Ｃ７のエミッタ抵抗ｒｅｌに印加され
ることにより信号電流を形成するものであり、形成され
た信号電流は（ｒ　ｄ　ｌ　　（Ｖｉｎ−Ｖｘ）／ＲＬ
）÷ｔｅｌとなる。この電流が上記キャパシタＣ１に供
給される。キャパシタＣ１は、高周波数成分を減衰させ
るように作用するから、信号Ｖｘはロウパスフィルタ出
力特性を持つものとなる。このように、差動入力段ＡＩ
に帰還される信号がロウパスフィルタ特性を持つから、
高周波成分の帰還量が減少されることに応じて、差動入
力段Ａｌの出力信号はバイパスフィルタ特性を持つよう
になる。

この実施例では、上記差動入力段ＡＩの出力信号が、電
圧電流変換回路ＶＩＣの差動トランジスタＱＩＯ，Ｑｌ
ｌにより、（ｒ　ｄ　１　　（Ｖｉｎ　−ＶＸ）／Ｒ１
）÷ｒｅ２の電流信号に変換され、加算回路Ａ２の帰還
抵抗Ｒ２に流れるものとなる。

すなわち、上述の動作説明より、次式（１）と（２）が
成立する。

Ｖｘ＝　（（Ｖｉｎ−Ｖｘ）／Ｒ１）Ｘｒｄｌ／ｒｅｌ
ｘｊωｃ１　　・・１４）Ｖｏｕｔ　−（（Ｖｉｎ−Ｖ
ｘ）　／Ｒ１）　Ｘ（ｒｄｌ／ｒｅ２）ｘＲ２＋Ｖｘ−
・［５）上記（４）と（５）式から入出力の伝達関数は
、次式（６）のようになる。

Ｖｏｕｔ　／　Ｖｉｎ＝ （１＋ｊωＣ１（ｒｅ２／ｒｄｌ）ＸＲ２）÷（１＋ｊ
ωＣ１（ｒｅｌ／ｒｄｌ）　　・Ｒ１）・　・　・　・
　・（６） （６）式によると、上記抵抗Ｒ１とＲ２の抵抗値の大き
さによって、ロウパスフィルタにもバイパスフィルタに
もなることがわかる。

Ｒ１＜Ｒ２のときには、第５図に実線で示すように低域
カットオフ周波数ｆＬがＣ１−Ｒ２（ｔｅｌ／ｒｅ２）
、高域カットオフ周波数ｆＨがＣｌ−Ｒ１（ｒｅ　１／
ｒｅ２）となるハイハスフィルタとなる。逆に、Ｒ１＞
Ｒ２のときには、第５図に点線で示すように低域カット
オフ周波数ｆＬがＣ１・Ｒ１（ｔｅｌ／ｒｅ２）　、高
域カットオフ周波数ｆｌ（がＣ１・Ｒ２（ｒｅｌ／ｒｅ
２）となるロウパスフィルタとなる。

次に、時定数は、ＣＲ（ｒ　ｅ　１／ｒ　ｅ　２）のよ
うに、抵抗ｔｅｌが可変電流源■ｌの電流値によって変
化させられるから、前記の抵抗トリミングに応じてその
バラツキを補正するように作用するとともに、（ｒｅｌ
／ｒｅ２）＞１に設定することにより、キャパシタＣ１
の容量値を大きくしたものとみなすことができる。これ
により、半導体集積回路に内蔵される比較的小さな容量
値のキャパシタを用いて比較的大きな時定数を得ること
ができる。

第６図には、ノツチフィルタ回路の一実施例のブロック
図が示されている。

同図の差動入力段ＡＩ、第１の可変電圧電流変換回路Ｖ
ＶＩＣＩ及び演算増幅回路Ａ２は、前記第３図の回路と
同様な回路から構成される。

この実施例では、ノツチフィルタ特性を得るために、差
動入力段Ａｌの出力信号は、第２の可変電圧電流変換回
路ＶＶＩＣ２に供給される。第２の可変電圧電流変換回
路ＶＶ夏Ｃ２の出力端子と所定のバイアス端子ＶＢとの
間には負荷抵抗Ｒ２が設けられる。上記第１と第２の可
変電圧電流変換回路ＶＶＩＣＩ、ＶＶＩＣ２の出力間に
は、キャパシタＣ２が設けられる。上記第２の可変電圧
電流変換回路ＶＶＩＣ２の出力信号ｖｙと入力信号Ｖｉ
ｎとは、演算増幅回路Ａ２による加算回路で加算される
。すなわち、入力信号Ｖｉｎは、演算増幅回路Ａ２の非
反転入力端子（＋）に供給され、信号ｖｙは、抵抗Ｒ３
を介して反転入力端子（＋）に供給され、この反転入力
（−）と出力との間には抵抗Ｒ３が設けられる。

上記第１の可変電圧電流変換回路ＶＶＩＣＩＯ差動トラ
ンジスタのエミッタ抵抗を前記同様にｒｅｌとし、第２
の可変電圧電流変換回路ｖｖｒｃ２の差動トランジスタ
のエミッタ抵抗をｒｅ３とすると、前記同様に次式（７
）〜（９）が成立する。

（（Ｖｉｎ−Ｖｘ）／Ｒ１）Ｘ２ｒｄｌ／ｒｅｌｊωｃ
ＩＶｘ＋ｊωｃ２　　（Ｖｙ−Ｖｘ）＝０［（Ｖｉｎ−
Ｖｘ）／Ｒ１）Ｘ２ｒｄｌ／ｒｅ３＋　　（Ｖｙ／Ｒ２
＞＋ｊＱ）Ｃ２（Ｖｙ−Ｖｘ）＝０・　・　・　・　・
（８） ＶＯｕｔ　＝■ｉｎ＋Ｖｙ　　　　　　・　・　・　・
　・　・　・（９）上記（７）〜（９）から伝達関数を
求めることができる。

この伝達関数（Ｖｏｕｔ　／　Ｖｉｎ）は、式が複雑に
なるので省略するが、ノツチ周波数が第１の可変電圧電
流変換回路ＶＶＩＣＩの制御電流Ｉ３により制御でき、
そのときの利得を第２の可変電圧電流変換回路ＶＶＩＣ
２の制御電流Ｉ３”により補正することができる。

第７図には、バイパスフィルタ回路の他の一実施例のブ
ロック図が示されている。

同図の差動入力段ＡＩ、第１の可変電圧電流変換回路Ｖ
ＶＩＣＩ及び増幅回路Ａ２は、前記第３図の回路と同様
な回路から構成される。

この実施例では、出力Ｖｏｕｔの直流オフセット及び信
号歪の改善を図るために、演算増幅回路Ａ２に対して帰
還がかけられている。すなわち、第１の可変電圧電流変
換回路ＶＶＩＣＩにおけるロウパスフィルタ特性を持つ
信号Ｖｘは、ボルテージフォロワ形態の増幅回路Ａ３を
介して抵抗Ｒ２により分圧され、演算増幅回路Ａ２の非
反転入力（＋）に供給する。この演算増幅回路Ａ２の反
転入力（−）には、抵抗Ｒ３を介して入力信号Ｖｉｎが
供給され、反転入力（＝）と出力Ｖｏｕｔとの間には、
帰還抵抗Ｒ３が設けられている。

この実施例のフィルタ回路の動作は、大まかに説明する
と、入力信号Ｖｉｎから上記ロウパスフィルタ特性の信
号Ｖｘを減算することによって、バイパスフィルタ特性
を得るものである。

このことを定量的に説明すると次式〇〇）〜（２）の通
りとなる。

前記の説明と同様にＶｘ＝　（（Ｖｉｎ−Ｖｘ）／Ｒ１
）Ｘ　（ｒｄｌ／ｒｅｌ）ＸＩ／ｊωｃ１であるから、 Ｖｘ／Ｖｉｎ＝ １／　　（１＋ｊωｃ１−Ｒ１・　ｒｅｌ／ｒｄｌ）・
　・　・　・　・　・　・　・　・αωＶ　ｙ　＝　Ｖ
　ｘ　／　２　　　　　　　・　・　・　・　・　・　
・　・　・０υＶｉｎ−Ｖｙ＋Ｖｏｕｔ　　−Ｖｙ＝０
　　　　・・・・０２上記α〔〜（２）より、前記第２
図の回路と同様に式（３）のような伝達関数が得られる
。

この実施例では、帰還をかけて出力信号Ｖｏｕｔを得る
ものであるため、直流オフセット電圧や信号歪の大幅な
改善を図るとこができる。また、利得の設定は抵抗Ｒ２
の部分の抵抗比と抵抗Ｒ３の部分の抵抗比を所望の値に
設定することにより利得の調整を行うことができる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１１差動）ランジスタのエミッタ電流の制御によって
カットオフ周波数が変化させられる複数のフィルタ回路
に対して、抵抗のトリミングにより形成された制御電流
を受ける電流ミラー回路により、上記差動トランジスタ
のエミッタ電流を形成する。

この構成においては、半導体集積回路に形成される素子
特性がはり一律に一方向のみのバラツキを持つから１個
所の抵抗トリミングにより簡単に各フィルタ回路の時定
数を合わせることができるという効果が得られる。

（２）差動入力段の出力信号を可変電圧電流変換回路に
伝え、この可変電圧電流変換回路の出力信号により充放
電されるキャパシタを設けて上記差動入力段の帰還端子
に帰還させることにより、帰還端子からロウバスフィル
タ特性を持つ信号と出力端子からバイパスフィルタ特性
を持つ信号を得て、それらの信号の加算や減算等の信号
処理により各種フィルタ回路を構成し、上記可変電圧電
流変換回路に制御電流を流すことより、その周波数特性
の補正ができるという効果が得られる。

（３）上記差動人力段の帰還端子に設けられるキャパシ
タの容量値は、差動入力段の負荷抵抗と電圧電流変換回
路を構成するトランジスタのエミッタ抵抗比に従って等
価的に大きくすることができる。

これにより、比較的小さな容量値のキャパシタした形成
できない半導体集積回路においても比較的低いカットオ
フ周波数を持つフィルタ回路を得ることができるという
効果が得られる。

以上本願発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、抵抗トリミ
ングによって制御電流を変化させる構成は、前記のよう
に抵抗素子が接続される配線を選択的に切断するもの他
、抵抗素子のパターンそのものをトリミングするもの等
積々の実施形態を取ることができる。また、フィルタ回
路を構成する差動増幅素子は、上記のようなバイポーラ
型トランジスタに代え、ＭＯＳＦＥＴ（絶縁ゲート形電
界効果トランジスタ）やジャンクション型ＦＥＴ等を含
むものであってもよい。

また、前記ロウバスフィルタ特性を持つ信号と、バイパ
スフィルタ特性を持つ信号とを受ける加算又は減算回路
の具体的構成は、種々の実施形態を採ることができるも
のである。

この発明は、フィルタ回路を内蔵する半導体集積回路装
置に広く利用できるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、差動トランジスタのエミッタ電流の制御に
よってカットオフ周波数が変化させられる複数のフィル
タ回路に対して、抵抗のトリミングにより形成された制
御電流を受ける電流ミラー回路により、上記差動トラン
ジスタのエミッタ電流を形成する。この構成においては
、半導体集積回路に形成される素子特性かはソー律に一
方向のみのバラツキを持つから１個所の抵抗トリミング
により簡単に各フィルタ回路の時定数を合わせることが
できる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す概略回路図、 第２図は、この発明に用いられるフィルタ回路の一実施
例の回路図、 第３図は、上記フィルタ回路の他の一実施例を示す回路
図、 第４図は、それと等価なブロック図、 第５図は、その動作を説明するための利得周波数特性図
、 第６図は、上記フィルタ回路の他の一実施例を示すブロ
ック図、 第７図は、上記フィルタ回路の更に他の一実施例を示す
ブロック図である。 ＡＩ・・差動入力段、ＶＶＩＣ，ＶＶＩＣＩ。 ＶＶＩＣ２・・可変電圧電流変換回路、ＶＩＣ・・電圧
電流変換回路、Ａ２・・演算増幅回路、■１〜Ｉ３・・
制御電流、ＣＩ、Ｃ２・・キャパシタ、Ｒ１−Ｒ１２・
・抵抗

Claims (1)

1. 【特許請求の範囲】 １、差動トランジスタのエミッタ電流の制御によってカ
   ットオフ周波数が変化させられる複数のフィルタ回路と
   、抵抗のトリミングにより形成された制御電流により上
   記差動トランジスタのエミッタ電流を形成する電流ミラ
   ー回路とを含むことを特徴とする半導体集積回路装置。 ２、上記フィルタ回路は、入力信号を受ける差動入力段
   と、この差動入力段の出力信号を受ける可変電圧電流変
   換回路と、この可変電圧電流変換回路の出力信号により
   充放電され、その信号を上記差動入力段の帰還端子に帰
   還させるキャパシタとを備え、上記差動入力段の帰還端
   子又はその出力端子に基づいて出力信号を形成し、上記
   可変電圧電流変換回路が上記差動トランジスタを含むも
   のであることを特徴とする特許請求の範囲第１項記載の
   半導体集積回路装置。 ３、上記キャパシタは、内蔵されるものであることを特
   徴とする特許請求の範囲第２項記載のフィルタ回路。