[go: up one dir, main page]

JP7470008B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7470008B2
JP7470008B2 JP2020175298A JP2020175298A JP7470008B2 JP 7470008 B2 JP7470008 B2 JP 7470008B2 JP 2020175298 A JP2020175298 A JP 2020175298A JP 2020175298 A JP2020175298 A JP 2020175298A JP 7470008 B2 JP7470008 B2 JP 7470008B2
Authority
JP
Japan
Prior art keywords
region
angle
semiconductor
opposing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020175298A
Other languages
English (en)
Other versions
JP2022066768A (ja
Inventor
マシュー デイビッド スミス
章 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020175298A priority Critical patent/JP7470008B2/ja
Priority to US17/142,654 priority patent/US11508838B2/en
Publication of JP2022066768A publication Critical patent/JP2022066768A/ja
Application granted granted Critical
Publication of JP7470008B2 publication Critical patent/JP7470008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
米国特許出願公開第２０２０／０１１９１７９号明細書
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材及び第１絶縁部材を含む。前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記半導体部材は、第１半導体領域及び第２半導体領域を含む。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う。前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にある。前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にある。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第１半導体部分及び第２半導体部分を含む。前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含む。前記第１絶縁領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にある。前記第２絶縁領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にある。前記第３絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にある。前記半導体部材は、第１面と、第１側面と、を含む。前記第３絶縁領域は、前記第２方向において前記第１面と前記第３電極との間にある。前記第１絶縁領域は、前記第１方向において前記第１側面と前記第３電極との間にある。前記第１側面は、第１側面部分と第２側面部分とを含む。前記第１側面部分の前記第２方向における位置は、前記第１面の前記第２方向における位置と、前記第２側面部分の前記第２方向における位置と、の間にある。前記第１面を含む第１平面と、前記第１側面部分と、の間の第１角度、及び、前記第１平面と前記第２側面部分との間の第２角度の少なくともいずれかは、９０度未満である。前記第２角度は、前記第１角度とは異なる。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図８（ａ）～図８（ｈ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図９（ａ）～図９（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、及び、第１絶縁部材４１を含む。
第１電極５１から第２電極５２への方向を第１方向とする。第１方向は、例えば、Ｘ軸方向である。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向（Ｘ軸方向）における第３電極５３の位置は、第１方向における第１電極５１の位置と、第１方向における第２電極５２の位置と、の間にある。例えば、第３電極５３の少なくとも一部は、第１方向において、第１電極５１と第２電極５２との間にある。
半導体部材１０Ｍは、第１半導体領域１０及び第２半導体領域２０を含む。
第１半導体領域１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体領域１０は、例えばＧａＮを含む。第１半導体領域１０におけるＡｌの組成比は、例えば、０以上０．０５以下である。
第１半導体領域１０は、第１部分領域１１、第２部分領域１２、第３部分領域１３、第４部分領域１４及び第５部分領域１５を含む。第１部分領域１１から第１電極５１への第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。
第２部分領域１２から第２電極５２への方向は、第２方向に沿う。第３部分領域１３から第３電極５３への方向は、第２方向に沿う。
第４部分領域１４の第１方向（Ｘ軸方向）における位置は、第１部分領域１１の第１方向における位置と、第３部分領域１３の第１方向における位置との間にある。第５部分領域１５の第１方向における位置は、第３部分領域１３の第１方向における位置と、第２部分領域１２の第１方向における位置との間にある。上記の部分領域は、例えば、連続している。
第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第２半導体領域２０は、例えばＡｌＧａＮを含む。第２半導体領域２０におけるＡｌの組成比は、０．１５以上０．８以下である。
第２半導体領域２０は、第１半導体部分２１及び第２半導体部分２２を含む。第４部分領域１４から第１半導体部分２１への方向は、第２方向（例えばＺ軸方向）に沿う。第５部分領域１５から第２半導体部分２２への方向は、第２方向に沿う。
第１絶縁部材４１は、第１絶縁領域４１ａ、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第１絶縁領域４１ａは、第１方向（Ｘ軸方向）において、第４部分領域１４と、第３電極５３の少なくとも一部と、の間にある。第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において、第３電極５３の少なくとも一部と、第５部分領域１５と、の間にある。第３絶縁領域４１ｃは、第２方向（Ｚ軸方向）において、第３部分領域１３と第３電極５３との間にある。これらの絶縁領域は、互いに連続していて良い。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御される。第３電極５３の電位は、例えば、第１電極５１の電位を基準とした電位である。第１電極５１及び第２電極５２の一方は、例えば、ソース電極である。第１電極５１及び第２電極５２の他方は、例えば、ドレイン電極である。第３電極５３は、例えば、ゲート電極である。第１絶縁部材４１の少なくとも一部は、例えば、ゲート絶縁膜である。半導体装置１１０は、例えばトランジスタである。例えば、第１半導体領域１０は、第２半導体領域２０と対向する部分を含む。この部分に、キャリア領域（例えば２次元電子ガス）が生じる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。
例えば、半導体部材１０Ｍのｃ軸方向は、第２方向（Ｚ軸方向）に沿う。ｃ軸方向とＺ軸方向との間の角度は、１０度以下である。第１半導体領域１０と第２半導体領域２０とにおける組成の差により、上記のキャリア領域が形成される。
第１電極５１は、例えば、第１半導体部分２１と電気的に接続される。第２電極５２は、例えば、第２半導体部分２２と電気的に接続される。
図１に示すように、半導体部材１０Ｍは、第１面Ｆ１と、第１側面ＳＦ１と、を含む。第３絶縁領域４１ｃは、第２方向（例えば、Ｚ軸方向）において、第１面Ｆ１と第３電極５３との間にある。第１絶縁領域４１ａは、第１方向（Ｘ軸方向）において、第１側面ＳＦ１と第３電極５３との間にある。
第１面Ｆ１は、第１絶縁部材４１（または第３電極５３）のボトム部分に対向する。第１側面ＳＦ１は、第１絶縁部材４１（または第３電極５３）の側面に対向する。図１に示すように、半導体部材１０Ｍは、第２側面ＳＦ２を含んでも良い。第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において、第３電極５３と第２側面ＳＦ２との間にある。第２側面ＳＦ２は、第１絶縁部材４１（または第３電極５３）の別の側面に対向する。
図１に示すように、実施形態においては、第１側面ＳＦ１の少なくとも一部は、逆テーパである。第１側面ＳＦ１の一部の角度が、第１側面ＳＦ１の別の一部の角度と異なる。
例えば、第１側面ＳＦ１は、第１側面部分Ｆｐ１と第２側面部分Ｆｐ２とを含む。第１側面部分Ｆｐ１の第２方向（Ｚ軸方向）における位置は、第１面Ｆ１の第２方向における位置と、第２側面部分Ｆｐ２の第２方向における位置と、の間にある。第１面Ｆ１と第１側面部分Ｆｐ１との間の角度を第１角度θｐ１とする。第１面Ｆ１に対して平行な平面と、第２側面部分Ｆｐ２と、の間の角度を第２角度θｐ２とする。例えば、第１角度θｐ１は、第１面Ｆ１を含む第１平面ＰＬ１と、第１側面部分Ｆｐ１と、の間の角度に対応する。第２角度θｐ２は、第１平面ＰＬ１と第２側面部分Ｆｐ２との間の角度に対応する。第１平面ＰＬ１は、例えば、Ｘ－Ｙ平面に対応する。
図１に示すように、実施形態においては、第１角度θｐ１及び第２角度θｐ２の少なくともいずれかは、９０度未満である。例えば、第１側面部分Ｆｐ１及び第２側面部分Ｆｐ２の少なくともいずれかは、逆テーパである。
第２角度θｐ２は、第１角度θｐ１とは異なる。この例では、第１角度θｐ１は、第２角度θｐ２よりも大きい。
第１側面部分Ｆｐ１及び第２側面部分Ｆｐ２の少なくともいずれかが逆テーパであることで、例えば、高いしきい値電圧が得られる。
例えば、第１半導体領域１０から第２半導体領域２０への向きは、半導体部材１０Ｍの＋ｃ軸方向に沿う。これにより、第１半導体領域１０の第２半導体領域２０と対向する部分にキャリア領域が形成される。例えば、第４部分領域１４の上面の近傍にキャリア領域が形成される。一方、第４部分領域１４の第３電極５３と対向する部分では、＋ｃ軸方向とは逆向きの分極が生じると考えられる。これにより、第４部分領域１４の第３電極５３と対向する部分において、電流が流れ難くなると考えられる。
このように、実施形態においては、第１側面ＳＦ１の少なくとも一部が逆テーパであることで、高いしきい値電圧が得られる。
実施形態において、上記のように、第２角度θｐ２は、第１角度θｐ１とは異なる。これにより、これらの角度が同じ場合に比べて、実効的なチャネル長を短くできる。実効的なチャネル長は、例えば、第３絶縁領域４１ｃのＸ軸方向に沿う長さに対応する。例えば、第１角度θｐ１が第２角度θｐ２と同じ場合の第３絶縁領域４１ｃのＸ軸方向に沿う長さは、第１角度θｐ１が第２角度θｐ２よりも大きい場合の第３絶縁領域４１ｃのＸ軸方向に沿う長さよりも長い。実施形態においては、第３絶縁領域４１ｃのＸ軸方向に沿う長さを短くできる。これにより、例えば、低いオン抵抗が得られる。
実施形態によれば、特性の向上できる半導体装置を提供できる。例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。
実施形態において、第１角度θｐ１及び第２角度θｐ２の少なくともいずれかは、８５度以下である。これにより、しきい値電圧を安定して高くできる。
実施形態において、第１角度θｐ１と第２角度θｐ２との差の絶対値は、２度以上である。差の絶対値は、５度以上でも良い。差の絶対値は、１０度以上でも良い。差の絶対値は、例えば６０度以下である。しきい値電圧及びオン抵抗を制御し易くなる。
図１に示すように、半導体部材１０Ｍは、基体１０ｓ及びバッファ層１８を含んでも良い。基体１０ｓは、例えば、シリコン、炭化シリコン、サファイア、窒化ガリウム及び窒化アルミニウムよりなる群から選択された少なくとも１つを含む。基体１０ｓの上にバッファ層１８が設けられる。バッファ層１８は、例えば、窒化物半導体を含む。バッファ層１８の上に第１半導体領域１０が設けられる。第１半導体領域１０の上に第２半導体領域２０が設けられる。
この例では、半導体装置１１０は、窒化物部材３０をさらに含む。窒化物部材３０は、例えば、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３＜１）を含む。窒化物部材３０は、例えば、ＡｌＮまたはＡｌＧａＮを含む。窒化物部材３０におけるＡｌの組成比は、例えば、０．８以上である。例えば、組成比ｘ３は、組成比ｘ１よりも高い。
窒化物部材３０は、例えば、第１窒化物領域３１、第２窒化物領域３２、第３窒化物領域３３、第４窒化物領域３４及び第５窒化物領域３５を含む。第１窒化物領域３１は、第１方向（Ｘ軸方向）において、第４部分領域１４と第１絶縁領域４１ａとの間にある。第２窒化物領域３２は、第１方向（Ｘ軸方向）において、第２絶縁領域４１ｂと第５部分領域１５との間にある。第３窒化物領域３３は、第２方向（Ｚ軸方向）において、第３部分領域１３と第３絶縁領域４１ｃとの間にある。
第１半導体部分２１は、第２方向（Ｚ軸方向）において、第４部分領域１４と第４窒化物領域３４との間にある。第２半導体部分２２は、第２方向において、第５部分領域１５と第５窒化物領域３５との間にある。
例えば、第１窒化物領域３１の結晶性は、第４窒化物領域３４の結晶性よりも高い。例えば、第２窒化物領域３２の結晶性及び第３窒化物領域３３の結晶性は、第４窒化物領域３４の結晶性及び第５窒化物領域３５の結晶性よりも高い。例えば、第１窒化物領域３１、第２窒化物領域３２及び第３窒化物領域３３は、結晶（多結晶を含む）を含む。例えば、第４窒化物領域３４及び第５窒化物領域３５の少なくとも一部は、アモルファス領域を含む。
第１窒化物領域３１、第２窒化物領域３２及び第３窒化物領域３３において、結晶性が高いことで、半導体部材１０Ｍにおいて高い結晶性が維持できる。例えば、高い移動度が得られる。
第４窒化物領域３４及び第５窒化物領域３５の少なくとも一部において、結晶性が低いことにより、例えば、高い耐圧が得られる。例えば、小さいリーク電流が得られる。安定した特性が得られる。
例えば、第３窒化物領域３３の第２方向（Ｚ軸方向）に沿う厚さは、０．５ｎｍ以上５ｎｍ以下である。このような厚さにより、例えば、電子の散乱が抑制されることで、機械的な歪みの緩和による特性劣化を抑制しつつ、電子移動度が向上できる。
図１に示すように、第１絶縁部材４１は、第４絶縁領域４１ｄ及び第５絶縁領域４１ｅを含んでも良い。例えば、第１半導体部分２１は、Ｚ軸方向において、第４部分領域１４と第４絶縁領域４１ｄとの間にある。例えば、第２半導体部分２２は、Ｚ軸方向において、第５部分領域１５と第５絶縁領域４１ｅとの間にある。これらの半導体部分は、例えば、絶縁領域により覆われる。例えば、安定した特性が得られる。例えば、高い信頼性が得られる。
第１絶縁部材４１は、例えば、シリコンと酸素とを含む。第１絶縁部材４１は、例えばＳｉＯ２を含む。第１絶縁部材４１は、例えばＳｉＯｘを含んでも良い。第１絶縁部材４１は、例えばＳｉＯＮを含んでも良い。
例えば、第４窒化物領域３４は、第１半導体部分２１と第４絶縁領域４１ｄとの間にある。例えば、第５窒化物領域３５は、第２半導体部分２２と第５絶縁領域４１ｅとの間にある。例えば、ＡｌＮ膜と、酸化シリコン膜と、が積層される。より安定した特性が得易くなる。
図１に示すように、半導体装置１１０は、第２絶縁部材４２をさらに含んでも良い。第２絶縁部材４２は、第１絶縁部分４２ｐと第２絶縁部分４２ｑとを含む。第１絶縁部分４２ｐは、第１半導体部分２１と第４窒化物領域３４との間にある。第２絶縁部分４２ｑは、第２半導体部分２２と第５窒化物領域３５との間にある。
例えば、第２絶縁部材４２は窒素を含み、第１絶縁部材４１は酸素を含む。例えば、第２絶縁部材４２は、シリコンと窒素とを含む。例えば、第１絶縁部材４１は、シリコンと酸素とを含む。第１絶縁部材４１は、窒素を含まない。または、第１絶縁部材４１における窒素の濃度は、第２絶縁部材４２における窒素の濃度よりも低い。第２絶縁部材４２は、例えばＳｉＮを含む。第２絶縁部材４２は、例えばＳｉＮｘを含んでも良い。例えば、ＳｉＮ膜と、ＡｌＮ膜と、酸化シリコン膜と、が積層される。より安定した特性が得易くなる。
図２は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図２に示すように、実施形態に係る半導体装置１１１においては、第１角度θｐ１は、第２角度θｐ２よりも小さい。この例では、第１角度θｐ１は、９０度よりも小さく、第２角度θｐ２は、実質的に９０度である。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０と同様で良い。半導体装置１１１においても、例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。特性の向上できる半導体装置を提供できる。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１１２においては、第１側面ＳＦ１は、第１側面部分Ｆｐ１及び第２側面部分Ｆｐ２に加えて、第３側面部分Ｆｐ３をさらに含む。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０と同様で良い。
図３に示すように、第２側面部分Ｆｐ２の第２方向（Ｚ軸方向）における位置は、第１側面部分Ｆｐ１の第２方向における位置と、第３側面部分Ｆｐ３の第２方向における位置と、の間にある。第１平面ＰＬ１と第３側面部分Ｆｐ３との間の角度を第３角度θｐ３とする。第３角度θｐ３は、第２角度θｐ２とは異なる。例えば、第１角度θｐ１は、第２角度θｐ２よりも大きい。例えば、第３角度θｐ３は、第１角度θｐ１よりも大きい。
１つの例において、第２側面部分Ｆｐ２は、第４部分領域１４の少なくとも一部である。第３側面部分Ｆｐ３は、第１半導体部分２１の少なくとも一部である。
半導体装置１１２においても、例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。特性の向上できる半導体装置を提供できる。第３角度θｐ３は、第１角度θｐ１と実質的に同じでも良い。例えば、第１角度θｐ１及び第３角度θｐ３のそれぞれは、第２角度θｐ２よりも大きくても良い。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１２０においては、第１側面ＳＦ１に加えて、第２側面ＳＦ２の少なくとも一部が、逆テーパである。半導体装置１２０におけるこれ以外の構成は、半導体装置１１０と同様で良い。
図４に示すように、第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において、第３電極５３と第２側面ＳＦ２との間にある。第２側面ＳＦ２は、第１対向側面部分Ｆｑ１と第２対向側面部分Ｆｑ２とを含む。
第１対向側面部分Ｆｑ１の第２方向（Ｚ軸方向）における位置は、第１面Ｆ１の第２方向における位置と、第２対向側面部分Ｆｑ２の第２方向における位置と、の間にある。第１面Ｆ１と第１対向側面部分Ｆｑ１との間の角度を第１対向角度θｑ１とする。第１面Ｆ１に対して平行な平面と、第２対向側面部分Ｆｑ２と、の間の角度を第２対向角度θｑ２とする。第１対向角度θｑ１は、第１平面ＰＬ１（例えばＸ－Ｙ平面）と、第１対向側面部分Ｆｑ１と、の間の角度に対応する。第２対向角度θｑ２は、第１平面ＰＬ１（例えばＸ－Ｙ平面）と第２対向側面部分Ｆｑ２との間の角度に対応する。第１対向角度θｑ１及び第２対向角度θｑ２の少なくともいずれかは、９０度未満である。例えば、第１対向側面部分Ｆｑ１及び第２対向側面部分Ｆｑ２の少なくともいずれかは、逆テーパである。例えば、第２対向角度θｑ２は、第１対向角度θｑ１とは異なる。この例では、第１対向角度θｑ１は、第２対向角度θｑ２よりも大きい。
例えば、第１平面ＰＬ１（例えば第１面Ｆ１）と、第２側面ＳＦ２の少なくとも一部と、の間の角度は、９０度未満である。このような構成により、例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。特性の向上できる半導体装置を提供できる。
この例では、第２側面ＳＦ２は、第３対向側面部分Ｆｑ３をさらに含む。第２対向側面部分Ｆｑ２の第２方向（Ｚ軸方向）における位置は、第１対向側面部分Ｆｑ１の第２方向における位置と、第３対向側面部分Ｆｑ３の第２方向における位置と、の間にある。第１平面ＰＬ１と第３対向側面部分Ｆｑ３との間の角度を第３対向角度θｑ３とする。第３対向角度θｑ３は、第２対向角度θｑ２とは異なる。
この例では、第１対向角度θｑ１は、第２対向角度θｑ２よりも大きい。第３対向角度θｑ３は、第１対向角度θｑ１よりも大きい。
半導体装置１２０においては、第１角度θｐ１、第２角度θｐ２、第３角度θｐ３、第１対向角度θｑ１、第２対向角度θｑ２及び第３対向角度θｑ３は、９０度未満である。第３角度θｐ３は、第１角度θｐ１と実質的に同じでも良い。第１角度θｐ１及び第３角度θｐ３のそれぞれは、第２角度θｐ２よりも大きくても良い。第３対向角度θｑ３は、第１対向角度θｑ１と実質的に同じで良い。第１対向角度θｑ１及び第３対向角度θｑ３のそれぞれは、第２対向角度θｑ２よりも大きくても良い。第２側面ＳＦ２の形状は、第１側面ＳＦ１の形状に対して実質的に対称で良い。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１２１における角度は、半導体装置１２０における角度とは異なる。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０と同様で良い。
半導体装置１２１においては、第１角度θｐ１、第３角度θｐ３、第１対向角度θｑ１、及び、第３対向角度θｑ３は、実質的に９０度である。第２角度θｐ２、及び、第２対向角度θｑ２は、９０度よりも小さい。半導体装置１２１においても、例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。特性の向上できる半導体装置を提供できる。
図６は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１２２においては、第１側面ＳＦ１は、第４側面部分Ｆｐ４を含み、第２側面ＳＦ２は、第４対向側面部分Ｆｑ４を含む。半導体装置１２２におけるこれ以外の構成は、半導体装置１２０と同様で良い。
第４側面部分Ｆｐ４の第２方向（Ｚ軸方向）における位置は、第１側面部分Ｆｐ１の第２方向における位置と、第２側面部分Ｆｐ２の第２方向における位置と、の間にある。第１平面ＰＬ１と第４側面部分Ｆｐ４との間の角度を第４角度θｐ４とする。第４角度θｐ４は、第１角度θｐ１とは異なり、第２角度θｐ２とは異なる。
この例では、第４角度θｐ４は、９０度よりも大きい。このような第４角度θｐ４が設けられることで、例えば、しきい値電圧及びオン抵抗を制御し易くなる。このように、実施形態において、第１平面ＰＬ１と、第１側面ＳＦ１の一部と、の間の角度は、９０度よりも大きくても良い。
第４対向側面部分Ｆｑ４の第２方向（Ｚ軸方向）における位置は、第１対向側面部分Ｆｑ１の第２方向における位置と、第２対向側面部分Ｆｑ２の第２方向における位置と、の間にある。第１平面ＰＬ１と第４対向側面部分Ｆｑ４との間の角度を第４対向角度θｑ４とする。第４対向角度θｑ４は、第１対向角度θｑ１とは異なり、第２対向角度θｑ２とは異なる。例えば、しきい値電圧及びオン抵抗を制御し易くなる。このように、実施形態において、第１平面ＰＬ１と、第２側面ＳＦ２の一部と、の間の角度は、９０度よりも大きくても良い。
半導体装置１２２において、側面部分の角度が、変化しても良い。例えば、第３側面部分Ｆｐ３の一部の角度と、第３側面部分Ｆｐ３の別の一部の角度と、が互いに異なっても良い。例えば、対向側面部分の角度が、変化しても良い。例えば、第３対向側面部分Ｆｑ３の一部の角度と、第３対向側面部分Ｆｑ３の別の一部の角度と、が互いに異なっても良い。
図７は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１２３においては、第１側面部分Ｆｐ１は、第３側面部分Ｆｐ３と第２側面部分Ｆｐ２との間にある。第１対向側面部分Ｆｑ１は、第３対向側面部分Ｆｑ３と第２対向側面部分Ｆｑ２との間にある。第１角度θｐ１、第２角度θｐ２、第１対向角度θｑ１及び第２対向角度θｑ２は、９０度未満である。この例では、第３角度θｐ３及び第３対向角度θｑ３は、９０度よりも大きい。半導体装置１２３において、例えば、高いしきい値電圧が得られる。例えば、低いオン抵抗が得られる。例えば、特性の向上できる半導体装置を提供できる。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図８（ａ）～図８（ｈ）、及び、図９（ａ）～図９（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図８（ａ）に示すように、半導体層１０ａが準備される。半導体層１０ａの少なくとも一部が、第１半導体領域１０となる。半導体層１０ａは、例えば、ＧａＮを含む。
図８（ｂ）に示すように、半導体層１０ａの上に、第１層６１が形成される。第１層６１の上に、第２層６２が形成される。第２層６２の上に、第３層６３が形成される。これらの層のエッチング特性は互いに異なる。例えば、第１層６１は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、ＡｌＯｘ、Ａｌ１－ｘＳｉｘＯ、ＨｆＯｘ、及び、Ａｌ１－ｘＨｆｘＯよりなる群から選択された少なくとも１つを含む。例えば、第２層６２は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、ＡｌＯｘ、Ａｌ１－ｘＳｉｘＯ、ＨｆＯｘ、及び、Ａｌ１－ｘＨｆｘＯよりなる群から選択された少なくとも１つを含む。例えば、第３層６３は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、ＡｌＯｘ、Ａｌ１－ｘＳｉｘＯ、ＨｆＯｘ、及び、Ａｌ１－ｘＨｆｘＯよりなる群から選択された少なくとも１つを含む。
図８（ｃ）に示すように、第３層６３の一部を除去する。第３層６３の側面は、順テーパ状である。第３層６３の一部の除去においては、マスクを用いたエッチングなどが行われる。
図８（ｄ）に示すように、残った第３層６３をマスクとして、第２層６２の一部を除去する。この処理において、例えば、フォトレジストなどの他のマスクが用いられても良い。第２層６２の側面は、順テーパ状である。
図８（ｅ）に示すように、残った第３層６３及び残った第２層６２をマスクとして、第１層６１の一部を除去する。この処理において、例えば、フォトレジストなどの他のマスクが用いられても良い。第１層６１の側面は、順テーパ状である。
図８（ｆ）に示すように、残った第３層６３、残った第２層６２、及び、残った第１層６１をマスクとして、半導体層１０ａの一部を除去する。この処理において、例えば、フォトレジストなどの他のマスクが用いられても良い。半導体層１０ａの一部の側面は、順テーパ状である。第３層６３の側面のテーパ角は、第２層６２の側面のテーパ角とは異なる。第２層６２の側面のテーパ角は、第１層６１の側面のテーパ角とは異なる。
図８（ｇ）に示すように、半導体層１０ａの表面の上に、半導体層１０ｂを形成する。半導体層１０ｂは、再成長層である。半導体層１０ａ及び半導体層１０ｂは、第１半導体領域１０となる。半導体層１０ｂの上に第２半導体領域２０を形成する。第２半導体領域２０の上に、第２絶縁部材４２を形成する。
図８（ｈ）に示すように、第２絶縁部材４２の上にマスク６５を形成する。マスク６５の材料は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、ＡｌＯｘ、Ａｌ１－ｘＳｉｘＯ、ＨｆＯｘ、及び、Ａｌ１－ｘＨｆｘＯよりなる群から選択された少なくとも１つを含む。マスク６５の材料は、例えばフォトレジストを含んでも良い。マスク６５をマスクとして用いて、第３層６３が除去される。第３層６３の除去においては、例えば、溶液を用いたエッチングが行われる。溶液は、例えば、フッ化水素酸、塩酸、臭化水素酸、硫酸、リン酸、酢酸、ギ酸、過塩素酸、テトラメチルアンモニウムヒドロキシド、アンモニア、フッ化アンモニウム、水酸化アンモニウム、水酸化ナトリウム、水酸化カリウム、水酸化リチウム、水酸化マグネシウム、水酸化カルシウム、過酸化水素、アセトン、メタノール及びイソプロパノールよりなる群から選択された少なくとも１つを含む。第３層６３の除去は、プラズマエッチング処理により行われても良い。プラズマエッチングプロセスでは、例えば、Ｃｌｘ、ＢＣｌ３、ＣＨＦｘ、ＣｘＦｙ及びＳＦｘよりなる群から選択された少なくとも１つを含むガスが用いられる。第３層６３の除去において、溶液を用いた処理と、プラズマエッチング処理と、を含む処理が行われても良い。
図９（ａ）に示すように、第２層６２が除去される。第２層６２の除去においては、例えば、溶液を用いたエッチングが行われる。溶液は、例えば、フッ化水素酸、塩酸、臭化水素酸、硫酸、リン酸、酢酸、ギ酸、過塩素酸、テトラメチルアンモニウムヒドロキシド、アンモニア、フッ化アンモニウム、水酸化アンモニウム、水酸化ナトリウム、水酸化カリウム、水酸化リチウム、水酸化マグネシウム、水酸化カルシウム、過酸化水素、アセトン、メタノール及びイソプロパノールよりなる群から選択された少なくとも１つを含む。第２層６２の除去は、プラズマエッチング処理により行われても良い。プラズマエッチングプロセスでは、例えば、Ｃｌｘ、ＢＣｌ３、ＣＨＦｘ、ＣｘＦｙ及びＳＦｘよりなる群から選択された少なくとも１つを含むガスが用いられる。第２層６２の除去において、溶液を用いた処理と、プラズマエッチング処理と、を含む処理が行われても良い。
図９（ｂ）に示すように、第１層６１が除去される。第１層６１の除去においては、例えば、溶液を用いたエッチングが行われる。溶液は、例えば、フッ化水素酸、塩酸、臭化水素酸、硫酸、リン酸、酢酸、ギ酸、過塩素酸、テトラメチルアンモニウムヒドロキシド、アンモニア、フッ化アンモニウム、水酸化アンモニウム、水酸化ナトリウム、水酸化カリウム、水酸化リチウム、水酸化マグネシウム、水酸化カルシウム、過酸化水素、アセトン、メタノール及びイソプロパノールよりなる群から選択された少なくとも１つを含む。第１層６１の除去は、プラズマエッチング処理により行われても良い。プラズマエッチングプロセスでは、例えば、Ｃｌｘ、ＢＣｌ３、ＣＨＦｘ、ＣｘＦｙ及びＳＦｘよりなる群から選択された少なくとも１つを含むガスが用いられる。第１層６１の除去において、溶液を用いた処理と、プラズマエッチング処理と、を含む処理が行われても良い。
マスク６５は、例えば、上記したような処理で除去しても良い。例えば、マスク６５は、第１層６１を除去するのに用いた処理と同じ処理を用いて除去しても良い。
図９（ｃ）に示すように、窒化物部材３０を形成する。
図９（ｄ）に示すように、第１絶縁部材４１を形成する。この後、第３電極５３を形成する。第１絶縁部材４１、窒化物部材３０及び第２絶縁部材４２の一部を除去して、第１電極５１及び第２電極５２を形成する。これにより、例えば、半導体装置１２０が形成できる。
実施形態に係る製造方法によれば、特性を向上できる半導体装置を製造できる。
実施形態によれば、特性を向上できる半導体装置が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部材、半導体層、電極、絶縁部分、絶縁膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、
１０Ｍ…半導体部材、
１０ａ、１０ｂ…半導体層、
１０ｓ…基体、
１１～１５…第１～第５部分領域、
１８…バッファ層、
２０…第２半導体領域、
２１、２２…第１、第２半導体部分、
３０…窒化物部材、
３１～３５…第１～第５窒化物領域、
４１…第１絶縁部材、
４１ａ～４１ｅ…第１～第５絶縁領域、
４２…第２絶縁部材、
４２ｐ、４２ｑ…第１、第２絶縁部分、
５１～５３…第１～第３電極、
６１～６３…第１～第３層、
６５…マスク、
θｐ１～θｐ４…第１～第４角度、
θｑ１～θｑ４…第１～第４対向角度、
１１０、１１１、１１２、１２０、１２１、１２２、１２３…半導体装置、
Ｆ１…第１面、
Ｆｐ１～Ｆｐ４…第１～第４側面部分、
Ｆｑ１～Ｆｑ４…第１～第４対向側面部分
ＰＬ１…第１平面、
ＳＦ１、ＳＦ２…第１、第２側面

Claims (20)

  1. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にあり、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記半導体部材と、
    第１絶縁部材であって、前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にあり、前記第２絶縁領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にあり、前記第３絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記半導体部材は、第１面と、第１側面と、を含み、
    前記第３絶縁領域は、前記第２方向において前記第１面と前記第３電極との間にあり、
    前記第１絶縁領域は、前記第１方向において前記第１側面と前記第３電極との間にあり、
    前記第１側面は、第１側面部分と第２側面部分とを含み、
    前記第１側面部分の前記第２方向における位置は、前記第１面の前記第２方向における位置と、前記第２側面部分の前記第２方向における位置と、の間にあり、
    前記第１面を含む第１平面と、前記第１側面部分と、の間の第１角度、及び、前記第１平面と前記第２側面部分との間の第２角度の少なくともいずれかは、９０度未満であり、
    前記第２角度は、前記第１角度とは異なる、半導体装置。
  2. 前記第１角度は、前記第２角度よりも大きい、請求項１記載の半導体装置。
  3. 前記第１角度と前記第２角度との差の絶対値は、２度以上である、請求項１または２に記載の半導体装置。
  4. 前記第１角度及び前記第２角度の前記少なくともいずれかは、８５度以下である、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１側面は、第３側面部分をさらに含み、
    前記第２側面部分の前記第２方向における前記位置は、前記第１側面部分の前記第２方向における前記位置と、前記第３側面部分の前記第２方向における位置と、の間にあり、
    前記第１平面と前記第３側面部分との間の第３角度は、前記第２角度とは異なる、請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第３角度は、９０度未満である、請求項５記載の半導体装置。
  7. 前記第１角度は、前記第２角度よりも大きく、
    前記第３角度は、前記第１角度よりも大きい、請求項５または６に記載の半導体装置。
  8. 前記第２側面部分は、前記第４部分領域の少なくとも一部であり、
    前記第３側面部分は、前記第１半導体部分の少なくとも一部である、請求項５～７のいずれか１つに記載の半導体装置。
  9. 前記第１側面は、第４側面部分をさらに含み、
    前記第４側面部分の前記第２方向における位置は、前記第１側面部分の前記第２方向における前記位置と、前記第２側面部分の前記第２方向における前記位置と、の間にあり、
    前記第１平面と前記第４側面部分との間の第４角度は、前記第１角度とは異なり、前記第２角度とは異なる、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第４角度は、９０度よりも大きい、請求項９記載の半導体装置。
  11. 前記第１平面と、前記第１側面の一部と、の間の角度は、９０度よりも大きい、請求項１～９のいずれか１つに記載の半導体装置。
  12. 前記半導体部材は、第２側面をさらに含み、
    前記第２絶縁領域は、前記第１方向において前記第３電極と前記第２側面との間にあり、
    前記第２側面は、第１対向側面部分と第２対向側面部分とを含み、
    前記第１対向側面部分の前記第２方向における位置は、前記第１面の前記第２方向における前記位置と、前記第２対向側面部分の前記第２方向における位置と、の間にあり、
    前記第１平面と、前記第１対向側面部分と、の間の第１対向角度、及び、前記第１平面と前記第２対向側面部分との間の第２対向角度の少なくともいずれかは、９０度未満であり、
    前記第２対向角度は、前記第１対向角度とは異なる、請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第２側面は、第３対向側面部分をさらに含み、
    前記第２対向側面部分の前記第２方向における前記位置は、前記第１対向側面部分の前記第２方向における前記位置と、前記第３対向側面部分の前記第２方向における位置と、の間にあり、
    前記第１平面と前記第３対向側面部分との間の第３対向角度は、前記第２対向角度とは異なる、請求項１２記載の半導体装置。
  14. 前記第１対向角度は、前記第２対向角度よりも大きく、
    前記第３対向角度は、前記第１対向角度よりも大きい、請求項１３記載の半導体装置。
  15. 前記第２側面は、第４対向側面部分をさらに含み、
    前記第４対向側面部分の前記第２方向における位置は、前記第１対向側面部分の前記第２方向における前記位置と、前記第２対向側面部分の前記第２方向における前記位置と、の間にあり、
    前記第１平面と前記第４対向側面部分との間の第４対向角度は、前記第１対向角度とは異なり、前記第２対向角度とは異なる、請求項１２～１４のいずれか１つに記載の半導体装置。
  16. 前記第１平面と、前記第２側面の一部と、の間の角度は、９０度よりも大きい、請求項１２～１５のいずれか１つに記載の半導体装置。
  17. Ａｌｘ３Ｇａ１－ｘ３Ｎ（０＜ｘ３＜１）を含む窒化物部材をさらに含み、
    前記窒化物部材は、第１窒化物領域、第２窒化物領域、第３窒化物領域、第４窒化物領域及び第５窒化物領域を含み、
    前記第１窒化物領域は、前記第１方向において、前記第４部分領域と前記第１絶縁領域との間にあり、
    前記第２窒化物領域は、前記第１方向において、前記第２絶縁領域と前記第５部分領域との間にあり、
    前記第３窒化物領域は、前記第２方向において、前記第３部分領域と前記第３絶縁領域との間にあり、
    前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第４窒化物領域との間にあり、
    前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第５窒化物領域との間にあり、
    前記第１窒化物領域の結晶性は、前記第４窒化物領域の結晶性よりも高い、請求項１～１６のいずれか１つに記載の半導体装置。
  18. 第２絶縁部材をさらに備え、
    前記第２絶縁部材は、第１絶縁部分と第２絶縁部分とを含み、
    前記第１絶縁部分は、前記第１半導体部分と前記第４窒化物領域との間にあり、
    前記第２絶縁部分は、前記第２半導体部分と前記第５窒化物領域との間にあり、
    前記第２絶縁部材は窒素を含み、前記第１絶縁部材は酸素を含み、
    前記第１絶縁部材は、窒素を含まない、または、前記第１絶縁部材における窒素の濃度は、前記第２絶縁部材における窒素の濃度よりも低い、請求項１７記載の半導体装置。
  19. 前記第３窒化物領域の前記第２方向に沿う厚さは、０．５ｎｍ以上５ｎｍ以下である、請求項１７または１８に記載の半導体装置。
  20. 前記半導体部材のｃ軸方向は、前記第２方向に沿う、請求項１～１９のいずれか１つに記載の半導体装置。
JP2020175298A 2020-10-19 2020-10-19 半導体装置 Active JP7470008B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020175298A JP7470008B2 (ja) 2020-10-19 2020-10-19 半導体装置
US17/142,654 US11508838B2 (en) 2020-10-19 2021-01-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020175298A JP7470008B2 (ja) 2020-10-19 2020-10-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2022066768A JP2022066768A (ja) 2022-05-02
JP7470008B2 true JP7470008B2 (ja) 2024-04-17

Family

ID=81185232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020175298A Active JP7470008B2 (ja) 2020-10-19 2020-10-19 半導体装置

Country Status (2)

Country Link
US (1) US11508838B2 (ja)
JP (1) JP7470008B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446214B2 (ja) * 2020-12-16 2024-03-08 株式会社東芝 半導体装置及びその製造方法
JP7470075B2 (ja) * 2021-03-10 2024-04-17 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512705A (ja) 2003-11-24 2007-05-17 トライクウィント セミコンダクター，インコーポレーテッド モノリシック集積型エンハンスメントモードおよびデプリーションモードｆｅｔおよびその製造方法
JP2008235347A (ja) 2007-03-16 2008-10-02 Sharp Corp リセスゲート型ｈｆｅｔの製造方法
JP2017527988A (ja) 2014-08-13 2017-09-21 インテル・コーポレーション 自己整合ゲートラストｉｉｉ−ｎトランジスタ
JP2018101667A (ja) 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
US20190043981A1 (en) 2017-08-04 2019-02-07 Samsung Electronics Co., Ltd. Semiconductor device
JP2020150141A (ja) 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043777A (en) * 1989-04-03 1991-08-27 Westinghouse Electric Corp. Power FETS with improved high voltage performance
JP2007227884A (ja) 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US20110019873A1 (en) 2008-02-04 2011-01-27 Konica Minolta Holdings, Inc. Periphery monitoring device and periphery monitoring method
JP5037594B2 (ja) * 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
JP6136571B2 (ja) * 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6220161B2 (ja) 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
JP6291130B2 (ja) * 2015-03-30 2018-03-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2017168530A (ja) * 2016-03-14 2017-09-21 富士通株式会社 化合物半導体装置及びその製造方法
DE102016111998B4 (de) 2016-06-30 2024-01-18 Infineon Technologies Ag Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
CN108604594B (zh) 2016-08-12 2021-10-08 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2019021753A (ja) 2017-07-14 2019-02-07 トヨタ自動車株式会社 ゲートスイッチング素子とその製造方法
US10797153B2 (en) 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
JP7446727B2 (ja) 2019-07-04 2024-03-11 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512705A (ja) 2003-11-24 2007-05-17 トライクウィント セミコンダクター，インコーポレーテッド モノリシック集積型エンハンスメントモードおよびデプリーションモードｆｅｔおよびその製造方法
JP2008235347A (ja) 2007-03-16 2008-10-02 Sharp Corp リセスゲート型ｈｆｅｔの製造方法
JP2017527988A (ja) 2014-08-13 2017-09-21 インテル・コーポレーション 自己整合ゲートラストｉｉｉ−ｎトランジスタ
JP2018101667A (ja) 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
US20190043981A1 (en) 2017-08-04 2019-02-07 Samsung Electronics Co., Ltd. Semiconductor device
JP2020150141A (ja) 2019-03-14 2020-09-17 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2022066768A (ja) 2022-05-02
US11508838B2 (en) 2022-11-22
US20220123135A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP7419445B2 (ja) 半導体装置及びその製造方法
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US8592871B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP7470008B2 (ja) 半導体装置
CN101901834B (zh) 场效应晶体管及其制造方法
JP7625361B2 (ja) 半導体装置
CN104638010B (zh) 一种横向导通的GaN常关型MISFET器件及其制作方法
WO2009119479A1 (ja) 半導体装置及びその製造方法
US8809085B2 (en) Method for manufacturing nitride semiconductor device
US20210005730A1 (en) Semiconductor device
CN105810728A (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN112531025A (zh) 高电子迁移率晶体管
TWI765540B (zh) 半導體裝置及其製造方法
JP7421611B2 (ja) 半導体装置及びその製造方法
CN108933177A (zh) 制造半导体器件的方法和半导体器件
CN103489897A (zh) 基于iii族氮化物材料的准线性掺杂的器件结构
US20220130986A1 (en) Semiconductor device
CN104916681A (zh) 半导体装置
JP2007173426A (ja) 半導体装置
JP6734241B2 (ja) 半導体装置及びその製造方法
CN106206305B (zh) 半导体结构的形成方法
US10395932B2 (en) Semiconductor device and method for manufacturing the same
JP6989660B2 (ja) 半導体装置及びその製造方法
CN109148574A (zh) 半导体装置和制造半导体装置的方法
CN108831923A (zh) 一种增强型高电子迁移率晶体管及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150