[go: up one dir, main page]

JP6734241B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6734241B2
JP6734241B2 JP2017178780A JP2017178780A JP6734241B2 JP 6734241 B2 JP6734241 B2 JP 6734241B2 JP 2017178780 A JP2017178780 A JP 2017178780A JP 2017178780 A JP2017178780 A JP 2017178780A JP 6734241 B2 JP6734241 B2 JP 6734241B2
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017178780A
Other languages
English (en)
Other versions
JP2019054196A5 (ja
JP2019054196A (ja
Inventor
純平 田島
純平 田島
年輝 彦坂
年輝 彦坂
謙次郎 上杉
謙次郎 上杉
重哉 木村
重哉 木村
雅彦 蔵口
雅彦 蔵口
布上　真也
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017178780A priority Critical patent/JP6734241B2/ja
Priority to US15/899,925 priority patent/US10283633B2/en
Priority to CN201810160353.6A priority patent/CN109524308A/zh
Priority to US16/359,348 priority patent/US10475915B2/en
Publication of JP2019054196A publication Critical patent/JP2019054196A/ja
Publication of JP2019054196A5 publication Critical patent/JP2019054196A5/ja
Priority to JP2020117556A priority patent/JP6989660B2/ja
Application granted granted Critical
Publication of JP6734241B2 publication Critical patent/JP6734241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば、窒化物半導体を用いたトランジスタなどの半導体装置がある。しきい値を高くすることで、ノーマリオン型の半導体装置が得られる。
特開２００７−８８１８５号公報
本発明の実施形態は、高いしきい値を得ることができる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１層、第２層、第３層及び絶縁層を含む。第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置との間にある。前記第１層は、前記第１方向と交差する第２方向において前記第１電極から離れた第１面、前記第２方向において前記第２電極から離れ前記第１面が含まれる第１平面に沿う第２面、及び、前記第２方向において前記第３電極から離れ前記第１平面に対して傾斜した第３面を含み、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。前記第２層は、前記第２方向において前記第１電極と前記第１面との間に設けられた第１部分領域、前記第２方向において前記第２電極と前記第２面との間に設けられた第２部分領域、及び、前記第２方向において前記第３電極と前記第３面との間に設けられた第３部分領域を含み、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む。前記第３層は、前記第２方向において前記第１電極と前記第１部分領域との間に設けられた第４部分領域、前記第２方向において前記第２電極と前記第２部分領域との間に設けられた第５部分領域、及び、前記第２方向において前記第３電極と前記第３部分領域との間に設けられた第６部分領域を含み、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。前記第４部分領域は、前記第１電極と電気的に接続され、前記第５部分領域は、前記第２電極と電気的に接続される。前記絶縁層は、前記第２方向において前記第３電極と前記第６部分領域との間に設けられる。
第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る半導体装置を例示する模式的断面図である。 第３実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 実施形態に係る別の半導体装置を例示する模式的断面図である。 実施形態に係る別の半導体装置を例示する模式的断面図である。 実施形態に係る別の半導体装置を例示する模式的断面図である。 実施形態に係る別の半導体装置を例示する模式的断面図である。 第４実施形態に係る半導体装置を例示する模式的断面図である。 第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る別の半導体装置を例示する模式的断面図である。 第４実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第４実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第５実施形態に係る半導体装置を例示する模式的断面図である。 第５実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第５実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第５実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第５実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 図４０は、第５実施形態に係る別の半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、第１実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。
この例では、基板６０ｓ（例えばシリコン基板）が設けられている。基板６０ｓの上に、第１層１０が設けられる。第１層１０の上に第２層２０が設けられる。第２層２０の上に第３層３０が設けられる。第１層１０、第２層２０及び第３層３０は、窒化物半導体を含む。
例えば、基板６０ｓの上に、バッファ層１０Ｂ（例えば、ＡｌＧａＮ層）が設けられても良い。バッファ層１０Ｂの上に第１層１０が設けられる。または、バッファ層１０Ｂは第１層１０の一部とされても良い。
第１方向Ｄ１における第３電極５３の位置は、第１方向Ｄ１における第１電極５１の位置と、第１方向Ｄ１における第２電極５２の位置と、の間にある。
第１方向Ｄ１をＸ軸方向とする。Ｘ軸方向に対して垂直な方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。
第１層１０は、例えば、ＡｌＧａＮを含む。この場合におけるＡｌの組成比は、例えば、５ａｔｍ％（原子パーセント）以上４０ａｔｍ％以下である。第１層１０は、例えば、Ａｌ０．２Ｇａ０．８Ｎを含む。
または、第１層１０は、ｐ形のＧａＮを含む。第１層１０は、例えば、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを含む、ＧａＮを含む。
第１層１０は、Ｙ軸方向において、これらの電極から離れる。第１層１０は、第１面１０ａ、第２面１０ｂ及び第３面１０ｃを含む。これらの面のそれぞれ、例えば、第１層１０の上面の３つの部分に対応する。
第１面１０ａは、第２方向Ｄ２において、第１電極５１から離れる。第２方向Ｄ２は、第１方向Ｄ１と交差する。この例では、第２方向Ｄ２は、Ｚ軸方向である。第１面１０ａは、例えば、Ｘ−Ｙ平面に沿っている。
第２面１０ｂは、第２方向Ｄ２において第２電極５２から離れる。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１に沿う。第１平面ＰＬ１は、例えば、Ｘ−Ｙ平面に沿う。
第３面１０ｃは、第２方向Ｄ２において、第３電極５３から離れる。第３面１０ｃは、第１平面ＰＬ１（例えばＸ−Ｙ平面）に対して傾斜している。
第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む。第２層２０は、例えば、ＧａＮを含む。
第２層２０は、第１部分領域ｐ１、第２部分領域ｐ２及び第３部分領域ｐ３を含む。
第１部分領域ｐ１は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第１電極５１と第１面１０ａとの間に設けられる。第２部分領域ｐ２は、第２方向Ｄ２において、第２電極５２と第２面１０ｂとの間に設けられる。第３部分領域ｐ３は、第２方向Ｄ２において、第３電極５３と第３面１０ｃとの間に設けられる。これらの部分領域は、例えば、互いに連続している。
第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。第３層３０は、例えば、ＡｌＧａＮを含む。第３層３０におけるＡｌの組成比は、例えば、５ａｔｍ％（原子パーセント）以上４０ａｔｍ％以下である。第３層３０は、例えば、Ａｌ０．２Ｇａ０．８Ｎを含む。
第３層３０は、第４部分領域ｐ４、第５部分領域ｐ５及び第６部分領域ｐ６を含む。
第５部分領域ｐ５は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第１電極５１と第１部分領域ｐ１との間に設けられる。第５部分領域ｐ５は、第２方向Ｄ２において、第２電極５２と第２部分領域ｐ２との間に設けられる。第６部分領域ｐ６は、第２方向Ｄ２において、第３電極５３と第３部分領域ｐ３との間に設けられる。
第４部分領域ｐ４は、第１電極５１と電気的に接続される。第５部分領域ｐ５は、第２電極５２と電気的に接続される。
絶縁層４０は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第３電極５３と第６部分領域ｐ６との間に設けられる。
例えば、第１電極５１は、半導体装置１１０のソース電極及びドレイン電極の一方となる。第２電極５２は、ソース電極及びドレイン電極の他方となる。第３電極５３は、半導体装置１１０のゲート電極となる。絶縁層４０は、例えば、ゲート絶縁膜となる。
例えば、第２層２０と第３層３０との間において格子定数が異なる。このとき、自発分極及びピエゾ分極が、ウルツ鉱型結晶構造のｃ軸方向に発生する。自発分極及びピエゾ分極によって、第２層２０（例えばＧａＮ）と第３層３０（例えばＡｌＧａＮ）と、の間の界面の近傍に２次元電子ガス２２（２ＤＥＧ）が生じる。２次元電子ガス２２が高移動度のチャネルとなる。半導体装置１１０は、例えば、高電子移動度トランジスタ（ＨＥＭＴ）である。
半導体装置１１０においては、第１層１０が設けられている。第１層１０は、ＡｌＧａＮまたはｐ形のＧａＮを含む。第１層１０は、例えば、バックバリア層として機能する。
半導体装置１１０においては、この第１層１０の一部（第３面１０ｃ）が傾斜している。これにより、この第３面１０ｃと第３電極５３との間の領域において、分極が弱まる。これにより、しきい値が高くなる。実施形態によれば、高いしきい値を得ることができる。
一方、第１電極５１の近傍、及び、第２電極５２の近傍では、強い分極が作用する。これにより、抵抗が低くなる。高いしきい値とともに、低いオン抵抗が得られる。
例えば、第１平面ＰＬ１（第１面１０ａが含まれる平面）は、第１層１０のｃ面に沿う。例えば、第１面１０ａ及び第２面１０ｂは、ｃ面に沿う。一方、第３面１０ｃは、ｃ面に対して傾斜する。
例えば、第１平面ＰＬ１と、第１層１０のｃ面と、の間の角度の絶対値は、第３面１０ｃとｃ面との間の角度の絶対値よりも小さい。例えば、第１面１０ａとｃ面との間の角度の絶対値は、第３面１０ｃとｃ面との間の角度の絶対値よりも小さい。第２面１０ｂとｃ面との間の角度の絶対値は、第３面１０ｃとｃ面との間の角度の絶対値よりも小さい。
例えば、第１面１０ａと、第１層１０のｃ面と、の間の角度の絶対値は、５度未満である。第２面１０ｂと、第１層１０のｃ面と、の間の角度の絶対値は、５度未満である。一方、第３面１０ｃと、第１層１０のｃ面と、の間の角度の絶対値は、５度以上８５度以下である。
例えば、第２層２０の第３部分領域ｐ３（ＧａＮチャネル層）も、ｃ面に対して傾斜する。第３層３０の第６部分領域ｐ６（ＡｌＧａＮバリア層）も、ｃ面に対して傾斜する。傾斜したＧａＮチャネル層と、傾斜したＡｌＧａＮバリア層と、の間において、分極が弱まる。これにより、しきい値が上昇する。そして、上記のように、傾斜した第３面１０ｃを含むバックバリア層（第１層１０）によって、しきい値がより高くなる。
第１電極５１と第３電極５３との間の領域、及び、第２電極５２と第３電極５３との間の領域においては、ＧａＮチャネル層は、水平であり、キャリア密度が高くなる。これにより、抵抗が低くなる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
例えば、第３電極５３は、第３電極面５３ａ（例えば下面）を含む。第３電極面５３ａは、絶縁層４０に対向する。第３電極面５３ａは、第３面１０ｃを含む第３平面ＰＬ３に沿う。このように、第３電極５３の第３電極面５３ａ（例えば下面）も傾斜する。
絶縁層４０は、第１絶縁層面４０ａ（例えば下面）を含む。第１絶縁層面４０ａは、第３面１０ｃに対向する。第１絶縁層面４０ａは、第３面１０ｃを含む第３平面ＰＬ３に沿う。このように、絶縁層４０の第１絶縁層面４０ａ（例えば下面）も傾斜する。
絶縁層４０は、第２絶縁層面４０ｂ（例えば上面）を含む。第２絶縁層面４０ｂは、第３電極５３に対向する。第２絶縁層面４０ｂは、第３平面ＰＬ３に沿う。このように、絶縁層４０の第２絶縁層面４０ｂ（例えば上面）も傾斜する。
第３層３０は、第３層面３０ａ（例えば下面）を含む。第３層面３０ａは、第３面１０ｃに対向する。第３層面３０ａは、第３面１０ｃを含む第３平面ＰＬ３に沿う。このように、第３層３０の第３層面３０ａ（例えば下面）も傾斜する。
第２層２０は、第２層面２０ａ（例えば下面）を含む。第２層面２０ａは、第３面１０ｃに対向する。第２層面２０ａは、第３面１０ｃを含む第３平面ＰＬ３に沿う。
図１に示すように、この例においては、傾斜した部分の第２層２０の厚さは、他の部分の厚さよりも薄い。例えば、第３部分領域ｐ３の厚さを第３厚さｔ３とする。第３厚さｔ３は、第３方向Ｄ３に沿う長さ（厚さ）である。第３方向Ｄ３は、第３面１０ｃに対して垂直である。一方、第２部分領域ｐ２の厚さを第２厚さｔ２とする。第２厚さｔ２は、第２方向Ｄ２（Ｚ軸方向）に沿う長さ（厚さ）である。第３厚さｔ３は、第２厚さｔ２さよりも薄い。第１部分領域ｐ１の厚さを第１厚さｔ１とする。第１厚さｔ１は、第１方向Ｄ１（Ｚ軸方向）に沿う長さ（厚さ）である。第３厚さｔ３は、第１厚さｔ１よりも薄い。
これらの厚さは、キャリアが流れる方向に対して垂直な方向における幅（長さ）である。これらの厚さが薄いと、キャリア密度が低下する。
実施形態において、第３厚さｔ３は、第１厚さｔ１よりも薄く、第２厚さｔ２よりも薄い。これにより、しきい値が、より高くなる。
既に説明したように、実施形態において、第１面１０ａを含む第１平面ＰＬ１と、第３面１０ｃと、の間の角度の絶対値は、例えば、５度以上８５度以下である。例えば、ｃ面と、第３面１０ｃと、の間の角度の絶対値は、例えば、５度以上８５度以下である。
このような傾斜した第３面１０ｃにより、第３面１０ｃの上に形成される第２層２０の厚さ（第３厚さｔ３）を他の部分の厚さ（例えば第１厚さｔ１または第２厚さｔ２）よりも薄くできる。
実施形態において、第１厚さｔ１及び第２厚さｔ２のそれぞれは、例えば、１００ｎｍ以上５００ｎｍ以下である。第３厚さｔ３は、例えば、３０ｎｍ以上２００ｎｍ以下である。
上記の角度の絶対値が５度以上８５度以下のときに、例えば、分極が低減できるとともに、傾斜した部分を局所的に薄くできる。
傾斜の角度は、例えば、エッチング条件等により制御できる。図１に示す例において、例えば、第３電極５３の傾斜面に沿った幅を５００ｎｍとする。例えば、傾斜の角度が３０度のときに、第１面１０ａと第２面１０ｂとの間の高さの差は、２５０ｎｍになる。例えば、傾斜の角度が６０度のときに、第１面１０ａと第２面１０ｂとの間の高さの差は、４３２ｎｍになる。
実施形態において、例えば、第６部分領域ｐ６の厚さ（第３面１０ｃに対して垂直な方向の長さ（厚さ））は、第５部分領域ｐ５の厚さ（第２方向Ｄ２（Ｚ軸方向）に沿う長さ（厚さ）よりも薄い。例えば、第６部分領域ｐ６の厚さは、第４部分領域ｐ４の厚さ（第２方向Ｄ２（Ｚ軸方向）に沿う長さ（厚さ）よりも薄い。
実施形態において、第１層１０の第１面１０ａを含む部分、及び、第１層１０の第２面１０ｂを含む部分における厚さ（Ｚ軸方向に沿う厚さ）は、例えば、５００ｎｍ以上５０００ｎｍ以下である。
実施形態において、第２層２０において、第１厚さｔ１は、例えば、１００ｎｍ以上５００ｎｍ以下である。第３層３０において、第４部分領域ｐ４の厚さ（第２方向Ｄ２（Ｚ軸方向））に沿う長さは、例えば、１０ｎｍ以上ｎ１００ｍ以下である。
例えば、第６部分領域ｐ６の厚さ（第３方向Ｄ３に沿う長さ）は、第４部分領域ｐ４の厚さ（第２方向Ｄ２に沿った長さ）よりも薄く、第５部分領域ｐ５の厚さ（第２方向Ｄ２に沿った長さ）よりも薄い。
第１電極５１及び第２電極５２は、例えば、第３層３０に対してオーミック接触する。これらの電極は、例えば、Ａｕ／Ｎｉ／Ａｌ／Ｔｉなどの積層膜を含む。Ｔｉが第３層３０に接する。
第３電極５３は、例えば、ＴｉＮを含む。第３電極５３は、例えば、仕事関数の高い金属を含んでも良い。第３電極５３は、仕事関数の高い金属を含む積層膜を含んでも良い。
絶縁層４０は、例えば、酸化シリコン、酸化アルミニウム、酸窒化シリコン、酸窒化アルミニウム、及び、窒化シリコンの少なくともいずれかを含む。絶縁層４０は、これらの材料を含む複数の膜を含んでも良い。
図１に示す例においては、第１電極５１と第３電極５３との間の第１方向Ｄ１（例えばＸ軸方向）に沿った第１距離ｄ１は、第２電極５２と第３電極５３との間の第１方向Ｄ１に沿った第２距離ｄ２よりも短い。１つの例において、第１距離ｄ１は約２μｍであり、第２距離ｄ２は約１５μｍである。このような長さの関係により、例えば、第１距離ｄ１側の電気抵抗を低くし、第２距離ｄ２側に高電界を印加することが可能となり、より好ましい。実施形態において、これらの距離の関係は逆でも良い。
以下、半導体装置１１０の製造方法の例について説明する。
図２〜図５は、第１実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図２に示すように、基板６０ｓ（例えばシリコン基板）の上に、第１膜１０ｆを形成する。第１膜１０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。
第１膜１０ｆの一部の上に、マスク層６２を形成する。マスク層６２は、例えば、レジスト膜及びハードマスク膜の少なくともいずれかを含む。マスク層６２は、傾斜面６２ｔを有する。傾斜面６２ｔは、第１膜１０ｆの上面１０ｆｕに対して傾斜している。上面１０ｆｕは、例えば、Ｘ−Ｙ平面に沿っている。
図３に示すように、マスク層６２をマスクとして用いて、第１膜１０ｆの一部を除去する。これにより、第１層１０が得られる。第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。
第１層１０は、第１面１０ａ、第２面１０ｂ及び第３面１０ｃを含む。これらの面は、例えば、上面である。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１（例えばＸ−Ｙ平面）に沿う。第３面１０ｃは、第１面１０ａに対して傾斜している。第１面１０ａに沿う第１方向Ｄ１における第３面１０ｃの位置は、第１方向Ｄ１における第１面１０ａの位置と、第１方向Ｄ１における第２面１０ｂの位置と、の間にある。第１方向Ｄ１は、例えば、Ｘ軸方向である。
第３面１０ｃと第１面１０ａとの間の角度は、５度以上８５度以下である。この角度は、例えば、２０度以上６０度以下でも良い。
第１面１０ａのＺ軸方向における位置と、第２面１０ｂのＺ軸方向における位置と、のＺ軸方向における差は、例えば、０．５μｍ以上２μｍ以下である。
図４に示すように、第１層１０の上に、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む第２層２０を形成する。
さらに、第２層２０の上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む第３層３０を形成する。
図５に示すように、第３層３０の一部の上に絶縁層４０を形成する。第３層３０のその一部は、第１面１０ａと交差する第２方向Ｄ２（Ｚ軸方向）において第３面１０ｃと重なる。
さらに、第１電極５１、第２電極５２及び第３電極５３を形成する。第１電極５１は、第２方向Ｄ２（Ｚ軸方向）において、第１面１０ａと重なる。第１電極５１は、第３層３０の別の一部と電気的に接続される。第２電極５２は、第２方向Ｄ２において、第２面１０ｂと重なる。第２電極５２は、第３層３０のさらに別の一部と電気的に接続される。第３電極は、絶縁層４０の上に位置する。
このようにして、半導体装置１１０が形成される。
第１電極５１、第２電極５２及び第３電極５３の形成の順序は任意である。これらの電極の少なくとも２つが同時に形成されても良い。
これらの電極の形成の後に、さらに、配線が形成されても良い。配線は、上記の電極の少なくとも１つと電気的に接続される。配線は、層間絶縁膜を含む多層構造を有しても良い。配線の一部は、フィールドプレート構造を有しても良い。例えば、半導体装置の一部における局所的な電界集中が緩和される。例えば、傾斜面のゲート部、または、段差部に対応したフィールドプレート構造が設けられても良い。
上記の図２に関して説明した工程において、第１膜１０ｆは、基板６０ｓの上に設けられたバッファ層１０Ｂ（図１参照）の上に形成されても良い。バッファ層１０Ｂは、ＡｌＮまたはＡｌＧａＮなどを含む。バッファ層１０Ｂは、高耐圧のバッファ層である。
第１膜１０ｆ（及びバッファ層１０Ｂ）、及び、第２層２０及び第３層３０の形成においては、例えば、ＭＯＣＶＤ装置が用いられる。
第１膜１０ｆ（またはバッファ層１０Ｂ）は、例えば、ＡｌＮ／ＡｌＧａＮを含む超格子層、及び、ＡｌＮ／ＧａＮを含む超格子層の少なくともいずれかを含んでも良い。バッファ層１０Ｂは、炭素を含んでも良い。これにより、耐圧が向上する。バッファ層１０Ｂにおける炭素の濃度は、例えば、１０×１０１８ｃｍ−３以上である。第１膜１０ｆ（またはバッファ層１０Ｂ）の厚さは、例えば、１μｍ以上である。
図２に例示したマスク層６２は、例えば、ＳｉＯ２またはＳｉＮなどを含んでも良い。
図３に示した工程において、マスク層６２をマスクとして用いたエッチングが行われる。エッチングにおいて、例えば、Ｃｌ２及びＢＣｌ３の少なくともいずれかを含むガスによるＲＩＥが実施されても良い。エッチングにおいては、例えば、ＫＯＨ、ＴＭＡＨ、及び、リン酸の少なくともいずれかを用いたウェットエッチングが行われても良い。マスク層６２の材質、マスク層６２の端部の形状、及び、エッチング条件などによって、第１層１０の傾斜面（第３面１０ｃ）の角度を制御することができる。
実施形態において、第３面１０ｃの傾斜は、エッチングではなく、再成長により形成されても良い。例えば、第１膜１０ｆの上に、所定の形状を有する選択成長マスク層（マスク層６２でも良い）が設けられる。選択成長マスク層により覆われた部分では、窒化物半導体膜は成長しない。選択成長マスク層により覆われていない部分において、窒化物半導体膜が成長する。この場合、成長温度、及び、ガス比の少なくともいずれかを含む再成長条件によって、傾斜面の角度を制御可能である。
再成長により、例えば、（１０−１２）面、（１１−２２）面、または、（２０２−１）面などのファセット面の結晶面が形成される。これらのファセット面は、Ｘ−Ｙ平面（例えばｃ面）に対して傾斜する。
このように、傾斜面（第３面１０ｃ）の形成には、エッチングによる形成、及び、ファセット面による再成長の少なくともいずれかが適用されても良い。
エッチングによる傾斜面の形成においては、工程が簡単である。エッチングによる傾斜面の形成では、例えば、エッチングによる結晶へのダメージまたは不純物の導入などが生じる可能性がある。
ファセット面による再成長においては、ダメージまたは不純物の導入が抑制される。ファセット面による再成長においては、工程が複雑である。ファセット面による再成長においては、条件の適正化により、傾斜面の角度を精度良く制御される。
図４に関して説明した、第２層２０の形成及び第３層３０の形成において、傾斜面（第３面１０ｃ）と重なる領域（第３部分領域ｐ３及び第６部分領域ｐ６：図１参照）の厚さが、他の部分よりも薄くなり易い。例えば、単位面積当たりの原料供給速度が同じとする。このとき、水平面の表面積よりも、傾斜面の表面積は広い。このため、傾斜面においては、積層方向（成長方向）の成長速度が遅くなる。一方、水平面であるｃ面上では、ｃ面から傾斜した傾斜面よりも、成長速度が速い。成長速度において、結晶面方位依存性が生じる。これらにより、傾斜面上における成長速度が、水平面上における成長速度よりも遅くなり易い。
絶縁層４０の形成の後に、窒素中または酸素中での熱処理（例えばアニール）を行っても良い。絶縁層４０中の不純物の濃度が低減する。例えば、改質などが行われる。
図６は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図６に示すように、第１実施形態に係る別の半導体装置１１１おいては、第２厚さｔ２は、第１厚さｔ１よりも厚い。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０の構成と同じである。半導体装置１１１においても、高いしきい値が得られる。
図７〜図１０は、第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図７に示すように、基板６０ｓの上に設けられた第１膜１０ｆの上に、低Ａｌ濃度部分膜２０Ｐを形成する。第１膜１０ｆは、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。低Ａｌ濃度部分膜２０Ｐ、例えば、ＡｌαＧａ１−αＮ（０＜α＜１、α＜ｘ１）を含む。例えば、第１膜１０ｆはＡｌＧａＮ膜であり、低Ａｌ濃度部分膜２０ＰはＧａＮ膜である。
低Ａｌ濃度部分膜２０Ｐの一部の上に、マスク層６２を形成する。マスク層６２は、傾斜面６２ｔを有する。傾斜面６２ｔは、第１膜１０ｆの上面１０ｆｕに対して傾斜している。
図８に示すように、マスク層６２をマスクとして用いて、低Ａｌ濃度部分膜２０Ｐの一部、及び、第１膜１０ｆの一部を除去する。これにより、第１層１０が得られる。第１層１０は、第１面１０ａ、第２面１０ｂ及び第３面１０ｃを含む。第３面１０ｃは、Ｘ−Ｙ平面に対して傾斜する。このとき、低Ａｌ濃度部分膜２０Ｐにも傾斜面が形成される。
図９に示すように、第１層１０の上、及び、傾斜面が形成された低Ａｌ濃度部分膜２０Ｐの上に、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む膜を形成する。低Ａｌ濃度部分膜２０Ｐ及びこの膜が、第２層２０となる。第２面１０ｂの上において、第２層２０は、局所的に厚くなる。
さらに、第２層２０の上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む第３層３０を形成する。
図１０に示すように、絶縁層４０、第１電極５１、第２電極５２及び第３電極５３を形成して、半導体装置１１１が形成される。
（第２実施形態）
図１１は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、第２実施形態に係る半導体装置１１２も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１１２においては、第１層１０は、第１半導体領域１１、第２半導体領域１２及び第３半導体領域１３を含む。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０と同様である。
第１層１０において、第１半導体領域１１は、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２半導体領域１２は、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む。第３半導体領域１３は、Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む。
例えば、第１半導体領域１１及び第２半導体領域１２は、ＡｌＧａＮである。例えば、第３半導体領域１３は、ＧａＮである。第１半導体領域１１及び第２半導体領域１２は、例えば、バックバリア層として機能する。
第１半導体領域１１の一部と、第２半導体領域１２と、の間に、第３半導体領域１３の一部が位置する。
例えば、第２方向Ｄ２は、第１方向Ｄ１（例えばＸ軸方向）と交差する。第２方向Ｄ２は、Ｚ軸方向である。
例えば、第２半導体領域１２の少なくとも一部は、第２方向Ｄ２（例えば、Ｚ軸方向）において、第２電極５２と、第１半導体領域１１の一部１１ｐと、の間に位置する。
第３半導体領域１３の一部１３ｐは、第２方向Ｄ２において、第１半導体領域１１のその一部１１ｐと、第２半導体領域１２の上記の少なくとも一部と、の間に位置する。
第３半導体領域１３の別の一部１３ｑは、第２方向Ｄ２において、第３電極５３と、第１半導体領域１１の別の一部１１ｑと、の間に位置する。
第１半導体領域１１は、第１面１０ａを含む。第１面１０ａは、第２方向Ｄ２において、第１電極５１から離れる。第２半導体領域１２は、第２面１０ｂを含む。第２面１０ｂは、第２方向Ｄ２において第２電極５２から離れる。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１（例えばＸ−Ｙ平面）に沿う。第３半導体領域１３は、第３面１０ｃを含む。第３面１０ｃは、第２方向Ｄ２において、第３電極５３から離れる。第３面１０ｃは、第１平面ＰＬ１に対して傾斜する。
第２層２０は、既に説明した、第１部分領域ｐ１、第２部分領域ｐ２及び第３部分領域ｐ３を含む。第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む。
第３層３０は、既に説明した、第４部分領域ｐ４、第５部分領域ｐ５及び第６部分領域ｐ６を含む。第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３、ｙ３＜ｘ３）を含む。
この例においても、絶縁層４０は、第２方向Ｄ２において、第３電極５３と第６部分領域ｐ６との間に設けられる。
半導体装置１１２においても、第３面１０ｃと第３電極５３との間の領域において、分極が弱まる。これにより、高いしきい値が得られる。
第１電極５１の近傍、及び、第２電極５２の近傍では、強い分極が作用する。これにより、抵抗が低くなる。高いしきい値とともに、低いオン抵抗が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
半導体装置１１２においても、例えば、第３厚さｔ３は、第１厚さｔ１よりも薄い。第３厚さｔ３は、第２厚さｔ２よりも薄い。しきい値がより高くなる。
半導体装置１１２において、半導体装置１１０または半導体装置１１１に関して説明した種々の構成が適用されても良い。
以下、半導体装置１１２の製造方法の例について説明する。
図１２〜図１５は、第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図１２に示すように、基板６０ｓ（例えばシリコン基板）の上に、積層膜１５を形成する。積層膜１５は、第１半導体膜１５ａ、第２半導体膜１５ｂ、第３半導体膜１５ｃ及び第４半導体膜１５ｄを含む。
第１半導体膜１５ａは、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２半導体膜１５ｂは、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む。第３半導体膜１５ｃは、Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む。第４半導体膜１５ｄは、Ａｌｙ４Ｇａ１−ｙ４Ｎ（０≦ｙ４＜１、ｙ４＜ｙ１、ｙ４＜ｙ２）を含む。
第１半導体膜１５ａ及び第２半導体膜１５ｂは、例えば、ＡｌＧａＮである。または、第１半導体膜１５ａ及び第２半導体膜１５ｂは、例えば、ｐ形のＧａＮでも良い。第３半導体膜１５ｃ及び第４半導体膜１５ｄは、例えば、ＧａＮである。
例えば、基板６０ｓの上に第１半導体膜１５ａがある。第１半導体膜１５ａの上に第３半導体膜１５ｃがある。第３半導体膜１５ｃの上に第２半導体膜１５ｂがある。第２半導体膜１５ｂの上に第４半導体膜１５ｄがある。このような積層膜１５の一部の上にマスク層６２が設けられる。マスク層６２は、傾斜面６２ｔを有する。傾斜面６２ｔは、Ｘ−Ｙ平面に対して傾斜している。
マスク層６２を用いたエッチングを行うことで、第４半導体膜１５ｄの一部、及び、第２半導体膜１５ｂの一部を除去する。
これにより、図１３に示すように、第３半導体膜１５ｃの一部１５ｃｐが露出する。これにより、以下の構造が形成される。第１半導体膜１５ａは、第１面１０ａを含む。第２半導体膜１５ｂの残った部分は、第２面１０ｂ及び第３面１０ｃを含む。第１面１０ａに沿う第１方向Ｄ１における第３面１０ｃの位置は、第１方向Ｄ１における第１面１０ａの位置と、第１方向Ｄ１における第２面１０ｂの位置と、の間にある。第１方向Ｄ１と交差する第２方向Ｄ２において、第１面１０ａは、第３半導体膜１５ｃの上記の一部１５ｃｐと重なる。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１に沿う。第３面１０ｃは、第１平面ＰＬ１に対して傾斜する。第３面１０ｃは、第１面１０ａに対して傾斜し、第２面１０ｂに対して傾斜する。
第１面１０ａ、第３面１０ｃ、及び、第４半導体膜１５ｄの残った部分の上に、第２部分層２０Ｆを形成する。第２部分層２０Ｆは、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む。第２部分層２０Ｆは、例えば、ＧａＮ層である。第２部分層２０Ｆと、第４半導体膜１５ｄの残った部分と、が、第２層２０となる。
さらに、第２部分層２０Ｆの上に、第３層３０を形成する。第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。
図１５に示すように、第３層３０の一部の上に絶縁層４０を形成する。第３層３０のその一部は、第２方向Ｄ２（Ｚ軸方向）において、第３面１０ｃと重なる。第１電極５１、第２電極５２及び第３電極５３を形成する。
これにより、半導体装置１１２が形成される。
第１半導体膜１５ａの少なくとも一部が、第１半導体領域１１（図１１参照）となる。第２半導体膜１５ｂの残った部分の少なくとも一部が、第２半導体領域１２（図１１参照）となる。第３半導体膜１５ｃの少なくとも一部が、第３半導体領域１３（図１１参照）となる。第４半導体膜１５ｄの残った部分が、第２層２０の一部となる。
（第３実施形態）
図１６は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１６に示すように、第３実施形態に係る半導体装置１１３も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１１３においては、第１層１０は、第１半導体領域１１及び第２半導体領域１２を含む。半導体装置１１３におけるこれ以外の構成は、半導体装置１１０と同様である。
第１層１０において、第１半導体領域１１は、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２半導体領域１２は、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む。第１半導体領域１１及び第２半導体領域１２は、例えば、ＡｌＧａＮを含む。または、第１半導体領域１１及び第２半導体領域１２は、ｐ形のＧａＮを含んでも良い。
第２半導体領域１２の一部は、第２方向Ｄ２において、第２電極５２と、第１半導体領域１１の一部１１ｐと、の間に位置する。第２方向Ｄ２は、第１方向Ｄ１（Ｘ軸方向）と交差する。第２方向Ｄ２は、例えば、Ｚ軸方向である。
第２半導体領域１２の別の一部１２ｑは、第２方向Ｄ２において、第３電極５３と第１半導体領域１１の別の一部１１ｑとの間に位置する。
第１半導体領域１１は、第１面１０ａを含む。第１面１０ａは、第２方向Ｄ２において、第１電極５１から離れる。
第２半導体領域１２の上記の一部１２ｐは、第２面１０ｂを含む。第２面１０ｂは、第２方向Ｄ２において第２電極５２から離れる。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１（例えばＸ−Ｙ平面）に沿う。
第２半導体領域１２の上記の別の一部１２ｑは、第３面１０ｃを含む。第３面１０ｃは、第２方向Ｄ２において、第３電極５３から離れる。第３面１０ｃは、第１平面ＰＬ１に対して傾斜する。第３面１０ｃは、第１面１０ａ及び第２面１０ｂに対して傾斜する。
第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む。第２層２０は、例えば、ＧａＮ層である。第２層２０は、既に説明した、第１部分領域ｐ１、第２部分領域ｐ２及び第３部分領域ｐ３を含む。
第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。第３層３０は、例えばＡｌＧａＮ層である。第３層３０は、既に説明した、第４部分領域ｐ４、第５部分領域ｐ５及び第６部分領域ｐ６を含む。
この例においても、絶縁層４０は、第２方向Ｄ２において第３電極５３と第６部分領域ｐ６との間に設けられる。
半導体装置１１３においても、第３面１０ｃと第３電極５３との間の領域において、分極が弱まる。これにより、高いしきい値が得られる。
第１電極５１の近傍、及び、第２電極５２の近傍では、強い分極が作用する。これにより、抵抗が低くなる。高いしきい値とともに、低いオン抵抗が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
半導体装置１１３においても、例えば、第３厚さｔ３は、第１厚さｔ１よりも薄い。第３厚さｔ３は、第２厚さｔ２よりも薄い。しきい値がより高くなる。
図１６に示すように、この例では、第２層２０の一部２０ｐは、第２方向Ｄ２において第３電極５３と重なっている。第３面１０ｃは、第２方向Ｄ２において、第３電極５３と、第２層２０のこの一部２０ｐと、の間に位置している。このような構成においても、高いしきい値が得られる。
第２層２０の一部２０ｐの表面は、Ｘ−Ｙ平面に対して傾斜している。この傾斜方向は、第３面１０ｃの傾斜方向とは逆である。
半導体装置１１３において、半導体装置１１０、半導体装置１１１または半導体装置１１２に関して説明した種々の構成が適用されても良い。
以下、半導体装置１１３の製造方法の例について説明する。
図１７〜図２０は、第３実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図１７に示すように、基板６０ｓ（例えばシリコン基板）の上に、積層膜１６を形成する。積層膜１６は、第１半導体膜１６ａと、第１低Ａｌ濃度膜１６Ｌと、を含む。基板６０ｓの上に、第１半導体膜１６ａを形成し、その上に、第１低Ａｌ濃度膜１６Ｌを形成する。第１低Ａｌ濃度膜１６Ｌの一部の上に、ハードマスク６１を形成し、その上に、マスク層６２（例えばレジストマスク）を形成する。マスク層６２を用いて、ハードマスク６１を加工し、さらに、第１低Ａｌ濃度膜１６Ｌの一部を除去する。これにより、積層膜１６が形成される。
積層膜１６において、第１半導体膜１６ａは、Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第１半導体膜１６ａは、例えば、ＡｌＧａＮ層またはｐ形ＧａＮ層である。
第１半導体膜１６ａは、第１部分１６ａｐ及び第２部分１６ａｑを含む。第１部分１６ａｐから第２部分１６ａｑに向かう方向は、第１方向Ｄ１（例えば、Ｘ軸方向）に沿う。
積層膜１６において、第１低Ａｌ濃度膜１６Ｌは、Ａｌｙ５Ｇａ１−ｙ５Ｎ（０≦ｙ５＜１、ｙ５＜ｙ１）を含む。第１低Ａｌ濃度膜１６Ｌは、例えば、ＧａＮ層である。第１低Ａｌ濃度膜１６Ｌは、第１部分１６ａｐの第１面１０ａの上に設けられる。第１面１０ａは、Ｘ−Ｙ平面に沿う。
図１８に示すように、積層膜１６の第２部分１６ａｑの上に、第２半導体膜１６ｂを形成する。第２半導体膜１６ｂは、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１、ｙ５＜ｙ２）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む。第２半導体膜１６ｂは、例えば、ＡｌＧａＮ層またはｐ形ＧａＮ層である。
第２半導体膜１６ｂは、第２面１０ｂ及び第３面１０ｃを含む。第２面１０ｂは、第１面１０ａが含まれる第１平面ＰＬ１（例えばＸ−Ｙ平面）に沿う。第３面１０ｃは、第１平面ＰＬ１に対して傾斜する。第３面１０ｃは、第１面１０ａに対して傾斜し、第２面１０ｂに対して傾斜する。
第１面１０ａに沿う第１方向Ｄ１（例えばＸ軸方向）における第３面１０ｃの位置は、第１方向Ｄ１における第１面１０ａの位置と、第１方向Ｄ１における第２面１０ｂの位置と、の間にある。
さらに、第２面１０ｂの上に、第２低Ａｌ濃度膜１６Ｍを形成する。第２低Ａｌ濃度膜１６Ｍは、Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む。第２低Ａｌ濃度膜１６Ｍは、例えば、ＧａＮ層である。
図１９に示すように、第１低Ａｌ濃度膜１６Ｌ、第３面１０ｃ、及び、第２低Ａｌ濃度膜１６Ｍの上に、第２部分層２０Ｆを形成する。第２部分層２０Ｆは、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む。第２部分層２０Ｆは、例えば、ＧａＮ層である。第２部分層２０Ｆ、第１低Ａｌ濃度膜１６Ｌの少なくとも一部、及び、第２低Ａｌ濃度膜１６Ｍの少なくとも一部が、第２層２０となる。
さらに、第２部分層２０Ｆの上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む第３層３０を形成する。
図２０に示すように、第３層３０の一部の上に絶縁層４０を形成する。第３層３０のこの一部は、第２方向Ｄ２（Ｚ軸方向）において第３面１０ｃと重なる。第１電極５１、第２電極５２及び第３電極５３を形成する。
これにより、半導体装置１１３が形成される。
第１半導体膜１６ａの少なくとも一部が、第１半導体領域１１（図１１参照）となる。第２半導体膜１６ｂの少なくとも一部が、第２半導体領域１２（図１２参照）となる。
図２１〜図２４は、実施形態に係る別の半導体装置を例示する模式的断面図である。
図２１〜図２４に示すように、半導体装置１１０ａ〜１１３ａにおいては、第１電極５１と第３電極５３との間の第１方向Ｄ１に沿った第１距離ｄ１は、第２電極５２と第３電極５３との間の第１方向Ｄ１に沿った第２距離ｄ２よりも長い。半導体装置１１０ａ〜１１３ａにおけるこれ以外の構成は、半導体装置１１０〜１１３と同様である。半導体装置１１０ａ〜１１３ａにおいても、高いしきい値を得ることができる。
半導体装置１１０〜１１３においては、第１電極５１は、第１方向Ｄ１（Ｘ軸方向）において、第３層３０の少なくとも一部と重なる。実施形態において、第１電極５１と第２電極５２とを入れ変えても良い。この場合、第２電極５２は、第１方向Ｄ１において第３層３０の少なくとも一部と重なる。
半導体装置１１０〜１１３及び１１０ａ〜１１３ａにおいては、基板６０ｓを規準にしたときに、第１電極５１の下面の位置は、第２電極５２の下面の位置とは異なる。例えば、基板６０ｓと第１面１０ａとの間の第２方向Ｄ２（Ｚ軸方向）に沿う距離は、基板６０ｓと第２面１０ｂとの間の第２方向Ｄ２（Ｚ軸方向）に沿う距離とは異なる。例えば、第２方向Ｄ２における第３面１０ｃの位置は、第２方向Ｄ２における第１面１０ａの位置と、第２方向Ｄ２における第２面１０ｂの位置と、の間にある。
例えば、このような構造の形成においては、高い精度が比較的得やすい。安定した特性が得やすい。
（第４実施形態）
図２５は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図２５に示すように、第４実施形態に係る半導体装置１２０も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１２０においては、第１層１０は、第１面１０ａ、第２面１０ｂ及び第３面１０ｃに加えて、第４面１０ｄを含む。半導体装置１２０におけるこれ以外の構成は、半導体装置１１０と同様である。
この例においても、第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む。第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。
第４面１０ｄは、第１面１０ａ（または第１平面ＰＬ１）に対して傾斜している。第４面１０ｄは、第３面１０ｃと交差する。例えば、第１方向Ｄ１（Ｘ軸方向）における第４面１０ｄの位置は、第１方向Ｄ１における第１面１０ａの位置と、第１方向Ｄ１における第３面１０ｃの位置と、の間にある。第４面１０ｄは、第１面１０ａと連続し、第３面１０ｃと連続する。第３面１０ｃ及び第４面１０ｄは、第１層１０における凹面である。
第２層２０の第３部分領域ｐ３は、第３電極５３と第３面１０ｃとの間、及び、第３電極５３と第４面１０ｄとの間にある。この場合も、第３層３０の第６部分領域ｐ６は、第３電極５３と第３部分領域ｐ３との間にある。
第３部分領域ｐ３は、第１方向Ｄ１（Ｘ軸方向）において、第１層１０に含まれる２つの部分の間にある。
半導体装置１２０においても、第３面１０ｃと第３電極５３との間の領域、及び、第４面１０ｄと第３電極５３との間において、分極が弱まる。これにより、高いしきい値が得られる。
例えば、第３面１０ｃと第４面１０ｄとの境界部分は、第２層２０及び第３層３０が大きく曲がる。しきい値がより高くなり易い。
第１電極５１の近傍、及び、第２電極５２の近傍では、強い分極が作用する。これにより、抵抗が低くなる。高いしきい値とともに、低いオン抵抗が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
図２６〜図２９は、第４実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図２６に示すように、基板６０ｓ（例えばシリコン基板）の上に、第１層１０となる第１膜１０ｆを形成し、その上に、マスク層６２を形成する。マスク層６２の開口部において、第１膜１０ｆを除去して凹部１０Ｄを形成する。凹部１０Ｄは、傾斜面を有する。これにより、第１層１０が得られる。
図２７に示すように、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。
図２８に示すように、第２層２０及び第３層３０を形成する。
図２９に示すように、絶縁層４０、第１電極５１、第２電極５２及び第３電極５３を形成する。これにより、半導体装置１２０が得られる。
図３０は、第４実施形態に係る別の半導体装置を例示する模式的断面図である。
図３０に示すように、第４実施形態に係る別の半導体装置１２１も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１２１においては、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。半導体装置１２１においては、第２層２０は、第１低Ａｌ濃度膜１６Ｌ及び第２低Ａｌ濃度膜１６Ｍを含む。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０と同様である。
この例においても、第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む。第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。
第１低Ａｌ濃度膜１６Ｌは、例えば、Ａｌｘ２１Ｇａ１−ｘ２１Ｎ（０≦ｘ２１＜１、ｘ２１＜ｘ１）を含む。第２低Ａｌ濃度膜１６Ｍは、Ａｌｘ２２Ｇａ１−ｘ２２Ｎ（０≦ｘ２２＜１、ｘ２２＜ｘ１）を含む。第３層３０において、組成比ｘ３は、組成比ｘ２１よりも高く、組成比ｘ２２よりも高い。
第２層２０において、第１部分領域ｐ１は、第１低Ａｌ濃度膜１６Ｌの一部及び第２低Ａｌ濃度膜１６Ｍの一部を含む。第２部分領域ｐ２は、第１低Ａｌ濃度膜１６Ｌの別の一部及び第２低Ａｌ濃度膜１６Ｍの別の一部を含む。第３部分領域ｐ３は、第２低Ａｌ濃度膜１６Ｍのさらに一部を含む。
半導体装置１２１においても、分極が弱まり、高いしきい値が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
図３１〜図３４は、第４実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図３１に示すように、基板６０ｓ（例えばシリコン基板）の上に、第１層１０となる第１膜１０ｆを形成し、その上に第１低Ａｌ濃度膜１６Ｌとなる膜１６Ｌｆを形成し、その上に、マスク層６２を形成する。マスク層６２の開口部において、膜１６Ｌｆの一部及び第１膜１０ｆを除去して凹部１０Ｄを形成する。凹部１０Ｄは、傾斜面を有する。これにより、第１層１０及び第１低Ａｌ濃度膜１６Ｌが得られる。
図３２に示すように、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。第１面１０ａの上に、第１低Ａｌ濃度膜１６Ｌの一部が残る。第２面１０ｂの上に、第１低Ａｌ濃度膜１６Ｌの別の一部が残る。
図３３に示すように、第２低Ａｌ濃度膜１６Ｍ及び第３層３０を形成する。第１低Ａｌ濃度膜１６Ｌ及び第２低Ａｌ濃度膜１６Ｍが、第２層２０となる。
図３４に示すように、絶縁層４０、第１電極５１、第２電極５２及び第３電極５３を形成する。これにより、半導体装置１２１が得られる。
（第５実施形態）
図３５は、第５実施形態に係る半導体装置を例示する模式的断面図である。
図３５に示すように、第５実施形態に係る半導体装置１３０も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１３０においても、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。半導体装置１３０において、第３面１０ｃ及び第４面１０ｄは、第１層１０における凸面である。半導体装置１３０におけるこれ以外の構成は、半導体装置１３０と同様である。
半導体装置１３０においても、第３面１０ｃと第３電極５３との間の領域、及び、第４面１０ｄと第３電極５３との間において、分極が弱まる。これにより、高いしきい値が得られる。
例えば、第３面１０ｃと第４面１０ｄとの境界部分は、第２層２０及び第３層３０が大きく曲がる。しきい値がより高くなり易い。
第１電極５１の近傍、及び、第２電極５２の近傍では、強い分極が作用する。これにより、抵抗が低くなる。高いしきい値とともに、低いオン抵抗が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
半導体装置１３０において、第１電極５１は、第１方向Ｄ１（Ｘ軸方向）において第３層３０の少なくとも一部と重なる。第２電極５２も、第１方向Ｄ１において第３層３０の少なくとも一部と重なる。
図３６〜図３９は、第５実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図３６に示すように、基板６０ｓ（例えばシリコン基板）の上に、第１層１０の一部となる第１膜１０ｆを形成し、その上に、マスク層６２を形成する。マスク層６２の開口部において、第１層１０の一部となる凸部膜１０Ｐｆを成長させる。凸部膜１０Ｐｆは、傾斜面を有する。第１膜１０ｆ及び凸部膜１０Ｐｆが、第１層１０となる。
図３７示すように、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。
図３８に示すように、第２層２０及び第３層３０を形成する。
図３９に示すように、絶縁層４０、第１電極５１、第２電極５２及び第３電極５３を形成する。これにより、半導体装置１３０が得られる。
図４０は、第５実施形態に係る別の半導体装置を例示する模式的断面図である。
図４０に示すように、第４実施形態に係る別の半導体装置１３１も、第１電極５１、第２電極５２、第３電極５３、第１層１０、第２層２０、第３層３０及び絶縁層４０を含む。半導体装置１３１においては、第１層１０は、第１面１０ａ、第２面１０ｂ、第３面１０ｃ及び第４面１０ｄを含む。半導体装置１３１においては、第２層２０は、第１低Ａｌ濃度膜１６Ｌ及び第２低Ａｌ濃度膜１６Ｍを含む。半導体装置１３１におけるこれ以外の構成は、半導体装置１３０と同様である。
この例においても、第１層１０は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１＜１）、及び、ｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む。第２層２０は、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｘ１）を含む。第３層３０は、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む。
第１低Ａｌ濃度膜１６Ｌは、例えば、Ａｌｘ２１Ｇａ１−ｘ２１Ｎ（０≦ｘ２１＜１、ｘ２１＜ｘ１）を含む。第２低Ａｌ濃度膜１６Ｍは、Ａｌｘ２２Ｇａ１−ｘ２２Ｎ（０≦ｘ２２＜１、ｘ２２＜ｘ１）を含む。第３層３０において、組成比ｘ３は、組成比ｘ２１よりも高く、組成比ｘ２２よりも高い。
第２層２０において、第１部分領域ｐ１は、第１低Ａｌ濃度膜１６Ｌの一部及び第２低Ａｌ濃度膜１６Ｍの一部を含む。第２部分領域ｐ２は、第１低Ａｌ濃度膜１６Ｌの別の一部及び第２低Ａｌ濃度膜１６Ｍの別の一部を含む。第３部分領域ｐ３は、第２低Ａｌ濃度膜１６Ｍのさらに一部を含む。
この例において、第１層１０の凸部１０Ｐに第３面１０ｃ及び第４面１０ｄが設けられる。この例において、第２方向Ｄ２（Ｚ軸方向）において、第１低Ａｌ濃度膜１６Ｌの一部と第３電極５３との間に、第３面１０ｃが位置する。第２方向Ｄ２において、第１低Ａｌ濃度膜１６Ｌの別の一部と第３電極５３との間に、第４面１０ｄが位置する。
半導体装置１３１においても、分極が弱まり、高いしきい値が得られる。良好な特性のノーマリーオフ特性（高いしきい値）と、低いオン抵抗と、が得られる。
半導体装置１３１において、第１電極５１は、第１方向Ｄ１（Ｘ軸方向）において第３層３０の少なくとも一部と重なる。第２電極５２も、第１方向Ｄ１において第３層３０の少なくとも一部と重なる。
半導体装置１２０、１２１、１３０及び１３１においても、例えば、第３厚さｔ３は、第１厚さｔ１よりも薄い。第３厚さｔ３は、第２厚さｔ２よりも薄い。しきい値がより高くなる。
実施形態によれば、高いしきい値を得ることができる半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、層、半導体膜、絶縁層及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１層、 １０Ｂ…バッファ層、 １０Ｄ…凹部、 １０Ｐ…凸部、 １０Ｐｆ…凸部膜、 １０ａ…第１面、 １０ｂ…第２面、 １０ｃ…第３面、 １０ｄ…第４面、 １０ｆ…第１膜、 １０ｆｕ…上面、 １１…第１半導体領域、 １１ｐ…一部、 １１ｑ…一部、 １２…第２半導体領域、 １２ｐ…一部、 １２ｑ…一部、 １３…第３半導体領域、 １３ｐ…一部、 １３ｑ…一部、 １５…積層膜、 １５ａ〜１５ｄ…第１〜第４半導体膜、 １５ｃｐ…一部、 １６…積層膜、 １６Ｌ…第１低Ａｌ濃度膜、 １６Ｌｆ…膜、 １６Ｍ…第２低Ａｌ濃度膜、 １６ａ、１６ｂ…第１、第２半導体膜、 １６ａｐ…部分、 １６ａｑ…部分、 ２０…第２層、 ２０Ｆ…第２部分層、 ２０Ｐ…低Ａｌ濃度部分膜、 ２０ａ…第２層面、 ２０ｐ…一部、 ２２…２次元電子ガス、 ３０…第３層、 ３０ａ…第３層面、 ４０…絶縁層、 ４０ａ…第１絶縁層面、 ４０ｂ…第２絶縁層面、 ５１〜５３…第１〜第３電極、 ５３ａ…第３電極面、 ６０ｓ…基板、 ６１…ハードマスク、 ６２…マスク層、 ６２ｔ…傾斜面、 １１０、１１０ａ、１１１、１１１ａ、１１２、１１２ａ、１１３、１１３ａ、１２０、１２１、１３０、１３０１…半導体装置、 Ｄ１〜Ｄ３…第１〜第３方向、 ＰＬ１…第１平面、 ＰＬ３…第３平面、 ｄ１、ｄ２…第１、第２距離、 ｐ１〜ｐ６…第１〜第６部分領域、 ｔ１〜ｔ３…第１〜第３厚さ

Claims (17)

  1. 第１電極と、
    第２電極と、
    第３電極であって、第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１層であって、
    Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む第１半導体領域と、
    Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む第２半導体領域と、
    Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む第３半導体領域と、
    を含み、
    前記第２半導体領域の少なくとも一部は、前記第１方向と交差する第２方向において、前記第２電極と、前記第１半導体領域の一部と、の間に位置し、
    前記第３半導体領域の一部は、前記第２方向において前記第１半導体領域の前記一部と、前記第２半導体領域の前記少なくとも一部と、の間に位置し、
    前記第３半導体領域の別の一部は、前記第２方向において前記第３電極と前記第１半導体領域の別の一部との間に位置し、
    前記第１半導体領域は、前記第２方向において前記第１電極から離れた第１面を含み、
    前記第２半導体領域は、前記第２方向において前記第２電極から離れ前記第１面が含まれる第１平面に沿う第２面と、前記第２方向において前記第３電極から離れ前記第１平面に対して傾斜した第３面と、を含む、前記第１層と、
    前記第２方向において前記第１電極と前記第１面との間に設けられた第１部分領域、前記第２方向において前記第２電極と前記第２面との間に設けられた第２部分領域、及び、前記第２方向において前記第３電極と前記第３面との間に設けられた第３部分領域を含み、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む第２層と、
    前記第２方向において前記第１電極と前記第１部分領域との間に設けられた第４部分領域、前記第２方向において前記第２電極と前記第２部分領域との間に設けられた第５部分領域、及び、前記第２方向において前記第３電極と前記第３部分領域との間に設けられた第６部分領域を含み、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３、ｙ３＜ｘ３）を含む第３層であって、前記第４部分領域は、前記第１電極と電気的に接続され、前記第５部分領域は、前記第２電極と電気的に接続された前記第３層と、
    前記第２方向において前記第３電極と前記第６部分領域との間に設けられた絶縁層と、
    を備えた半導体装置。
  2. 前記第１面と、前記第１層のｃ面と、の間の角度の絶対値は、前記第３面と前記ｃ面との間の角度の絶対値よりも小さい、請求項１記載の半導体装置。
  3. 前記第１面及び第２面は、前記第１層のｃ面に沿い、
    前記第３面は、前記ｃ面に対して傾斜した、請求項１記載の半導体装置。
  4. 前記第１面と、前記第１層のｃ面と、の間の角度の絶対値は、５度以下であり、
    前記第３面と、前記第１層のｃ面と、の間の角度の絶対値は、１０度以上８０度以下である、請求項１記載の半導体装置。
  5. 前記第３電極は、前記絶縁層に対向する第３電極面を含み、
    前記第３電極面は、前記第３面を含む第３平面に沿った、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記絶縁層は、前記第３面に対向する第１絶縁層面を含み、
    前記第１絶縁層面は、前記第３面を含む第３平面に沿った、請求項１〜４のいずれか１つに記載の半導体装置。
  7. 前記絶縁層は、前記第３電極に対向する第２絶縁層面を含み、
    前記第２絶縁層面は、前記第３平面に沿った、請求項６記載の半導体装置。
  8. 記第３層は、前記第３面に対向する第３層面を含み、
    前記第３層面は、前記第３面を含む第３平面に沿った、請求項１〜４のいずれか１つに記載の半導体装置。
  9. 記第２層は、前記第３面に対向する第２層面を含み、
    前記第２層面は、前記第３面を含む第３平面に沿った、請求項１〜４のいずれか１つに記載の半導体装置。
  10. 前記第３面に対して垂直な第３方向に沿う前記第３部分領域の第３厚さは、前記第２方向に沿う前記第２部分領域の第２厚さよりも薄い、請求項１〜９のいずれか１つに記載の半導体装置。
  11. 前記第３厚さは、前記第２方向に沿う前記第１部分領域の第１厚さよりも薄い、請求項１０記載の半導体装置。
  12. 前記第２方向における前記第３面の位置は、前記第２方向における前記第１面の位置と、前記第２方向における前記第２面の位置と、の間にある、請求項１〜１１のいずれか１つに記載の半導体装置。
  13. 前記第１電極は、前記第１方向において前記第３層の少なくとも一部と重なる、請求項１〜１２のいずれか１つに記載の半導体装置。
  14. 前記第２電極は、前記第１方向において前記第３層の少なくとも一部と重なる、請求項１〜１３のいずれか１つに記載の半導体装置。
  15. 前記第３部分領域は、前記第１方向において、前記第１層に含まれる２つの部分の間にある、請求項１〜１４のいずれか１つに記載の半導体装置。
  16. 積層膜を形成し、前記積層膜は、
    Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含む第１半導体膜と、
    Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む第２半導体膜と、
    Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む第３半導体膜と、
    Ａｌｙ４Ｇａ１−ｙ４Ｎ（０≦ｙ４＜１、ｙ４＜ｙ１、ｙ４＜ｙ２）を含む第４半導体膜と、
    を含み、
    前記第１半導体膜の上に前記第３半導体膜があり、前記第３半導体膜の上に前記第２半導体膜があり、前記第２半導体膜の上に前記第４半導体膜があり、
    前記第４半導体膜の一部及び前記第２半導体膜の一部を除去して前記第３半導体膜の一部を露出させ、前記第１半導体膜は、第１面を含み、前記第２半導体膜の残った部分は、第２面及び第３面を含み、前記第１面に沿う第１方向における前記第３面の位置は、前記第１方向における前記第１面の位置と、前記第１方向における前記第２面の位置と、の間にあり、前記第１方向と交差する第２方向において、前記第１面は、前記第３半導体膜の前記一部と重なり、前記第２面は、前記第１面が含まれる第１平面に沿い、前記第３面は、前記第１平面に対して傾斜し、
    前記第１面、前記第３面、及び、前記第４半導体膜の残った部分の上に、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む第２部分層を形成し、
    前記第２部分層の上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む第３層を形成し、
    前記第３層の一部の上に絶縁層を形成し、前記第３層の前記一部は、前記第２方向において前記第３面と重なり、
    前記第２方向において前記第１面と重なり前記第３層の別の一部と電気的に接続された第１電極と、前記第２方向において前記第２面と重なり前記第３層のさらに別の一部と電気的に接続された第２電極と、前記絶縁層の上に位置する第３電極と、を形成する、半導体装置の製造方法。
  17. Ａｌｙ１Ｇａ１−ｙ１Ｎ（０＜ｙ１＜１）及びｐ形のＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜１）のいずれかを含み第１部分及び第２部分を含み、前記第１部分から前記第２部分に向かう方向は第１方向に沿う、第１半導体膜と、前記第１部分の第１面の上に設けられたＡｌｙ５Ｇａ１−ｙ５Ｎ（０≦ｙ５＜１、ｙ５＜ｙ１）を含む第１低Ａｌ濃度膜と、を含む積層膜の前記第２部分の上に、Ａｌｙ２Ｇａ１−ｙ２Ｎ（０＜ｙ２＜１、ｙ５＜ｙ２）及びｐ形のＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜１）のいずれかを含む第２半導体膜を形成し、前記第２半導体膜は、前記第１面が含まれる第１平面に沿う第２面と、前記第１平面に対して傾斜した第３面と、を含み、前記第１面に沿う第１方向における前記第３面の位置は、前記第１方向における前記第１面の位置と、前記第１方向における前記第２面の位置と、の間にあり、
    前記第２面の上に、Ａｌｙ３Ｇａ１−ｙ３Ｎ（０≦ｙ３＜１、ｙ３＜ｙ１、ｙ３＜ｙ２）を含む第２低Ａｌ濃度膜を形成し、
    前記第１低Ａｌ濃度膜、前記第３面、及び、前記第２低Ａｌ濃度膜の上に、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１、ｘ２＜ｙ１、ｘ２＜ｙ２）を含む第２部分層を形成し、
    前記第２部分層の上に、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜１、ｘ２＜ｘ３）を含む第３層を形成し、
    前記第３層の一部の上に絶縁層を形成し、前記第３層の前記一部は、前記第１面と交差する第２方向において前記第３面と重なり、
    前記第２方向において前記第１面と重なり前記第３層の別の一部と電気的に接続された第１電極と、前記第２方向において前記第２面と重なり前記第３層のさらに別の一部と電気的に接続された第２電極と、前記絶縁層の上に位置する第３電極と、を形成する、半導体装置の製造方法。
JP2017178780A 2017-09-19 2017-09-19 半導体装置及びその製造方法 Active JP6734241B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017178780A JP6734241B2 (ja) 2017-09-19 2017-09-19 半導体装置及びその製造方法
US15/899,925 US10283633B2 (en) 2017-09-19 2018-02-20 Semiconductor device and method for manufacturing the same
CN201810160353.6A CN109524308A (zh) 2017-09-19 2018-02-27 半导体装置及其制造方法
US16/359,348 US10475915B2 (en) 2017-09-19 2019-03-20 Semiconductor device and method for manufacturing the same
JP2020117556A JP6989660B2 (ja) 2017-09-19 2020-07-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178780A JP6734241B2 (ja) 2017-09-19 2017-09-19 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020117556A Division JP6989660B2 (ja) 2017-09-19 2020-07-08 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2019054196A JP2019054196A (ja) 2019-04-04
JP2019054196A5 JP2019054196A5 (ja) 2019-05-16
JP6734241B2 true JP6734241B2 (ja) 2020-08-05

Family

ID=65721140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178780A Active JP6734241B2 (ja) 2017-09-19 2017-09-19 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US10283633B2 (ja)
JP (1) JP6734241B2 (ja)
CN (1) CN109524308A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446727B2 (ja) * 2019-07-04 2024-03-11 株式会社東芝 半導体装置
CN111243954A (zh) * 2020-01-19 2020-06-05 中国科学院半导体研究所 GaN基常关型高电子迁移率晶体管及制备方法
DE102022209807A1 (de) * 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Lateraler Gallium-Nitrid Transistor mit abgestuften Flankenbereich

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4364185B2 (ja) 1994-11-24 2009-11-11 株式会社東芝 半導体装置及びその製造方法
GB2295488B (en) 1994-11-24 1996-11-20 Toshiba Cambridge Res Center Semiconductor device
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
WO2005024955A1 (ja) * 2003-09-05 2005-03-17 Sanken Electric Co., Ltd. 半導体装置
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
JP2007088185A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置及びその製造方法
JP5208463B2 (ja) 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009099774A (ja) 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
WO2010023846A1 (ja) * 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
US20100219452A1 (en) * 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
JP5531539B2 (ja) * 2009-10-02 2014-06-25 住友電気工業株式会社 半導体ヘテロ電界効果トランジスタ
JP2012204577A (ja) 2011-03-25 2012-10-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置およびその製造方法
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP2014146646A (ja) * 2013-01-28 2014-08-14 Fujitsu Ltd 半導体装置
US10090406B2 (en) * 2014-09-18 2018-10-02 Infineon Technologies Austria Ag Non-planar normally off compound semiconductor device
JP6565223B2 (ja) 2015-03-05 2019-08-28 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器

Also Published As

Publication number Publication date
US20190088770A1 (en) 2019-03-21
JP2019054196A (ja) 2019-04-04
US10283633B2 (en) 2019-05-07
US10475915B2 (en) 2019-11-12
CN109524308A (zh) 2019-03-26
US20190214495A1 (en) 2019-07-11

Similar Documents

Publication Publication Date Title
US10074740B2 (en) Semiconductor device
CN101355131B (zh) 第ⅲ族氮化物基化合物半导体器件
US8207574B2 (en) Semiconductor device and method for manufacturing the same
JP6439789B2 (ja) 電界効果トランジスタ
US20110133205A1 (en) Field-effect transistor
JP4985760B2 (ja) 半導体装置およびその製造方法
JP5189771B2 (ja) ＧａＮ系半導体素子
JP2013235873A (ja) 半導体装置およびその製造方法
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2008311355A (ja) 窒化物半導体素子
JP6649208B2 (ja) 半導体装置
US10707339B2 (en) Semiconductor device
US10566183B2 (en) Method of manufacturing semiconductor device and the semiconductor device
TW201607035A (zh) 半導體裝置
JP6734241B2 (ja) 半導体装置及びその製造方法
JP6989660B2 (ja) 半導体装置及びその製造方法
JP6064483B2 (ja) 化合物半導体装置及びその製造方法
CN108933177A (zh) 制造半导体器件的方法和半导体器件
US20150364590A1 (en) Semiconductor device and method of manufacturing the same
CN104916680A (zh) 半导体装置及其制造方法
JP6176677B2 (ja) 窒化物半導体装置
JP7462544B2 (ja) 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法
US20220140125A1 (en) Semiconductor device
JP5036225B2 (ja) ヘテロ接合電界効果型トランジスタ
JP2009004421A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200709

R151 Written notification of patent or utility model registration

Ref document number: 6734241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151