WO2010023846A1 - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- WO2010023846A1 WO2010023846A1 PCT/JP2009/003960 JP2009003960W WO2010023846A1 WO 2010023846 A1 WO2010023846 A1 WO 2010023846A1 JP 2009003960 W JP2009003960 W JP 2009003960W WO 2010023846 A1 WO2010023846 A1 WO 2010023846A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- plane
- surface portion
- gan
- crystal growth
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 486
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 24
- 239000013078 crystal Substances 0.000 claims abstract description 210
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 207
- 239000010980 sapphire Substances 0.000 claims abstract description 207
- 230000000903 blocking effect Effects 0.000 claims description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 295
- 230000010287 polarization Effects 0.000 description 25
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 19
- 239000012159 carrier gas Substances 0.000 description 18
- 229910021478 group 5 element Inorganic materials 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 12
- 239000010453 quartz Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 description 6
- 230000002269 spontaneous effect Effects 0.000 description 6
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000009036 growth inhibition Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000010431 corundum Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- QBJCZLXULXFYCK-UHFFFAOYSA-N magnesium;cyclopenta-1,3-diene Chemical compound [Mg+2].C1C=CC=[C-]1.C1C=CC=[C-]1 QBJCZLXULXFYCK-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000005701 quantum confined stark effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- -1 specifically Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 230000005428 wave function Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
Definitions
- the present invention relates to a semiconductor substrate, a manufacturing method thereof, an electronic device using the same, and a semiconductor light emitting element.
- the piezoelectric polarization generated by the compressive strain applied to the InGaN quantum well layer is superimposed on the InGaN quantum well layer.
- a large internal polarization electric field is generated in the c-axis direction.
- the spontaneous polarization works in the ⁇ c plane direction and the piezo polarization works in the + c plane direction, but the piezo polarization is overwhelmingly large in the InGaN well layer. Due to the influence, problems such as a decrease in light emission efficiency and a shift in peak wavelength of light emission accompanying an increase in necessary injection current occur.
- the cause of this problem is the quantum confined Stark effect, in which the wave function of electrons and holes in the quantum well layer is spatially separated due to the polarization electric field and the emission probability is drastically reduced. : QCSE).
- FIG. 3 is an explanatory diagram showing crystal growth of GaN on the sapphire substrate of Embodiment 1.
- A)-(e) is explanatory drawing which shows the manufacturing method of the semiconductor light-emitting device of Embodiment 1.
- FIG. (A)-(e) is explanatory drawing which shows the relationship between the groove side surface of the ditch
- (A) And (b) is an expanded sectional view of the ditch
- FIG. 6 is a cross-sectional view of a sapphire substrate of Embodiment 2.
- FIG. 6 is a cross-sectional view of a semiconductor substrate according to Embodiment 2. It is sectional drawing of the sapphire substrate of Embodiment 3.
- FIG. 10 is a cross-sectional view showing a sapphire substrate according to a modification of Embodiment 3.
- FIG. 10 is a cross-sectional view showing a sapphire substrate according to another modification of Embodiment 3.
- FIG. 6 is a cross-sectional view of a semiconductor substrate according to Embodiment 3.
- FIG. (A)-(e) is explanatory drawing which shows the manufacturing method of the semiconductor light-emitting device of Embodiment 3.
- FIG. It is a graph which shows the relationship between OFF angle (theta) 2 and a full width at half maximum. It is a schematic diagram which shows a GaN crystal.
- Embodiment 1 A method for manufacturing the semiconductor light emitting device 10 according to Embodiment 1 will be described with reference to FIGS.
- the substrate main surface portion 12a is covered with the crystal growth blocking layer 13 on the substrate surface 12, and the surface exposure is different from that of the substrate main surface portion 12a.
- the sapphire substrate 11 on which the crystal growth surface portion 12b is formed is used.
- the sapphire substrate 11 has an overwhelmingly low cost compared to the GaN substrate, and has a device performance that considers light transmittance over the Si substrate.
- Examples of the crystal growth prevention layer 13 that covers the substrate main surface portion 12a include, for example, oxide films and nitride films such as Si, Ti, Ta, and Zr, specifically, SiO 2 films, SiN x films, and SiO 2 films. An xN y film, a TiO 2 film, a ZrO 2 film, and the like can be given.
- the crystal growth preventing layer 13 has a thickness of 0.01 to 3 ⁇ m.
- the crystal growth blocking layer 13 can be formed on the cleaned sapphire substrate 11 by a method such as vacuum deposition, sputtering, or CVD (Chemical Vapor Deposition).
- the crystal growth blocking layer 13 may be composed of a single layer or a plurality of layers.
- the sapphire substrate 11 having the configuration 2 has an a-plane main surface portion 12a, and the extending direction of the U-shaped concave groove 14 is the m-plane orientation, that is, the m-axis. What is the direction.
- the c-plane is exposed as the side surface of the groove 14 serving as the crystal growth surface portion 12b.
- the sapphire substrate 11 having the configuration 5 has a c-plane as the substrate main surface portion 12a and the extending direction of the U-shaped groove 14 having a U-shaped cross section. What is the direction.
- the m-plane is exposed as the side surface of the groove 14 serving as the crystal growth surface portion 12b.
- the substrate main surface portion 12a is a surface in which the a-plane and c-plane are inclined by 45 ° around the m-axis, that is, miscut with an off-angle of 45 °.
- An example is a miscut substrate in which the direction in which the groove and the U-shaped concave groove 14 extend is the m-plane orientation, that is, the m-axis direction.
- a surface obtained by inclining the c-plane around the m-axis by 45 ° in the a-axis direction is exposed as the side surface of the groove 14 serving as the crystal growth surface portion 12b.
- the concave groove 14 may have a configuration in which one of both side surfaces is exposed and the other is coated so as to prevent GaN crystal growth, in addition to the configuration in which both side surfaces are exposed. Since sapphire has a crystal structure without + c and ⁇ c planes, there is a possibility that GaN having the same polarity will grow when crystals are grown from both sides of the groove, in which case those GaN Thus, an inversion domain (a kind of crystal defect) whose crystal orientation is reversed at the meeting point is formed. However, in the case of a configuration in which one of both side surfaces is exposed and the other is covered, this inversion domain can be completely eliminated.
- the side surface of the ridge 14 ′ formed so as to extend to the substrate surface 12 of the sapphire substrate 11 can also be mentioned.
- the top surface of the ridge as well as the substrate main surface portion 12 a on the base end side of the ridge 14 ′ are covered with the crystal growth blocking layer 13.
- the protrusion 14 ′ may have a configuration in which one of both side surfaces is exposed and the other surface is coated so as to prevent crystal growth of GaN.
- GaN is grown from the crystal growth surface portion 12b on the substrate surface 12 of the sapphire substrate 11 prepared as described above, whereby the normal direction of the substrate main surface portion 12a is obtained.
- the u-GaN layer 15 is formed so as to grow to obtain a semiconductor substrate S, an n-type GaN layer 16, a multiple quantum well layer 17 as a light emitting layer, and a p-type GaN layer 18 are sequentially formed thereon. To do.
- metalorganic vapor phase epitaxy Metal-Organic-Vapor-Phase Epitaxy: MOVPE
- molecular beam epitaxy Molecular-Beam Epitaxy: MBE
- hydride vapor phase epitaxy Hydride-Vapor-Phase
- MOVPE Metal-Organic-Vapor-Phase Epitaxy
- MBE molecular beam epitaxy
- HVPE hydride vapor phase epitaxy
- metal organic vapor phase epitaxy is the most common.
- Examples of the carrier gas include H 2 and N 2 .
- An example of the group V element supply source is NH 3 .
- Examples of the group III element supply source include trimethylgallium (TMG), trimethylindium (TMI), trimethylaluminum (TMA), and the like.
- Examples of the n-type doping element supply source include SiH 4 (silane), Si 2 H 6 (disilane), and GeH 4 (germane).
- Examples of the p-type doping element supply source include Cp 2 Mg (biscyclopentadienyl magnesium).
- ⁇ Formation of u-GaN layer> First, after setting the sapphire substrate 11 on the quartz tray so that the substrate surface 12 faces upward, the sapphire substrate 11 is heated to 1050 to 1150 ° C. and the pressure in the reaction vessel is set to 10 to 100 kPa. The sapphire substrate 11 is thermally cleaned by circulating H 2 as a carrier gas in a flow channel installed inside and maintaining that state for several minutes.
- the temperature of the sapphire substrate 11 is set to 1050 to 1150 ° C.
- the pressure in the reaction vessel is set to 10 to 100 kPa
- the carrier gas H 2 is circulated in the reaction vessel at a flow rate of 10 L / min.
- a group element supply source (NH 3 ) and a group III element supply source (TMG) are flowed so that the respective supply amounts are 0.1 to 5 L / min and 50 to 150 ⁇ mol / min.
- the substrate main surface portion 12a of the substrate surface 12 of the sapphire substrate 11 is covered with the crystal growth blocking layer 13, no GaN crystal growth occurs.
- the ungrown GaN is heteroepitaxially grown on the crystal growth surface portion 12b exposed to the surface starting from the crystal growth surface portion 12b.
- growth of the GaN layer proceeds in the normal direction of the substrate main surface portion 12a, and as shown in FIG. 7A, a u-GaN layer (undoped GaN layer) 15 is formed on the sapphire substrate 11.
- a semiconductor substrate S is obtained.
- the thickness of the u-GaN layer 15 grown on the crystal growth blocking layer 13 is about 2 to 20 ⁇ m.
- the u-GaN layer 15 when the crystal growth surface portion 12 b is formed by the side surface of the groove 14 and a plurality of grooves 14 are formed so as to extend in parallel at intervals, the u-GaN layer 15 has grown from each groove 14. It is constituted by an aggregate of a plurality of band-shaped GaN crystals or by an integrated body in which band-shaped GaN crystals grown from the respective concave grooves 14 are linked together.
- the pressure in the reaction vessel (from a reduced pressure state ( ⁇ 10 kPa) to a normal pressure state (100 kPa)), crystal growth temperature, material flow rate It is preferable to optimize the crystal growth conditions such as and / or take a sufficiently long crystal growth time.
- the crystal growth surface portion 12b is constituted by the side surfaces of the concave grooves 14, the concave grooves 14 may be filled by crystal growth of GaN, or voids may remain.
- the u-GaN layer 15 has various plane orientations depending on the configuration of the sapphire substrate 11.
- the sapphire a-axis and the GaN c-axis are parallel to each other and the sapphire c-axis and the GaN m-axis are parallel on the crystal growth surface portion 12b which is the a-plane.
- Crystal orientation-related GaN grows. Therefore, on the substrate surface 12 of the sapphire substrate 11, m-plane GaN grows in a crystal orientation relationship in which the c-axis of sapphire and the m-axis of GaN are parallel, and thus the main surface of the u-GaN layer 15.
- the plane parallel to the substrate main surface portion 12a (hereinafter the same) is the m plane.
- the sapphire c-axis and the GaN c-axis are parallel on the c-plane crystal growth surface portion 12b, and the sapphire a-axis and the GaN m-axis are parallel.
- GaN crystal grows. Therefore, on the substrate surface 12 of the sapphire substrate 11, m-plane GaN grows, so that the main surface of the u-GaN layer 15 is the m-plane.
- the side surface of the concave groove 14 is a c-plane miscut in the a-axis direction, but the c-axis of the sapphire substrate 11 and the c-axis of GaN are similar to those of the sapphire substrate 11 of the configuration 2.
- GaN grows in a crystal orientation relationship in which the a-axis of sapphire and the m-axis of GaN are parallel to each other, and m-plane GaN grows on the substrate surface 12 of the sapphire substrate 11.
- the main surface of the -GaN layer 15 is an m-plane.
- the GaN crystal has a crystal structure in which a Ga atom plane containing only Ga atoms and an N atom plane containing only N atoms are alternately stacked in the c-axis direction as shown in FIG.
- the c-axis direction having the spontaneous polarization of the u-GaN layer 15 is not the layer thickness direction but the layer in-plane direction.
- the main surface 15 is a nonpolar surface (m-plane) having no polarity in the layer thickness direction.
- m-plane nonpolar surface
- the u-GaN layer 15 is polarized in various layer thickness directions depending on the GaN crystal growth mode on the substrate surface 12 of the sapphire substrate 11.
- the sapphire substrate 11 having configuration 6 GaN grows in a crystal orientation relationship in which the c-axis of sapphire and the c-axis of GaN are parallel, and the a-axis of sapphire and the m-axis of GaN are parallel.
- the main surface of the u-GaN layer 15 is a semipolar surface intermediate between the c-plane and the m-plane.
- GaN grows in the c-axis direction, but the main surface of u-GaN layer 15 is a semipolar surface with better crystallinity.
- the GaN crystal growth surface can be manipulated by setting the crystal main surface portion 12a of the substrate surface 12 of the sapphire substrate 11 and the crystal growth surface portion 12b exposed to the substrate surface 12. It is possible to control the polarization state of GaN formed on 12.
- the degree of freedom of the crystal main surface portion 12 a of the substrate surface 12 and the crystal growth surface portion 12 b exposed to the substrate surface 12 is higher than that of the Si substrate, and thus can be adopted in the u-GaN layer 15.
- the polarization state also has a high degree of freedom.
- the (11-22) plane is faceted.
- the u-GaN layer 15 which is a surface is obtained.
- the angle formed by the (11-22) plane with respect to the substrate main surface portion 12a is -0.8 ° (the direction approaching the c-plane of GaN is positive, the same applies hereinafter). Accordingly, a facet surface is obtained by using a miscut substrate of the sapphire substrate 11 in which the substrate main surface portion 12a is a surface having an off angle with respect to the (10-12) surface so as to cancel the angle (11 ⁇ ). 22)
- the u-GaN layer 15 whose surface is the main surface can be obtained.
- the description of the Miller index using parentheses also means general notation.
- the (10-11) plane grows as a facet plane.
- the u-GaN layer 15 whose (10-11) plane is facet is obtained.
- the angle formed by the (10-11) plane with respect to the substrate main surface portion 12a is ⁇ 0.74 °, and the u-GaN layer 15 having the (10-11) plane as the main surface can be obtained.
- a miscut substrate of the sapphire substrate 11 that cancels an angle formed with respect to the substrate main surface portion 12a of the (10-11) plane, a high surface where the (10-11) surface which is the facet surface is the main surface.
- a quality u-GaN layer 15 can be obtained.
- the u-GaN layer 15 in which the (10-12) plane is a facet plane is obtained under the growth conditions in which the (10-12) plane grows as a facet plane.
- the angle formed by the (10-12) plane with respect to the substrate main surface 12a is + 18.03 °.
- u-GaN whose facet surface (10-12) surface is the main surface.
- Layer 15 is obtained. Further, by using the miscut substrate or the sapphire substrate 11 which is not the miscut substrate, the u-GaN layer 15 obtained by the growth is surface-polished so as to be parallel to the substrate main surface portion 12a, thereby having an off angle.
- a (10-11) plane GaN template can be obtained.
- the (10-11) plane grows as a facet plane.
- the u-GaN layer 15 whose (10-11) plane is a facet plane is obtained.
- the angle formed by the (10-11) plane with respect to the substrate main surface portion 12a is + 7.93 °. Therefore, by using a miscut substrate of the sapphire substrate 11 that cancels out the angle formed with respect to the substrate main surface portion 12a of the (10-11) plane, the (10-11) surface which is the facet surface is the main surface u.
- a GaN layer 15 can be obtained.
- u-GaN so 15 having the (10-12) plane as a facet plane is obtained.
- the angle formed by the (10-12) plane with respect to the substrate main surface 12a is + 26.7 °. Therefore, similarly to the growth of the (10-11) plane, by using a miscut substrate of the sapphire substrate 11 that cancels the angle formed with respect to the substrate main surface portion 12a of the (10-12) plane, the facet plane (10 -12) The u-GaN layer 15 whose surface is the main surface is obtained.
- the grown u-GaN layer 15 is subjected to surface polishing so as to be parallel to the substrate main surface portion 12a (10-11).
- a GaN template having a plane GaN off of 7.93 ° can be obtained.
- the (10-11) plane is the facet plane.
- a GaN layer 15 is obtained.
- the angle formed by the (10-11) plane with respect to the substrate main surface portion 12a is + 17.66 °. Therefore, by using a miscut substrate of the sapphire substrate 11 that cancels the angle, the u-GaN layer 15 whose (10-11) plane as the facet plane is the main surface can be obtained.
- the (11-21) plane is a facet plane and the u-GaN layer 15 whose (11-21) plane is a plane inclined by ⁇ 0.5 ° with respect to the substrate main surface portion 12a is obtained.
- a miscut substrate of the sapphire substrate 11 that cancels out the angle of ⁇ 0.5 °, it is possible to obtain a u-GaN layer 15 having a higher-quality (10-21) plane as a main surface.
- the growth conditions of the u-GaN layer 15 in which the (20-21) plane is the facet plane are as follows.
- u-GaN which is a (20-21) facet surface having an angle formed with respect to the substrate main surface portion 12a of + 4.53 ° is obtained. Therefore, by using a miscut substrate of the sapphire substrate 11 that cancels the angle, the u-GaN layer 15 whose (20-21) plane is the main surface can be obtained.
- Tables 1 to 4 show the angle between the plane orientation of the sapphire substrate 11 and the c plane, the angle between the plane orientation of GaN and the c plane, and the deviation of the orientation of the sapphire substrate with the desired plane orientation of GaN and various plane orientations. Shown together.
- n-type GaN layer The pressure in the reaction vessel is 10 to 100 kPa, and the carrier gas H 2 is in the reaction vessel at a flow rate of 5 to 15 L / min (hereinafter, the gas flow rate is a value in a standard state (0 ° C., 1 atm)).
- a group V element supply source (NH 3 ), a group III element supply source 1 (TMG), and an n-type doping element supply source (SiH 4 ) are supplied in amounts of 0.1 to 5 L, respectively. / Min, 50 to 150 ⁇ mol / min, and 1 to 5 ⁇ 10 ⁇ 3 ⁇ mol / min.
- the n-type GaN is epitaxially grown in the same plane direction as the u-GaN layer 15 continuously with the u-GaN layer 15 to form the n-type GaN layer 16.
- the layer thickness of the n-type GaN layer 16 grown on the u-GaN layer 15 is about 2 to 10 ⁇ m.
- the temperature of the sapphire substrate 11 is set to about 800 ° C.
- the pressure in the reaction vessel is set to 10 to 100 kPa
- the carrier gas N 2 is circulated at a flow rate of 5 to 15 L / min in the reaction vessel, and there
- An element supply source (NH 3 ), a group III element supply source 1 (TMG), and a group III element supply source 2 (TMI) are supplied at a supply amount of 0.1 to 5 L / min, 5 to 15 ⁇ mol / min, and Flow at 2 to 30 ⁇ mol / min.
- an InGaN layer 17a (well layer) is formed by epitaxial growth in the same plane orientation as the n-type GaN layer 16 and thus the same plane orientation as the u-GaN layer 15 in succession to the n-type GaN layer 16.
- the thickness of the InGaN layer 17a grown on the n-type GaN layer 16 is 1 to 20 nm.
- a group V element supply source (NH 3 ) and a group III element supply source (TMG) are flowed so that the respective supply amounts are 0.1 to 5 L / min and 5 to 15 ⁇ mol / min.
- the GaN layer 17b (barrier layer) is formed by epitaxial growth in the same plane orientation as that of the InGaN layer 17a and thus the same plane orientation as that of the n-type GaN layer 16 and the u-GaN layer 15 in succession to the InGaN layer 17a.
- the thickness of the GaN layer 17b grown on the InGaN layer 17a is 5 to 20 nm.
- the emission wavelength of the multiple quantum well layer 17 depends on the InN mixed crystal ratio and the layer thickness of the InGaN layer 17a. If the layer thickness is the same, the higher the InN mixed crystal ratio, the longer the emission wavelength.
- any of the above InGaN layers 17a and GaN layers 17b have principal surfaces in the same plane orientation as the n-type GaN layer 16 and the u-GaN layer 15. Therefore, when the sapphire substrate 11 having configurations 1 and 2 is used, the main surface of the GaN layer 17b is a nonpolar surface having no polarity in the layer thickness direction, and the InGaN layer 17a is formed on the nonpolar surface. Therefore, the influence of piezo polarization can be avoided, and by avoiding the influence of piezo polarization, problems such as a decrease in light emission efficiency and a shift in peak wavelength of light emission accompanying an increase in injection current can be improved.
- the multi-quantum well layer 17 is a green light emitting layer (light emitting layer having an emission wavelength of about 520 nm) with a high InN mixed crystal ratio of the InGaN layer 17a, it is strongly affected by piezoelectric polarization, so that a remarkable improvement effect can be obtained. Can do.
- a current blocking layer made of p-type AlGaInN may be inserted after the active layer is formed in order to prevent current leakage from the active layer to the p-type GaN layer 18 described later.
- ⁇ Formation of p-type GaN layer> The temperature of the sapphire substrate 11 is set to 1000 to 1100 ° C., the pressure in the reaction vessel is set to 10 to 100 kPa, and the carrier gas H 2 is passed through the reaction vessel at a flow rate of 5 to 15 L / min.
- Supply amounts of Group V element supply source (NH 3 ), Group III element supply source (TMG), and p-type doping element supply source (Cp 2 Mg) are 0.1 to 5 L / min, 50 to 150 ⁇ mol / min, respectively. And 0.03 to 30 ⁇ mol / min.
- GaN is epitaxially grown continuously on the multiple quantum well layer 17 to form a p-type GaN layer 18.
- the p-type GaN layer 18 grown on the multiple quantum well layer 17 has a thickness of about 100 nm.
- the p-type GaN layer 18 may be composed of a plurality of layers having different doping element concentrations.
- n-type GaN layer 16 is exposed by partially reactive ion etching a sapphire substrate 11 on which a semiconductor layer is formed.
- vacuum deposition, sputtering, CVD (Chemical Vapor) is performed.
- the n-type electrode 19n is formed on the n-type GaN layer 16 and the p-type electrode 19p is formed on the p-type GaN layer 18 by a method such as Deposition.
- examples of the electrode material of the n-type electrode 19n include a laminated structure of Ti / Al, Ti / Al / Mo / Au, Hf / Au, or an alloy.
- examples of the p-type electrode 19p include a laminated structure such as Pd / Pt / Au, Ni / Au, Pd / Mo / Au, an alloy, or an oxide-based transparent conductive material such as ITO (indium tin oxide). It is done.
- each semiconductor light emitting element 10 is about 300 ⁇ 300 ⁇ m.
- the semiconductor light emitting device 10 manufactured as described above has a substrate main surface portion 12a whose surface is covered with a crystal growth blocking layer 13 that blocks crystal growth of GaN, and the substrate main surface portion 12a.
- a sapphire substrate 11 having a crystal growth surface portion 12b capable of crystal growth of GaN having different orientations and surface-exposed, and GaN is grown from the crystal growth surface portion 12b on the substrate surface 12 of the sapphire substrate 11 as a starting point.
- the structure includes a u-GaN layer 15 formed by growing in the normal direction of the substrate main surface portion 12a, and is used as, for example, a GaN-based light emitting diode or a GaN-based semiconductor laser.
- Embodiment 2 A method for manufacturing the semiconductor light emitting device 10 according to the second embodiment will be described with reference to FIGS. In addition, the part of the same name as Embodiment 1 is shown with the same code
- symbol as Embodiment 1. FIG. 1 A method for manufacturing the semiconductor light emitting device 10 according to the second embodiment will be described with reference to FIGS. In addition, the part of the same name as Embodiment 1 is shown with the same code
- the substrate surface 12 uses the sapphire substrate 11 having the substrate main surface portion 12a and the crystal growth surface portion 12b having a different plane orientation from the substrate main surface portion 12a. .
- Substrate main surface portion 12a on substrate surface 12 is a-plane ⁇ 11-20 ⁇ plane>, c-plane ⁇ (0001) plane>, m-plane ⁇ 1-100 ⁇ plane>, or r-plane ⁇ 1-102].
- the substrate main surface portion 12a is a miscut surface in which the a axis is inclined at a predetermined angle (for example, 45 °, 60 °, or a minute angle within several degrees) with respect to the normal direction of the substrate main surface portion 12a.
- the sapphire substrate 11 may be a miscut substrate.
- the plane directions of the a-plane, c-plane, and m-plane are orthogonal to each other.
- the crystal growth surface portion 12b on the substrate surface 12 has a different plane orientation from the substrate main surface portion 12a, the a-plane ⁇ 11-20 ⁇ plane>, c-plane ⁇ (0001) plane>, m-plane ⁇ 1-100 ⁇ Plane>, or r plane ⁇ 1-102 ⁇ plane>, or a crystal plane of another plane orientation capable of crystal growth of GaN.
- the crystal growth surface portion 12b for example, it can be constituted by a side surface of the concave groove 14 formed so as to extend on the sapphire substrate 11 as in the first embodiment.
- the concave groove 14 may be a U-shaped groove, a V-shaped groove, or a trapezoidal groove as long as it has a side surface (etched side surface).
- the groove width of the concave groove 14 is not particularly limited, but is preferably 0.5 to 10 ⁇ m, and the groove depth is 0.75 to 100 ⁇ m.
- the concave groove 14 has an angle ⁇ of, for example, 70 to 120 ° on the side surface of the groove with respect to the substrate main surface portion 12a. Therefore, as shown in FIG. It may be tapered outwardly so as to widen the groove width toward the opening. Also, as shown in FIG. 9B, the inner width is narrowed from the groove bottom toward the groove opening. A reverse tapered shape inclined in the direction may be used.
- the angle is not limited as long as GaN crystal can be grown from the side surface.
- the c-plane GaN is grown from c-plane sapphire from the side, from the viewpoint of reducing defects appearing on the surface by not reaching the surface of defects such as stacking faults and dislocations
- the angle ⁇ formed with respect to the substrate main surface portion 12a on the side surface of the groove is preferably larger than the angle ⁇ formed with respect to the substrate main surface portion 12a on the c-plane.
- the concave groove 14 has a bottom surface, the groove depth is preferably 1.5 times or more the groove opening width from the viewpoint of suppressing GaN crystal growth from the bottom surface. Only one groove 14 may be formed, or a plurality of grooves 14 may be formed in parallel.
- the distance between the grooves that is, the distance between the substrate main surface portions 12a between the adjacent concave grooves 14 is 1 to 100 ⁇ m.
- the groove 14 is formed by patterning a photoresist in which only a portion of the sapphire substrate 11 to be formed is an opening, and the sapphire substrate 11 is subjected to dry etching such as reactive ion etching (RIE) or the like using the photoresist as an etching resist. It can be formed by wet etching.
- RIE reactive ion etching
- the substrate main surface portion 12a is an r-plane, or the r-plane is an a-axis ([11-20] axis) as a rotation axis.
- the miscut which is the crystal growth surface portion 12b in which the extending direction of the concave groove 14 is the surface orientation of the a-plane, that is, the a-axis direction, and one of the side surfaces has an inclination angle of 57 ⁇ 20 ° with respect to the r-axis.
- a substrate is mentioned.
- 57 ° is an angle formed between the r-plane and the c-plane, and an angle formed between the side surface and the c-plane is allowed up to ⁇ 20 °, but the range of this angle is not limited as long as crystal growth occurs. .
- examples of the sapphire substrate 11 include a substrate whose substrate main surface portion 12a is a (11-22) plane, or a miscut substrate that is a miscut surface thereof.
- the off angle is an angle formed by the substrate main surface portion 12a and the crystal plane of the substrate main surface. That is, when the substrate main surface portion 12a is the (1-102) plane or its miscut surface, the angle is formed by the substrate main surface and the (1-102) plane, and the substrate main surface portion 12a is (11-22). In the case of a surface or its miscut surface, it is an angle formed by the substrate main surface and the (11-22) surface.
- examples of the sapphire substrate 11 include a substrate whose substrate main surface portion 12a is a-plane, or a miscut substrate that is a miscut surface thereof.
- the one side surface which is the crystal growth surface portion 12b is preferably a surface capable of growing c-plane of GaN, and more preferably c-plane.
- GaN is crystal-grown starting from the crystal growth surface portion 12b on the substrate surface 12 of the sapphire substrate 11 prepared as described above.
- the u-GaN layer 15 is formed so as to grow in the normal direction of the substrate main surface portion 12a to obtain the semiconductor substrate S.
- the substrate main surface portion 12a is the (1-102) plane or a miscut surface thereof, and one side surface of the groove 14 which is the crystal growth surface portion 12b is a surface capable of growing the c-plane of GaN.
- GaN grows in crystals starting from the substrate main surface portion 12a and the crystal growth surface portion 12b.
- the crystal growth rate from the crystal growth surface portion 12b is higher than the crystal growth rate from the substrate main surface portion 12a, the growth of the layer in the normal direction of the substrate main surface portion 12a is achieved.
- GaN crystal growth from the crystal growth surface portion 12b has priority, and as a result, as shown in FIG.
- an n-type GaN layer 16, a multiple quantum well layer 17 as a light emitting layer, a p-type GaN layer 18, a p-type electrode 19p, and an n-type electrode 19n are formed thereon.
- Each forming method is the same as that of the first embodiment.
- the substrate main surface portion 12a on the substrate surface 12 is an r-plane or a (11-22) plane.
- the ⁇ 1-102 ⁇ plane in addition to the ⁇ 1-102 ⁇ plane, has an off-angle ⁇ 1 with the a-axis ([11-20] axis) as the rotation axis.
- ⁇ 2 ⁇ 5 to 5 °
- the (11-22) plane of the substrate main surface portion 12a in the present application includes the miscut plane. That is, the sapphire substrate 11 may be a miscut substrate.
- the off angle is an angle formed by the substrate main surface portion 12a and the crystal plane near the substrate main surface. That is, in the case of the r plane, it is an angle formed by the substrate main surface portion 12a and the (1-102) plane, and in the case of the (11-22) plane, the substrate main surface portion 12a and the (11-22) plane are formed. Is an angle.
- the groove width of the concave groove 14 is not particularly limited, but is preferably 0.5 to 10 ⁇ m, and the groove depth is 0.75 to 10 ⁇ m. Only one groove 14 may be formed, or a plurality of grooves 14 may be formed in parallel. When a plurality of the concave grooves 14 are formed in parallel, the distance between the grooves, that is, the distance between the substrate main surface portions 12a between the adjacent concave grooves 14 is 1 to 100 ⁇ m.
- the concave groove 14 is formed by patterning a photoresist on the substrate surface 12 of the sapphire substrate 11 so that only a portion where the concave groove is to be formed becomes an opening, and the sapphire substrate 11 is subjected to reactive ion etching (RIE) using the photoresist as an etching resist.
- RIE reactive ion etching
- Etc. can be formed by dry etching or wet etching.
- One side surface of the groove 14 which is the crystal growth surface portion 12b is preferably a c-plane ⁇ (0001) plane>.
- the substrate main surface portion 12a is an r-plane, it is formed with respect to the substrate main surface portion 12a.
- the angle is preferably 57 ⁇ 20 °, for example. 57 ° is an angle formed between the r-plane and the c-plane, and an angle formed between the side surface and the c-plane is allowed up to ⁇ 20 °, but the range of this angle is not limited as long as crystal growth occurs. .
- Examples of the crystal growth prevention layer 13 include oxide films and nitride films such as Si, Ti, Ta, and Zr, specifically, SiO 2 films, SiN x films, SiO x N y films, TiO 2 films, Examples thereof include a ZrO 2 film.
- the crystal growth preventing layer 13 has a thickness of 0.01 to 3 ⁇ m.
- the crystal growth blocking layer 13 can be formed on the sapphire substrate 11 by a method such as vacuum deposition, sputtering, or CVD (Chemical Vapor Deposition).
- the crystal growth blocking layer 13 may be composed of a single layer or a plurality of layers.
- metal organic chemical vapor deposition Metal-Organic-Vapor-Phase Epitaxy: MOVPE
- molecular beam epitaxy MBE
- hydride vapor phase growth Hydride-Vapor-Phase
- MOVPE Metal-Organic-Vapor-Phase Epitaxy
- MBE molecular beam epitaxy
- HVPE hydride vapor phase growth
- metal organic vapor phase epitaxy is the most common.
- the MOVPE apparatus used for forming the semiconductor layer is mainly composed of a substrate transport system, a substrate heating system, a gas supply system, and a gas exhaust system, all of which are electronically controlled.
- the substrate heating system is composed of a thermocouple and a resistance heater, and a carbon or SiC susceptor provided thereon, and a quartz tray on which a sapphire substrate 11 is set is conveyed on the susceptor, and a semiconductor The layer is epitaxially grown.
- This substrate heating system is installed in a quartz double tube or a stainless steel reaction vessel equipped with a water cooling mechanism, and a carrier gas and various source gases are supplied into the double tube or reaction vessel.
- a quartz flow channel is used to realize a laminar gas flow on the substrate.
- Examples of the carrier gas include H 2 and N 2 .
- An example of the group V element supply source is NH 3 .
- Examples of the group III element supply source include trimethylgallium (TMG), trimethylindium (TMI), trimethylaluminum (TMA), and the like.
- Examples of the n-type doping element supply source include SiH 4 (silane), Si 2 H 6 (disilane), and GeH 4 (germane).
- Examples of the p-type doping element supply source include Cp 2 Mg (biscyclopentadienyl magnesium).
- ⁇ Formation of u-GaN layer> First, after setting the sapphire substrate 11 on the quartz tray so that the substrate surface 12 faces upward, the sapphire substrate 11 is heated to 1050 to 1150 ° C. and the pressure in the reaction vessel is set to 10 to 100 kPa. The sapphire substrate 11 is thermally cleaned by circulating H 2 as a carrier gas in a flow channel installed inside and maintaining that state for several minutes.
- the growth of the GaN layer proceeds in the normal direction of the substrate main surface portion 12a, and the main surface is semipolar ⁇ 11-22 ⁇ on the sapphire substrate 11 as shown in FIG.
- a u-GaN layer (undoped GaN layer) 15 which is a surface is formed.
- the substrate main surface portion 12a is the (11-22) plane, an appropriate miscut surface is used, and the growth conditions are selected so that the main surface is a semipolar (10-12) plane.
- the semiconductor substrate S is obtained by forming the layer 15 or the u-GaN layer 15 having the (10-11) plane.
- the thickness of the u-GaN layer 15 grown on the crystal growth blocking layer 13 is about 2 to 20 ⁇ m.
- a low-temperature buffer layer having a thickness of about 20 to 30 nm on the crystal growth surface portion 12b.
- Such a method of forming the u-GaN layer 15 whose main surface is a semipolar surface uses a sapphire substrate 11 as a starting material, and a crystal growth surface portion having a surface orientation different from that of the substrate main surface portion 12a of the substrate surface 12 Since GaN is grown on the c-plane starting from 12b, and a layer of semipolar plane GaN is grown in the normal direction of the substrate main surface portion 12a, the u-GaN layer 15 whose main surface is a semipolar plane can be easily formed.
- the u-GaN layer 15 with few defects can be obtained by a single crystal growth by a selective lateral growth technique.
- the u-GaN layer 15 that is a semipolar surface can be formed relatively inexpensively and in a large area.
- the substrate main surface portion 12a or the like is covered with a thick crystal growth blocking layer 13 having a thickness of 0.2 ⁇ m or more, dislocations extending in the m-axis or a-axis direction generated in the initial stage of GaN growth are crystallized. It can be expected that the growth inhibition layer 13 stops.
- the GaN has a substrate main surface portion 12a and a crystal growth surface. Crystal growth starts from each of the portions 12b. However, by selecting a condition in which the crystal growth rate from the crystal growth surface portion 12b is higher than the crystal growth rate from the substrate main surface portion 12a, the GaN crystal growth in the normal direction of the substrate main surface portion 12a is achieved. As a result, the main surface of the u-GaN layer 15 is semipolar ⁇ (11-22) ⁇ plane, semipolar (10-12) plane, or semipolar ( 10-11) plane.
- each semiconductor layer is formed thereon as follows.
- an InGaN layer 17a (well layer) is formed by epitaxial growth in the same plane orientation as the n-type GaN layer 16 and thus the same plane orientation as the u-GaN layer 15 in succession to the n-type GaN layer 16.
- the thickness of the InGaN layer 17a grown on the n-type GaN layer 16 is 1 to 20 nm.
- GaN is epitaxially grown continuously on the multiple quantum well layer 17 to form a p-type GaN layer 18.
- the p-type GaN layer 18 grown on the multiple quantum well layer 17 has a thickness of about 100 nm.
- the p-type GaN layer 18 may be composed of a plurality of layers having different doping element concentrations.
- n-type GaN layer 16 is exposed by partially reactive ion etching a sapphire substrate 11 on which a semiconductor layer is formed, a method such as vacuum deposition, sputtering, CVD, etc.
- a method such as vacuum deposition, sputtering, CVD, etc.
- the n-type electrode 19n and the p-type electrode 19p are formed on the n-type GaN layer 16 and the p-type GaN layer 18, respectively.
- each semiconductor light emitting element 10 is about 300 ⁇ m ⁇ 300 ⁇ m.
- the semiconductor light emitting device 10 having the sapphire substrate 11 is used.
- the present invention is not limited to this, and the crystal is formed in the normal direction of the substrate main surface portion 12a on the substrate surface 12 of the sapphire substrate 11.
- the grown GaN layer may be separated from the sapphire substrate 11 to form a GaN substrate semiconductor substrate, and a semiconductor layer may be formed thereon.
- the semiconductor substrate of the GaN substrate in which the GaN layer formed by crystal growth on the sapphire substrate 11 as described above is separated from the sapphire substrate 11 the following characteristics are obtained with respect to the conventional nonpolar or semipolar GaN substrate.
- Example substrate (Sample substrate) ⁇ Sample substrate 1> A resist is patterned in a stripe pattern on a sapphire substrate having an a-plane as a main surface so as to extend in the m-axis direction, and then a SiO 2 layer having a thickness of about 200 nm is formed by sputtering. After a Ni layer having a thickness of about 500 nm is formed on the substrate by electron beam evaporation (EB method), the resist is dissolved (lift-off method), and an etching resist having a stacked structure of Ni (upper side) / SiO 2 (lower side) A pattern was formed.
- EB method electron beam evaporation
- This sample substrate 1 has a surface-exposed crystal growth surface in which the substrate surface is constituted by a substrate main surface portion whose surface is covered with a crystal growth inhibition layer constituted by a SiO 2 layer and a side surface of a concave groove which is a c-plane. And a portion.
- Example 1 After setting the sample substrate 1 on the quartz tray so that the substrate surface faces upward in the MOVPE apparatus, the substrate is heated to 1150 ° C. and the pressure in the reaction vessel is set to 100 kPa. As a result, H 2 was circulated at a flow rate of 10 L / min, and this state was maintained for 10 minutes to thermally clean the substrate.
- the temperature of the substrate is set to 1150 ° C.
- the pressure in the reaction vessel is set to 100 kPa
- the carrier gas to be circulated in the reaction vessel is set to H 2 while being circulated at a flow rate of 10 L / min.
- a u-GaN layer was formed on the substrate so as to grow in the normal direction of the main surface portion of the substrate by allowing GaN (undoped GaN) to grow on the low-temperature buffer layer by flowing for 10 minutes.
- Example 2 The sample substrate 2 was subjected to the same operation as in Example 1 to form a u-GaN layer on the substrate.
- Example 4 The sample substrate 2 was subjected to the same operation as in Example 3 to form a u-GaN layer on the substrate.
- Example 5 (U-GaN layer forming substrate) ⁇ Example 5>
- the resist is patterned in a stripe pattern on the sapphire substrate with the r-plane as the main surface, and then dry-etched by reactive ion etching (RIE) to be parallel to the a-axis direction on the sapphire substrate.
- RIE reactive ion etching
- the concave grooves were formed so that the groove opening width was about 3 ⁇ m, the groove depth was about 1 ⁇ m, the groove bottom width was about 2 ⁇ m, and the distance between the substrate main surface portions to adjacent concave grooves was about 3 ⁇ m.
- the resist was removed after dry etching.
- the sapphire substrate is heated to 1150 ° C. and the pressure in the reaction vessel is set to 100 kPa.
- the substrate was thermally cleaned by circulating H 2 as a gas at a flow rate of 10 L / min and maintaining this state for 10 minutes.
- the temperature of the sapphire substrate is set to 460 ° C.
- the pressure in the reaction vessel is set to 100 kPa
- the carrier gas flowing through the reaction vessel is supplied at a flow rate of H 2 10 L / min, while supplying the group V element supply source there (NH 3 ) and a group III element supply source (TMG) were supplied at 5 L / min and 8 ⁇ mol / min, respectively, and a low-temperature buffer layer of about 30 nm was formed on the crystal growth surface portion on the side surface of the groove.
- the temperature of the substrate is set to 1000 ° C.
- the pressure in the reaction vessel is set to 100 kPa
- the carrier gas to be circulated in the reaction vessel is set to H 2 while being circulated at a flow rate of 10 L / min.
- a u-GaN layer was formed on the substrate so as to grow in the normal direction of the main surface portion of the substrate by allowing GaN (undoped GaN) to grow on the low-temperature buffer layer by flowing for 10 minutes.
- Example 6> The u-GaN layer is formed on the sapphire substrate in the same manner as in Example 1 except that a miscut substrate of sapphire substrate in which the off angle ⁇ 2 in the c-axis direction is ⁇ 1 ° with the direction approaching the c-plane as a plus is used. Formed.
- Example 7 A u-GaN layer was formed on the sapphire substrate in the same manner as in Example 1 except that a miscut substrate of a sapphire substrate having an off angle ⁇ 2 of ⁇ 0.5 ° was used.
- Example 8> A u-GaN layer was formed on the sapphire substrate in the same manner as in Example 1 except that a sapphire substrate having an off angle ⁇ 2 of + 0.5 ° was used.
- Example 9 A u-GaN layer was formed on the sapphire substrate in the same manner as in Example 1 except that a sapphire substrate having an off angle ⁇ 2 of + 1 ° was used.
- the present invention is useful for a semiconductor substrate, a manufacturing method thereof, an electronic device using the semiconductor substrate, and a semiconductor light emitting element.
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
半導体基板は、基板表面(12)が基板主面部分(12a)及び基板主面部分(12a)とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分(12b)を有するサファイア基板(11)と、サファイア基板(11)の基板表面(12)における結晶成長面部分(12b)を起点としてGaNが結晶成長することにより基板主面部分(12a)の法線方向に成長して形成されたGaN層(15)とを備える。
Description
本発明は、半導体基板及びその製造方法、並びにそれを用いた電子デバイス及び半導体発光素子に関する。
発光ダイオード(LED)や半導体レーザ(LD)などの半導体発光素子として、サファイア基板上に、n型GaN層、InGaN層からなる量子井戸層とGaN層からなる障壁層とが交互積層された多重量子井戸層(Multi Quantum Wells:MQWs)、及びp型GaN層が順に積層形成された構造を有するものが量産化されている。そして、このような量産化されている半導体発光素子では、いずれのGaN層もc軸方向にGaNが結晶成長し、表面がc面<(0001)面>となっている。
ところで、表面がc面であるGaN層では、図18に示すように、Ga原子のみを含むGa原子面とN原子のみを含むN原子面とがc軸方向、つまり、層厚さ方向に交互に積層された結晶構造を有し、また、Ga原子とN原子とが互いに異なる電気陰性度を有することから、Ga原子面が僅かにプラスに帯電する一方、N原子面が僅かにマイナスに帯電し、結果としてc軸方向(層厚さ方向)に自発分極が発生する。また、GaN層上に異種半導体層をヘテロエピタキシャル成長させた場合、格子定数差に基づいてGaN結晶に圧縮歪や引っ張り歪が生じ、GaN結晶内でc軸方向に圧電分極(ピエゾ分極)が発生する(特許文献1及び2参照)。
従って、上記構成の半導体発光素子では、多重量子井戸層において、InGaN量子井戸層に固定電荷に起因する自発分極に加えて、InGaN量子井戸層に加わる圧縮歪により生じたピエゾ分極が重畳され、そのためc軸方向に大きな内部分極電場が発生することとなる。ここで、自発分極は-c面方向に働き、ピエゾ分極は+c面方向に働くが、InGaN井戸層においては圧倒的にピエゾ分極が大きい。そして、その影響によって、発光効率の低下や必要な注入電流の増大に伴う発光のピーク波長シフトなどの問題が生じる。なお、かかる問題の原因としては、分極電場に起因して量子井戸層中の電子と正孔との波動関数が空間的に分離されて発光確率が激減する量子閉じ込めシュタルク効果(Quantum-confined Stark effect:QCSE)が考えられる。
そこで、かかる問題に対し、a面<{11-20}面>及びm面<{1-100}面>のいずれもが無極性面であることから、表面がa面又はm面であるGaN層上にInGaN層を形成し、それによって自発分極とピエゾ分極の重畳された内部電界の影響を回避することが検討されている(特許文献1~3参照)。
また、c面がa軸あるいはm軸方向に約60度傾斜した半極性面といわれている面上にInGaN量子井戸層を形成し、それによって内部電極の影響を回避することも検討されている。例えば、非特許文献1には、c面成長したバルクGaNから半極性の(11-22)面を切り出した基板が開示されている。また、非特許文献2には、ストライプ状に選択成長したGaNに現れる(11-22)面斜めファセット上に多重量子井戸構造を成長させることが開示されている。
Japanese Journal of Applied Physics Vol.45,2006,L659.
Applied Physics Letters Vol.90,2007,261912.
本発明の半導体基板は、
基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板と、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNが結晶成長することにより上記基板主面部分の法線方向に成長して形成されたGaN層と、
を備える。
基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板と、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNが結晶成長することにより上記基板主面部分の法線方向に成長して形成されたGaN層と、
を備える。
本発明の半導体基板の製造方法は、
基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板を用い、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNを結晶成長させることにより上記基板主面部分の法線方向に成長するようにGaN層を形成するものである。
基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板を用い、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNを結晶成長させることにより上記基板主面部分の法線方向に成長するようにGaN層を形成するものである。
本発明の電子デバイス及び半導体発光素子は本発明の半導体基板を包含する。
以下、実施形態について図面に基づいて詳細に説明する。
[実施形態1]
実施形態1に係る半導体発光素子10の製造方法について図1~8に基づいて説明する。
実施形態1に係る半導体発光素子10の製造方法について図1~8に基づいて説明する。
(サファイア基板の準備)
実施形態1に係る半導体発光素子10の製造方法では、基板表面12において、基板主面部分12aが結晶成長阻止層13で表面被覆され、また、基板主面部分12aとは面方位が異なる表面露出した結晶成長面部分12bが形成されたサファイア基板11を用いる。サファイア基板11は、GaN基板に比較してコストが圧倒的に低く、また、Si基板に比較して光透過性を考慮したデバイス性能が圧倒的に優れるものとなる。
実施形態1に係る半導体発光素子10の製造方法では、基板表面12において、基板主面部分12aが結晶成長阻止層13で表面被覆され、また、基板主面部分12aとは面方位が異なる表面露出した結晶成長面部分12bが形成されたサファイア基板11を用いる。サファイア基板11は、GaN基板に比較してコストが圧倒的に低く、また、Si基板に比較して光透過性を考慮したデバイス性能が圧倒的に優れるものとなる。
ここで、サファイア基板11は、Al2O3のコランダム構造の単結晶の円盤状に形成されており、直径によっても変わるが厚さが0.3~3.0mm、及び直径が50~300mmである。なお、直径50mmのサファイア基板11の場合では、1枚のサファイア基板11上に5000~12000個の半導体発光素子10を作り込むことができる。
基板表面12における基板主面部分12aは、a面<{11-20}面>、c面<(0001)面>、m面<{1-100}面>、若しくはr面<{1-102}面>であってもよく、又は他の面方位の結晶面であってもよい。例えば、基板主面部分12aは、a軸が基板主面部分12aの法線方向に対して所定の角度(例えば45°や60°、あるいは数度以内の微小角)傾斜したミスカット面であっても、つまり、サファイア基板11がミスカット基板であってもよい。なお、a面、c面、及びm面は面方位が相互に直交する。
基板主面部分12aを表面被覆する結晶成長阻止層13としては、例えば、Si、Ti、Ta、Zr等の酸化物膜や窒化物膜、具体的には、SiO2膜、SiNx膜、SiOxNy膜、TiO2膜、ZrO2膜等が挙げられる。結晶成長阻止層13は、厚さが0.01~3μmである。かかる結晶成長阻止層13は、洗浄したサファイア基板11に対して、例えば、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法により形成することができる。なお、結晶成長阻止層13を単一層で構成してもよく、また、複数層で構成してもよい。
基板表面12における結晶成長面部分12bは、基板主面部分12aと面方位が異なれば、a面<{11-20}面>、c面<{0001}面>、m面<{1-100}面>、若しくはr面<{1-102}面>であってもよく、又はGaNの結晶成長が可能な他の面方位の結晶面であってもよい。なお、本出願において、「GaN」には、GaNが主成分のInGaNやAlGaNも含まれる。
結晶成長面部分12bとしては、例えば、図1に示すように、サファイア基板11上に延びるように形成された凹溝14の側面で構成することを挙げることができる。
凹溝14は、側面(エッチング加工側面)を有せば、コの字溝、V字溝、又は台形溝であってもよい。凹溝14は、溝開口幅に特に制限はないが0.5~10μmが望ましく、及び溝深さが0.75~100μmである。凹溝14は、溝側面の基板主面部分12aに対してなす角度Θが例えば70~120°であり、従って、溝側面の傾斜は、図2(a)に示すように、溝底から溝開口に向かって溝幅を広げるように外向きに傾斜したテーパ状であってもよく、また、図2(b)に示すように、溝底から溝開口に向かって溝幅を狭めるように内向きに傾斜した逆テーパ状であってもよい。但し、上記角度は上記側面からのGaNの結晶成長が可能であればその限りではない。例えば、側面がc面サファイアに近い構成であり、そこからc面GaNを成長させる場合、積層欠陥や転位などの欠陥の終端を表面に至らせないことによって表面に現れる欠陥を減じる観点からは、溝側面の基板主面部分12aに対してなす角度Θはc面の基板主面部分12aに対してなす角度Φよりも大きいことが好ましい。また、凹溝14が底面を有する場合、底面からのGaNの結晶成長を抑制する観点から、溝深さは溝開口幅の1.5倍以上であることが好ましい。凹溝14は、1本だけが形成されていてもよく、また、複数本並列して形成されていてもよい。凹溝14が複数本並列して形成されている場合、溝間の間隔、つまり、相互に隣接する凹溝14間における基板主面部分12aの間隔は1~100μmである。かかる凹溝14は、サファイア基板11の基板表面12に結晶成長阻止層13を形成した後、凹溝形成予定部分だけが開口部となるフォトレジストのパターニング形成し、フォトレジストをエッチングレジストとして結晶成長阻止層13及びサファイア基板11を反応性イオンエッチング(Reactive Ion Etching:RIE)等のドライエッチング或いはウエットエッチングをすることにより形成することができる。
ここで、サファイア基板11の選定及び凹溝14の延びる方向の設定により種々の側面の構成を得ることができる。
具体的には、例えば、構成1のサファイア基板11として、図3(a)に示すように、基板主面部分12aがc面、断面コの字状の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるものが挙げられる。この構成1のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてa面が露出する。
構成2のサファイア基板11として、図3(b)に示すように、基板主面部分12aがa面、断面コの字状の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるものが挙げられる。この構成2のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてc面が露出する。
構成3のサファイア基板11として、図3(c)に示すように、基板主面部分12aがa面、断面台形状の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるものが挙げられる。この構成3のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてc面をm軸周りに傾斜させたミスカット面が露出する。つまり、この場合、基板表面とc軸との方位関係は平行のままであり、凹溝14の側面はa軸方向にミスカットされたc面が露出する。
構成4のサファイア基板11として、図4(a)に示すように、基板主面部分12aがa面をc軸周りに傾斜させた面、断面コの字状の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるものが挙げられる。この構成4のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてa軸が基板主面部分12aの法線方向から傾斜したc面が露出する。
構成5のサファイア基板11として、図4(b)に示すように、基板主面部分12aがc面、断面コの字状の凹溝14の延びる方向がa面の面方位、つまり、a軸方向であるものが挙げられる。この構成5のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてm面が露出する。
構成6のサファイア基板11として、図4(c)に示すように、基板主面部分12aがa面及びc面をm軸周りに45°傾斜させた面、つまり、オフ角45°のミスカット面、断面コの字状の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるミスカット基板が挙げられる。この構成6のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてc面をm軸周りにa軸方向に45°傾斜させた面が露出する。
構成7のサファイア基板11として、図4(d)に示すように、基板主面部分12aがa面及びc面をm軸周りに45°傾斜させた面、つまり、オフ角45°のミスカット面、断面台形状の凹溝14の凹溝14の延びる方向がm面の面方位、つまり、m軸方向であるミスカット基板が挙げられる。この構成7のサファイア基板11では、結晶成長面部分12bたる凹溝14の側面としてc面が露出する。なお、かかる断面台形状の凹溝14は、例えばフォトレジストのパターンを加熱、或いはアッシングなどにより少しだれた形状にした後にエッチング加工することで作製することができる。
凹溝14は、両側面が表面露出した構成の他、両側面のうち一方が表面露出し且つ他方がGaNの結晶成長を阻止するように被覆された構成であってもよい。サファイアは+c、-c面を持たない結晶構造を有するので、凹溝の両側面からそれぞれ結晶成長すると、いずれも同一の極性をもったGaNが成長する可能性があり、その場合、それらのGaNの会合点において結晶方位が逆向きとなるインバージョンドメイン(一種の結晶欠陥)が形成されることとなる。しかしながら、両側面のうち一方が表面露出し且つ他方が被覆された構成の場合、このインバージョンドメインを完全に排除することができる。
凹溝14は、両側面が表面露出し、しかも、その断面形状が左右非対称に形成された構成であってもよい。このような構成によれば、左右非対称の断面形状を有する凹溝14からGaNが結晶成長すると、どちらかの面から優先的に結晶成長が起こるので、インバージョンドメインを排除する観点から好都合である。従って、この場合、凹溝14は、両側面のうち一方のみから選択的にGaNが結晶成長するように形成された構成であることがより好ましい。この左右非対称の凹溝14の断面形状は、例えば、エッチング加工時にエッチングガスの流れに直交するようにサファイア基板11を配置することによって得ることができる。また、このとき、凹溝14が底面を有する場合、底面からのGaNの結晶成長を抑制するために底面をSiO2などで被覆してもよい。
なお、結晶成長面部分12bとしては、凹溝14の側面の他、図5に示すように、サファイア基板11の基板表面12に延びるように形成された凸条14’の側面も挙げることができる。この場合、凸条14’の基端側の基板主面部分12aと共に凸条の頂面も結晶成長阻止層13で被覆された構成である必要がある。また、凸条14’は、両側面が表面露出した構成の他、両側面のうち一方が表面露出し且つ他方がGaNの結晶成長を阻止するように表面被覆された構成であってもよい。
(半導体層の形成)
実施形態1に係る半導体発光素子10の製造方法では、上記で準備したサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNを結晶成長させることにより基板主面部分12aの法線方向に成長するようにu-GaN層15を形成して半導体基板Sを得た後、その上にn型GaN層16、発光層である多重量子井戸層17、及びp型GaN層18を順に形成する。
実施形態1に係る半導体発光素子10の製造方法では、上記で準備したサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNを結晶成長させることにより基板主面部分12aの法線方向に成長するようにu-GaN層15を形成して半導体基板Sを得た後、その上にn型GaN層16、発光層である多重量子井戸層17、及びp型GaN層18を順に形成する。
ここで、これらの半導体層の形成方法としては、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE)が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した半導体層の形成方法について説明する。
半導体層の形成に用いられるMOVPE装置は、大きくは基板搬送系、基板加熱系、ガス供給系、及びガス排気系から構成され、全て電子制御される。基板加熱系は、熱電対及び抵抗加熱ヒータ、並びにその上に設けられた炭素製或いはSiC製のサセプタで構成され、そして、そのサセプタの上にサファイア基板11をセットした石英トレイが搬送され、半導体層のエピタキシャル成長が行われる。この基板加熱系は、水冷機構を備えた石英製の二重管内或いはステンレス製の反応容器内に設置され、その二重管或いは反応容器内にキャリアガス及び各種原料ガスが供給される。特にステンレス反応容器を使う場合は、基板上に層流のガスの流れを実現するために、石英製のフローチャネルを用いる。
キャリアガスとしては、例えば、H2、N2が挙げられる。V族元素供給源としては、例えば、NH3が挙げられる。III族元素供給源としては、例えば、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)等が挙げられる。n型ドーピング元素供給源としては、例えば、SiH4(シラン)、Si2H6(ジシラン)、GeH4(ゲルマン)等が挙げられる。p型ドーピング元素供給源としては、例えば、Cp2Mg(ビスシクロペンタジエニルマグネシウム)が挙げられる。
<u-GaN層の形成>
まず、サファイア基板11を基板表面12が上向きになるように石英トレイ上にセットした後、サファイア基板11を1050~1150℃に加熱すると共に反応容器内の圧力を10~100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてH2を流通させ、その状態を数分間保持することによりサファイア基板11をサーマルクリーニングする。
まず、サファイア基板11を基板表面12が上向きになるように石英トレイ上にセットした後、サファイア基板11を1050~1150℃に加熱すると共に反応容器内の圧力を10~100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてH2を流通させ、その状態を数分間保持することによりサファイア基板11をサーマルクリーニングする。
次いで、サファイア基板11の温度を1050~1150℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を10L/minの流量で流通させながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が0.1~5L/min、及び50~150μmol/minとなるように流す。
このとき、図6に示すように、サファイア基板11の基板表面12における基板主面部分12aは結晶成長阻止層13で表面被覆されているためGaNの結晶成長は起こらないが、一方、基板表面12に露出した結晶成長面部分12bには、結晶成長面部分12bを起点として、その上にアンドープのGaNがヘテロエピタキシャル成長する。そして、その結晶成長により基板主面部分12aの法線方向にGaNの層の成長が進展し、図7(a)に示すように、サファイア基板11上にu-GaN層(アンドープGaN層)15が形成されて半導体基板Sが得られる。結晶成長阻止層13上に成長させるu-GaN層15の層厚さは約2~20μmである。なお、u-GaN層15を形成させる前に、結晶成長面部分12b上に厚さ20~30nm程度の低温バッファ層を形成することが好ましい。
u-GaN層15は、凹溝14の側面により結晶成長面部分12bが構成され、凹溝14が間隔をおいて並行に延びるように複数形成されている場合、各凹溝14から結晶成長した複数の帯状のGaN結晶の集合体によって、或いは、各凹溝14から結晶成長した帯状のGaN結晶が会合して連なった一体物によって構成される。帯状のGaN結晶が会合して連なった一体物のu-GaN層15を得るには、反応容器内圧力(減圧状態(~10kPa)から常圧状態(100kPa))、結晶成長温度、材料の流量などの結晶成長条件を最適化すること及び/又は結晶成長時間を十分に長い時間とることが好ましい。凹溝14の側面により結晶成長面部分12bが構成されている場合、GaNの結晶成長により凹溝14が埋まってもよく、また、ボイドが残ってもよい。
そして、u-GaN層15は、サファイア基板11の構成によって、主面の面方位が種々異なることとなる。
例えば、構成1のサファイア基板11の場合、a面である結晶成長面部分12b上には、サファイアのa軸とGaNのc軸が平行であり、サファイアのc軸とGaNのm軸が平行な結晶方位関係のGaNが結晶成長する。したがって、サファイア基板11の基板表面12上においては、サファイアのc軸とGaNのm軸が平行な結晶方位関係で、m面のGaNが結晶成長することとなり、そのためu-GaN層15の主面(基板主面部分12aに平行な面、以下同じ)はm面となる。
構成2のサファイア基板11の場合、c面である結晶成長面部分12b上に、サファイアのc軸とGaNのc軸が平行であり、サファイアのa軸とGaNのm軸が平行な結晶方位関係でGaNが結晶成長する。したがって、サファイア基板11の基板表面12上においては、m面のGaNが結晶成長することとなり、そのためu-GaN層15の主面はm面となる。
構成3のサファイア基板11の場合、凹溝14の側面はa軸方向にミスカットされたc面であるものの、構成2のサファイア基板11と同様にサファイア基板11のc軸とGaNのc軸が平行であり、サファイアのa軸とGaNのm軸が平行な結晶方位関係でGaNが結晶成長し、サファイア基板11の基板表面12上においては、m面のGaNが結晶成長することとなり、そのためu-GaN層15の主面はm面となる。
つまり、GaN結晶では、図18に示すように、Ga原子のみを含むGa原子面とN原子のみを含むN原子面とがc軸方向に交互に積層された結晶構造を有し、c軸方向に自発分極を有するものの、構成1~3のサファイア基板11を用いた場合、u-GaN層15の自発分極を有するc軸方向が層厚さ方向ではなく層面内方向となり、そのためu-GaN層15の主面は層厚さ方向に極性を有さない無極性面(m面)となる。このようにc面(a面)のサファイア基板11を用いると、無極性m面のGaNが得られる。同様な手法を用いることにより、m面のサファイア基板11を用いると、無極性a面のGaNが得られる。
一方、構成4~7のサファイア基板11を用いた場合、サファイア基板11の基板表面12上におけるGaNの結晶成長態様により、u-GaN層15は種々の層厚さ方向の分極状態となる。例えば、構成6のサファイア基板11を用いた場合には、GaNはサファイアのc軸とGaNのc軸が平行であり、サファイアのa軸とGaNのm軸が平行な結晶方位関係で結晶成長する。結果として、u-GaN層15の主面はc面とm面との中間の半極性面となる。構成7のサファイア基板11を用いた場合も同様にGaNはc軸方向に結晶成長するが、u-GaN層15の主面はより結晶性のよい半極性面となる。
以上のことより、サファイア基板11の基板表面12の結晶主面部分12a、および基板表面12に露出させる結晶成長面部分12bの設定によりGaNの結晶成長面を操作することができ、それによってサファイア基板12上に形成するGaNの分極状態を制御することができる。サファイア基板11の場合、Si基板に比較して基板表面12の結晶主面部分12a、および基板表面12に露出させる結晶成長面部分12bの自由度が高く、従って、u-GaN層15において採りうる分極状態も自由度が高いものとなる。
また、例えば、図8(a)に示すように、サファイア基板11の基板主面部分12aが(10-12)面及び結晶成長面部分12bがc面の場合、(11-22)面がファセット面であるu-GaN層15が得られる。この(11-22)面の基板主面部分12aに対してなす角度は-0.8°(GaNのc面に近づく向きをプラスとする。以下同じ)である。従って、その角度を相殺するように、基板主面部分12aが(10-12)面にオフ角をつけた面であるサファイア基板11のミスカット基板を用いることにより、ファセット面である(11-22)面が主面であるu-GaN層15を得ることができる。なお、本出願では、丸括弧を使ったミラー指数の記述も一般表記を意味する。
図8(b)に示すように、サファイア基板11の基板主面部分12aが(11-23)面及び結晶成長面部分12bがc面の場合、(10-11)面がファセット面として成長する成長条件では、(10-11)面がファセットであるu-GaN層15が得られる。この(10-11)面の基板主面部分12aに対してなす角度は-0.74°であり、(10-11)面が主面であるu-GaN層15を得ることができる。さらに、(10-11)面の基板主面部分12aに対してなす角度を相殺するサファイア基板11のミスカット基板を用いることにより、ファセット面である(10-11)面が主面である高品質のu-GaN層15を得ることができる。あるいは、(10-12)面がファセット面として成長する成長条件では、(10-12)面がファセット面であるu-GaN層15が得られる。この(10-12)面の基板主面12aに対してなす角度は+18.03°である。従って、(10-12)面の基板主面部分12aに対してなす角度を相殺するサファイア基板11のミスカット基板を用いることにより、ファセット面(10-12)面が主面であるu-GaN層15が得られる。また、これらミスカット基板、或いはミスカット基板でないサファイア基板11を用い、成長し得られたu-GaN層15を基板主面部分12aと平行となるように表面研磨することにより、オフ角を有する(10-11)面GaNテンプレートを得ることができる。
図8(c)に示すように、サファイア基板11の基板主面部分12aが(11-22)面及び結晶成長面部分12bがc面の場合、(10-11)面がファセット面として成長する成長条件では、(10-11)面がファセット面であるu-GaN層15が得られる。この(10-11)面の基板主面部分12aに対してなす角度は+7.93°である。従って、(10-11)面の基板主面部分12aに対してなす角度を相殺するサファイア基板11のミスカット基板を用いることにより、ファセット面である(10-11)面が主面であるu-GaN層15を得ることができる。あるいは、(10-12)面がファセット面として成長する成長条件では、(10-12)面がファセット面であるu-GaNそう15が得られる。この(10-12)面の基板主面12aに対してなす角度は+26.7°である。従って、(10-11)面の成長と同様に、(10-12)面の基板主面部分12aに対してなす角度を相殺するサファイア基板11のミスカット基板を用いることにより、ファセット面(10-12)面が主面であるu-GaN層15が得られる。また、これらミスカット基板、或いはミスカット基板でないサファイア基板11を用い、成長し得られたu-GaN層15を基板主面部分12aと平行となるように表面研磨することにより、(10-11)面GaNが7.93°オフしたGaNテンプレートを得ることができる。
図8(d)に示すように、サファイア基板11の基板主面部分12aが(11-21)面及び結晶成長面部分12bがc面の場合、(10-11)面がファセット面であるu-GaN層15が得られる。この(10-11)面の基板主面部分12aに対してなす角度は+17.66°である。従って、その角度を相殺するサファイア基板11のミスカット基板を用いることにより、ファセット面である(10-11)面が主面であるu-GaN層15を得ることができる。
図8(e)に示すように、サファイア基板11の基板主面部分12aが(10-11)面及び結晶成長面部分12bがc面の場合、(11-21)面がファセット面であり且つ(11-21)面が基板主面部分12aに対して-0.5°傾斜した面であるu-GaN層15が得られる。この-0.5°の角度を相殺するサファイア基板11のミスカット基板を用いることにより、さらに高品質な(10-21)面が主面であるu-GaN層15を得ることができる。
さらに、サファイア基板11の基板主面部分12aが(11-21)面及び結晶成長面部分12bがc面の場合、(20-21)面がファセット面であるu-GaN層15の成長条件を選択すると、基板主面部分12aに対してなす角度が+4.53°の(20-21)ファセット面であるu-GaNが得られる。従って、その角度を相殺するサファイア基板11のミスカット基板を用いることにより、(20-21)面が主面であるu-GaN層15を得ることができる。
さらに、サファイア基板11の基板主面部分12aが(11-21)面及び結晶成長面部分12bがc面の場合、(20-21)面がファセット面であるu-GaN層15の成長条件を選択すると、基板主面部分12aに対してなす角度が+4.53°の(20-21)ファセット面であるu-GaNが得られる。従って、その角度を相殺するサファイア基板11のミスカット基板を用いることにより、(20-21)面が主面であるu-GaN層15を得ることができる。
上記を含むサファイア基板11の面方位とc面の成す角、GaNの面方位とc面の成す角、求めるGaNの面方位と各種面方位のサファイア基板の方位のずれを、表1~4にまとめて示す。
半導体基板Sを得た後、その上に以下のようにして各半導体層を形成する。
<n型GaN層の形成>
反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を5~15L/min(以下、ガス流量は基準状態(0℃、1気圧)での値とする)の流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びn型ドーピング元素供給源(SiH4)を、それぞれの供給量が0.1~5L/min、50~150μmol/min、及び1~5×10-3μmol/minとなるように流す。
反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を5~15L/min(以下、ガス流量は基準状態(0℃、1気圧)での値とする)の流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びn型ドーピング元素供給源(SiH4)を、それぞれの供給量が0.1~5L/min、50~150μmol/min、及び1~5×10-3μmol/minとなるように流す。
このとき、図7(b)に示すように、u-GaN層15に連続してn型GaNがu-GaN層15と同一面方位にエピタキシャル成長してn型GaN層16が形成される。u-GaN層15上に成長させるn型GaN層16の層厚さは約2~10μmである。
<多重量子井戸層の形成>
サファイア基板11の温度を800℃程度とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスN2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を、それぞれの供給量が0.1~5L/min、5~15μmol/min、及び2~30μmol/min流す。このとき、n型GaN層16に連続してInGaN層17a(井戸層)が、n型GaN層16と同一面方位、従って、u-GaN層15と同一面方位にエピタキシャル成長して形成される。n型GaN層16上に成長させるInGaN層17aの層厚さは1~20nmである。
サファイア基板11の温度を800℃程度とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスN2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を、それぞれの供給量が0.1~5L/min、5~15μmol/min、及び2~30μmol/min流す。このとき、n型GaN層16に連続してInGaN層17a(井戸層)が、n型GaN層16と同一面方位、従って、u-GaN層15と同一面方位にエピタキシャル成長して形成される。n型GaN層16上に成長させるInGaN層17aの層厚さは1~20nmである。
次いで、V族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が0.1~5L/min、及び5~15μmol/minとなるように流す。このとき、InGaN層17aに連続してGaN層17b(障壁層)がInGaN層17aと同一面方位、従って、n型GaN層16及びu-GaN層15と同一面方位にエピタキシャル成長して形成される。InGaN層17a上に成長させるGaN層17bの層厚さは5~20nmである。
そして、上記と同様の操作を交互に繰り返し、図7(c)に示すように、InGaN層17aとGaN層17bとを交互に形成することにより多重量子井戸層17を構成する。なお、多重量子井戸層17の発光波長はInGaN層17aのInN混晶比と層厚に依存し、同じ層厚であればInN混晶比が高いほど発光波長は長波長となる。
上記いずれのInGaN層17a及びGaN層17bもn型GaN層16及びu-GaN層15と同一面方位の主面を有する。従って、構成1及び2のサファイア基板11を用いた場合、GaN層17bの主面は層厚さ方向に極性を有さない無極性面であり、その無極性面上にInGaN層17aを形成することとなるので、ピエゾ分極の影響を回避することができ、このピエゾ分極の影響の回避により、発光効率の低下や注入電流の増大にともなう発光のピーク波長シフトといった問題を改善することができる。特に、多重量子井戸層17がInGaN層17aのInN混晶比の高い緑色発光層(発光波長約520nmの発光層)である場合、ピエゾ分極による影響を強く受けるので、顕著な改善効果を得ることができる。
なお、活性層内から後述のp型GaN層18への電流リークを防ぐために活性層形成後にp型AlGaInNからなる電流ブロック層を挿入してもよい。
<p型GaN層の形成>
サファイア基板11の温度を1000~1100℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスのH2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源(TMG)、及びp型ドーピング元素供給源(Cp2Mg)を、それぞれの供給量0.1~5L/min、50~150μmol/min、及び0.03~30μmol/min流す。
サファイア基板11の温度を1000~1100℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスのH2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源(TMG)、及びp型ドーピング元素供給源(Cp2Mg)を、それぞれの供給量0.1~5L/min、50~150μmol/min、及び0.03~30μmol/min流す。
このとき、図7(d)に示すように、多重量子井戸層17に連続してGaNがエピタキシャル成長してp型GaN層18が形成される。多重量子井戸層17上に成長させるp型GaN層18の層厚さは約100nmである。
なお、p型GaN層18をドーピング元素の濃度が相異する複数の層で構成してもよい。
(半導体発光素子の形成)
図7(e)に示すように、半導体層を積層形成したサファイア基板11を部分的に反応性イオンエッチングすることによりn型GaN層16を露出させた後、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法によりn型GaN層16上にn型電極19n及びp型GaN層18上にp型電極19pをそれぞれ形成する。
図7(e)に示すように、半導体層を積層形成したサファイア基板11を部分的に反応性イオンエッチングすることによりn型GaN層16を露出させた後、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法によりn型GaN層16上にn型電極19n及びp型GaN層18上にp型電極19pをそれぞれ形成する。
ここで、n型電極19nの電極材料としては、例えば、Ti/Al、Ti/Al/Mo/Au、Hf/Au等の積層構造、あるいは合金等が挙げられる。p型電極19pとしては、例えば、Pd/Pt/Au、Ni/Au、Pd/Mo/Au等の積層構造、あるいは合金等、又はITO(酸化インジウム錫)などの酸化物系透明導電材料が挙げられる。
そして、サファイア基板11を劈開することにより矩形板状の各半導体発光素子10に分断する。各半導体発光素子10は、約300×300μmである。
以上のようにして製造した半導体発光素子10は、基板表面12が、GaNの結晶成長を阻止する結晶成長阻止層13で表面被覆された基板主面部分12a、及び基板主面部分12aとは面方位が異なると共に表面露出したGaNの結晶成長が可能な結晶成長面部分12bを有するサファイア基板11と、そのサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNが結晶成長することにより基板主面部分12aの法線方向に成長して形成されたu-GaN層15とを備えた構成を有し、例えばGaN系発光ダイオードやGaN系半導体レーザとして使用される。
[実施形態2]
実施形態2に係る半導体発光素子10の製造方法について図9~11に基づいて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。
実施形態2に係る半導体発光素子10の製造方法について図9~11に基づいて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。
実施形態2に係る半導体発光素子10の製造方法では、基板表面12が、基板主面部分12aと、基板主面部分12aとは面方位が異なる結晶成長面部分12bとを有するサファイア基板11を用いる。
基板表面12における基板主面部分12aは、a面<{11-20}面>、c面<(0001)面>、m面<{1-100}面>、若しくはr面<{1-102}面>であってもよく、又は他の面方位の結晶面であってもよい。例えば、基板主面部分12aは、a軸が基板主面部分12aの法線方向に対して所定の角度(例えば45°や60°、あるいは数度以内の微小角)傾斜したミスカット面であっても、つまり、サファイア基板11がミスカット基板であってもよい。なお、a面、c面、及びm面は面方位が相互に直交する。
基板表面12における結晶成長面部分12bは、基板主面部分12aと面方位が異なれば、a面<{11-20}面>、c面<(0001)面>、m面<{1-100}面>、若しくはr面<{1-102}面>であってもよく、又はGaNの結晶成長が可能な他の面方位の結晶面であってもよい。
結晶成長面部分12bとしては、例えば、実施形態1と同様にサファイア基板11上に延びるように形成された凹溝14の側面で構成することを挙げることができる。
凹溝14は、側面(エッチング加工側面)を有せば、コの字溝、V字溝、又は台形溝であってもよい。凹溝14は、溝開口幅に特に制限はないが0.5~10μmが望ましく、及び溝深さが0.75~100μmである。凹溝14は、溝側面の基板主面部分12aに対してなす角度Θが例えば70~120°であり、従って、溝側面の傾斜は、図9(a)に示すように、溝底から溝開口に向かって溝幅を広げるように外向きに傾斜したテーパ状であってもよく、また、図9(b)に示すように、溝底から溝開口に向かって溝幅を狭めるように内向きに傾斜した逆テーパ状であってもよい。但し、上記角度は上記側面からのGaNの結晶成長ができればその限りではない。例えば、側面がc面サファイアに近い構成であり、そこからc面GaNを成長させる場合、積層欠陥や転位などの欠陥の終端を表面に至らせないことによって表面に現れる欠陥を減じる観点からは、溝側面の基板主面部分12aに対してなす角度Θはc面の基板主面部分12aに対してなす角度Φよりも大きいことが好ましい。また、凹溝14が底面を有する場合、底面からのGaNの結晶成長を抑制する観点から、溝深さは溝開口幅の1.5倍以上であることが好ましい。凹溝14は、1本だけが形成されていてもよく、また、複数本並列して形成されていてもよい。凹溝14が複数本並列して形成されている場合、溝間の間隔、つまり、相互に隣接する凹溝14間における基板主面部分12aの間隔は1~100μmである。かかる凹溝14は、サファイア基板11の凹溝形成予定部分だけが開口部となるフォトレジストのパターニング形成し、フォトレジストをエッチングレジストとしてサファイア基板11を反応性イオンエッチング(RIE)等のドライエッチング或いはウエットエッチングをすることにより形成することができる。
ここで、サファイア基板11の選定及び凹溝14の延びる方向の設定により実施形態1と同様に種々の側面の構成を得ることができる。
具体的には、例えば、サファイア基板11として、図10に示すように、基板主面部分12aがr面である基板、或いは、r面がa軸([11-20]軸)を回転軸としてオフ角度θ1(例えばθ1=-5~5°)だけ回転し及び/又は[-1101]軸を回転軸としてオフ角度θ2(例えばθ2=-5~5°)だけ回転した面であり、断面台形状の凹溝14の延びる方向がa面の面方位、つまり、a軸方向であって、その側面の一方がr軸に対する傾斜角度が57±20°である結晶成長面部分12bであるミスカット基板が挙げられる。57°はr面とc面とがなす角であり、側面とc面とのなす角度は±20°まで許容されるが、結晶成長が起こる範囲でこの角度の範囲は限定されるものではない。また、サファイア基板11として、基板主面部分12aが(11-22)面である基板、或いは、そのミスカット面であるミスカット基板が挙げられる。なお、オフ角度とは、基板主面部分12aと基板主面の結晶面とがなす角度である。つまり、基板主面部分12aが(1-102)面或いはそのミスカット面の場合は基板主面と(1-102)面とがなす角度であり、基板主面部分12aが(11-22)面或いはそのミスカット面の場合は基板主面と(11-22)面とがなす角度である。さらに、サファイア基板11として、基板主面部分12aがa面である基板、或いは、そのミスカット面であるミスカット基板が挙げられる。いずれの場合も結晶成長面部分12bである一方の側面は、GaNのc面成長が可能な面であることが好ましく、c面であることがより好ましい。
そして、実施形態2に係る半導体発光素子10の製造方法では、実施形態1と同様に、上記で準備したサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNを結晶成長させることにより基板主面部分12aの法線方向に成長するようにu-GaN層15を形成して半導体基板Sを得る。
例えば、基板主面部分12aが(1-102)面或いはそのミスカット面であって、結晶成長面部分12bである凹溝14の一方の側面がGaNのc面成長が可能な面であるサファイア基板11を用いた場合、GaNは基板主面部分12a及び結晶成長面部分12bのそれぞれを起点として結晶成長する。しかしながら、基板主面部分12aからの結晶成長速度よりも結晶成長面部分12bからの結晶成長速度の方が速い条件を選択することにより、基板主面部分12aの法線方向への層の成長は結晶成長面部分12bからのGaNの結晶成長が優先することとなり、結果として、図11に示すように、u-GaN層15の主面は半極性面である{11-22}面となる。このとき、結晶成長面部分12bを起点とするGaNは、そのm軸がサファイア基板11のa軸に及びa軸がサファイア基板11のm軸にそれぞれ沿うようにc面成長する。同様に、基板主面部分12aが(11-22)面或いはそのミスカット面であって、結晶成長面部分12bである凹溝14の一方の側面がGaNのc面成長が可能な面であるサファイア基板11を用いた場合、成長条件を適正に選ぶことによりu-GaN層15の主面は半極性面である(10-12)面或いは(10-11)面が得られる。
半導体基板Sを得た後、その上にn型GaN層16、発光層である多重量子井戸層17、及びp型GaN層18、並びにp型電極19p、及びn型電極19nを形成する。それぞれの形成方法は実施形態1と同一である。
[実施形態3]
実施形態3に係る半導体発光素子10の製造方法について図12~16に基づいて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。
実施形態3に係る半導体発光素子10の製造方法について図12~16に基づいて説明する。なお、実施形態1と同一名称の部分は実施形態1と同一符号で示す。
(サファイア基板の準備)
実施形態3に係る半導体発光素子10の製造方法では、基板表面12が、基板主面部分12aとそれとは面方位が異なる表面露出した結晶成長面部分12bとを有するサファイア基板11を用いる。サファイア基板11は、GaN基板に比較してコストが圧倒的に低く、また、Si基板に比較して光透過性を考慮したデバイス性能が圧倒的に優れるものとなる。
実施形態3に係る半導体発光素子10の製造方法では、基板表面12が、基板主面部分12aとそれとは面方位が異なる表面露出した結晶成長面部分12bとを有するサファイア基板11を用いる。サファイア基板11は、GaN基板に比較してコストが圧倒的に低く、また、Si基板に比較して光透過性を考慮したデバイス性能が圧倒的に優れるものとなる。
ここで、サファイア基板11は、Al2O3のコランダム構造の単結晶の円盤状に形成されており、直径によっても変わるが厚さが0.3~3.0mm、及び直径が50~300mmである。なお、直径50mmのサファイア基板11の場合では、1枚のサファイア基板11上に5000~12000個の半導体発光素子10を作り込むことができる。
基板表面12における基板主面部分12aはr面又は(11-22)面である。ここで、本出願における基板主面部分12aのr面には、{1-102}面の他、{1-102}面がa軸([11-20]軸)を回転軸としてオフ角度θ1(例えばθ1=-5~5°)だけ回転し及び/又は[-1101]軸を回転軸としてオフ角度θ2(例えばθ2=-5~5°)だけ回転したミスカット面も含まれる。また、同様に、本出願における基板主面部分12aの(11-22)面には、そのミスカット面も含まれる。つまり、サファイア基板11はミスカット基板であってもよい。なお、オフ角度とは、基板主面部分12aと基板主面近くの結晶面とがなす角度である。つまり、r面の場合は基板主面部分12aと(1-102)面とがなす角度であり、(11-22)面の場合は基板主面部分12aと(11-22)面とがなす角度である。
基板表面12における結晶成長面部分12bは、基板主面部分12aと面方位が異なると共にGaNのc面成長が可能な面である。
結晶成長面部分12bとしては、例えば、基板主面部分12aがr面の場合、図12に示すように、サファイア基板11上にa面の面方位、つまり、a軸方向に延びるように形成された断面台形状の凹溝14の一方の側面(図12における左側面)で構成することを挙げることができる。また、基板主面部分12aが(11-22)面の場合も同様にm軸方向に延びるように形成した凹溝14の一方の側面により結晶成長面部分12bを構成することができる。
凹溝14は、溝開口幅に特に制限はないが0.5~10μmが望ましく、及び溝深さが0.75~10μmである。凹溝14は、1本だけが形成されていてもよく、また、複数本が並列して形成されていてもよい。凹溝14が複数本並列して形成されている場合、溝間の間隔、つまり、相互に隣接する凹溝14間における基板主面部分12aの間隔は1~100μmである。かかる凹溝14は、サファイア基板11の基板表面12に、凹溝形成予定部分だけが開口部となるフォトレジストのパターニング形成をし、フォトレジストをエッチングレジストとしてサファイア基板11を反応性イオンエッチング(RIE)等のドライエッチング或いはウエットエッチングをすることにより形成することができる。
結晶成長面部分12bである凹溝14の一方の側面は、c面<(0001)面>であることが好ましく、基板主面部分12aがr面の場合、基板主面部分12aに対してなす角度が例えば57±20°であることが望ましい。57°はr面とc面とがなす角であり、側面とc面とのなす角度は±20°まで許容されるが、結晶成長が起こる範囲でこの角度の範囲は限定されるものではない。
基板主面部分12a、凹溝14の他方の側面12c及び底面は、図12に示すように、結晶成長阻止層13で表面被覆されていることが好ましい。r面又は(11-22)面のようにc軸が傾斜した主面を有するサファイア基板11では、基板主面部分12a、凹溝14の他方の側面12c及び底面に、結晶成長面部分12bである凹溝14の一方の側面とは異なる面が露出することとなる。そのため、それらの面から同時にGaNが結晶成長するとサファイア基板11の主面の法線方向には様々な面が混在したu-GaN層15が成長することになる。しかしながら、上記のように凹溝14の一方の側面12b以外の基板主面部分12a、凹溝14の他方の側面12c及び底面が結晶成長阻止層13で表面被覆されていれば、結晶成長面部分12bである一方の側面のみからの結晶成長が起こり、サファイア基板11の主面の法線方向には様々な面が混在したGaNが結晶成長することなく、単一の半極性面のu-GaN層15が成長可能となる。
結晶成長阻止層13としては、例えば、Si、Ti、Ta、Zr等の酸化物膜や窒化物膜、具体的には、SiO2膜、SiNx膜、SiOxNy膜、TiO2膜、ZrO2膜等が挙げられる。結晶成長阻止層13は、厚さが0.01~3μmである。かかる結晶成長阻止層13は、サファイア基板11に対して、例えば、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法により形成することができる。なお、結晶成長阻止層13を単一層で構成してもよく、また、複数層で構成してもよい。
なお、サファイア基板11は、図13に示すように、基板主面部分12aのみが結晶成長阻止層13で表面被覆され、凹溝14の両側面及び底面が表面露出した構成であってもよく、図14に示すように、結晶成長阻止層13が設けられておらず、基板表面12全面が表面露出した構成であってもよい。これらの場合、結晶成長条件の最適化により単一の半極性面のu-GaN層15を選択的に成長させることが可能である。
凹溝14の両側面が表面露出する場合には、結晶成長面部分12bである一方の側面とは異なる他方の側面12cが露出することにより、両側面から同時にGaNが結晶成長するとサファイア基板11の主面の法線方向には様々な面が混在したGaNが結晶成長することになるため、結晶成長面部分12bである一方の側面からの結晶成長が優先的に起こるように結晶成長条件を選択することが好ましい。また、結晶成長面部分12bである一方の側面とは異なる他方の側面12cが露出する場合には、結晶成長面部分12bである一方の側面からc-GaNが優先的に結晶成長する結晶成長条件を選択することが好ましく、また逆に、他方の側面12cからは結晶成長しない結晶成長条件を選択することが望ましい。
(半導体層の形成)
実施形態3に係る半導体発光素子10の製造方法では、上記で準備したサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNを結晶成長させることにより基板主面部分12aの法線方向に半極性面GaN(例えば、(11-22)半極性面又は(10-12)半極性面)の層を成長させ、それによりサファイア基板11上に主面が半極性面であるu-GaN層15を形成して半導体基板Sを得た後、その上にn型GaN層16、発光層である多重量子井戸層17、及びp型GaN層18を順に形成する。
実施形態3に係る半導体発光素子10の製造方法では、上記で準備したサファイア基板11の基板表面12における結晶成長面部分12bを起点としてGaNを結晶成長させることにより基板主面部分12aの法線方向に半極性面GaN(例えば、(11-22)半極性面又は(10-12)半極性面)の層を成長させ、それによりサファイア基板11上に主面が半極性面であるu-GaN層15を形成して半導体基板Sを得た後、その上にn型GaN層16、発光層である多重量子井戸層17、及びp型GaN層18を順に形成する。
ここで、これらの半導体層の形成方法としては、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE)が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した半導体層の形成方法について説明する。
半導体層の形成に用いられるMOVPE装置は、大きくは基板搬送系、基板加熱系、ガス供給系、及びガス排気系から構成され、全て電子制御される。基板加熱系は、熱電対及び抵抗加熱ヒータ、並びにその上に設けられた炭素製或いはSiC製のサセプタで構成され、そして、そのサセプタの上にサファイア基板11をセットした石英トレイが搬送され、半導体層のエピタキシャル成長が行われる。この基板加熱系は、水冷機構を備えた石英製の二重管内或いはステンレス製の反応容器内に設置され、その二重管或いは反応容器内にキャリアガス及び各種原料ガスが供給される。特にステンレス反応容器を使う場合は、基板上に層流のガスの流れを実現するために、石英製のフローチャネルを用いる。
キャリアガスとしては、例えば、H2、N2が挙げられる。V族元素供給源としては、例えば、NH3が挙げられる。III族元素供給源としては、例えば、トリメチルガリウム(TMG)、トリメチルインジウム(TMI)、トリメチルアルミニウム(TMA)等が挙げられる。n型ドーピング元素供給源としては、例えば、SiH4(シラン)、Si2H6(ジシラン)、GeH4(ゲルマン)等が挙げられる。p型ドーピング元素供給源としては、例えば、Cp2Mg(ビスシクロペンタジエニルマグネシウム)が挙げられる。
<u-GaN層の形成>
まず、サファイア基板11を基板表面12が上向きになるように石英トレイ上にセットした後、サファイア基板11を1050~1150℃に加熱すると共に反応容器内の圧力を10~100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてH2を流通させ、その状態を数分間保持することによりサファイア基板11をサーマルクリーニングする。
まず、サファイア基板11を基板表面12が上向きになるように石英トレイ上にセットした後、サファイア基板11を1050~1150℃に加熱すると共に反応容器内の圧力を10~100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてH2を流通させ、その状態を数分間保持することによりサファイア基板11をサーマルクリーニングする。
次いで、サファイア基板11の温度を1050~1150℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を10L/minの流量で流通させながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が0.1~5L/min、及び50~150μmol/minとなるように流す。
このとき、図15に示すように、サファイア基板11の基板表面12における基板主面部分12aを含む結晶成長阻止層13で表面被覆された部分ではGaNの結晶成長は起こらないが、一方、基板主面部分12aがr面の場合、基板表面12に露出した結晶成長面部分12bを起点として、その上にアンドープのGaNが、そのm軸がサファイア基板11のa軸に及びa軸がサファイア基板11のm軸にそれぞれ沿うようにc面成長する。そして、その結晶成長により基板主面部分12aの法線方向にGaNの層の成長が進展し、図16(a)に示すように、サファイア基板11上に主面が半極性{11-22}面であるu-GaN層(アンドープGaN層)15が形成される。また、基板主面部分12aが(11-22)面の場合には、適切なミスカット面を使い、成長条件を選ぶことにより、主面が半極性(10-12)面であるu-GaN層15、或いは(10-11)面であるu-GaN層15が形成されて半導体基板Sが得られる。結晶成長阻止層13上に成長させるu-GaN層15の層厚さは約2~20μmである。なお、u-GaN層15を形成させる前に、結晶成長面部分12b上に厚さ20~30nm程度の低温バッファ層を形成することが好ましい。
u-GaN層15は、凹溝14の側面により結晶成長面部分12bが構成され、凹溝14が間隔をおいて並行に延びるように複数形成されている場合、各凹溝14から結晶成長した複数の帯状のGaN結晶の集合体によって、或いは、各凹溝14から結晶成長した帯状のGaN結晶が会合して連なった一体物によって構成される。凹溝14の側面により結晶成長面部分12bが構成されている場合、GaNの結晶成長により凹溝14が埋まってもよく、また、ボイドが残ってもよい。
主面が半極性面であるu-GaN層15のこのような形成方法は、サファイア基板11を出発材料として用い、その基板表面12の基板主面部分12aとは面方位が異なる結晶成長面部分12bを起点としてGaNをc面成長させ、それによって基板主面部分12aの法線方向に半極性面GaNの層を成長させるので、主面が半極性面であるu-GaN層15を容易に形成することができ、加えて、選択横方向成長技術により一回の結晶成長で欠陥の少ないu-GaN層15を得ることができる。また、主面がr面であるサファイア基板11も主面が(11-22)面であるサファイア基板11も、さらにこれらのミスカット基板も入手は特段困難ではなく、それ故、かかる主面が半極性面であるu-GaN層15を比較的安価に、しかも大面積で形成することができる。
また、u-GaN層15の主面は半極性面となるが、これによりu-GaN層15が自発分極や圧電分極による分極効果を低減させることとなり、それによる半導体発光素子10の高効率化を期待することができ、加えて、u-GaN層15がその主面の法線方向に進む光に対して偏光特性を有するため、半導体発光素子10を例えば液晶表示装置のバックライトとして使用することができ、その場合の消費電力の低減を期待することができる。
さらに、基板主面部分12a等が0.2μm以上の厚い結晶成長阻止層13で表面被覆されている場合には、GaNの成長初期に生じるm軸、或いはa軸方向に延在する転位を結晶成長阻止層13が止めることを期待することができる。
また、図14に示すような、結晶成長阻止層13が設けられておらず、基板表面12全面が表面露出したサファイア基板11を用いた場合には、GaNは基板主面部分12a及び結晶成長面部分12bのそれぞれを起点として結晶成長する。しかしながら、基板主面部分12aからの結晶成長速度よりも結晶成長面部分12bからの結晶成長速度の方が速い条件を選ぶことにより、基板主面部分12aの法線方向へのGaNの結晶成長は結晶成長面部分12bからのものが優先することとなり、結果として、u-GaN層15の主面は半極性{(11-22)}面又は半極性(10-12)面、或いは半極性(10-11)面となる。
半導体基板Sを得た後、その上に以下のようにして各半導体層を形成する。
<n型GaN層の形成>
反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を5~15L/min(以下、ガス流量は基準状態(0℃、1気圧)での値とする)の流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びn型ドーピング元素供給源(SiH4)を、それぞれの供給量が0.1~5L/min、50~150μmol/min、及び1~5×10-3μmol/minとなるように流す。
反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスH2を5~15L/min(以下、ガス流量は基準状態(0℃、1気圧)での値とする)の流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びn型ドーピング元素供給源(SiH4)を、それぞれの供給量が0.1~5L/min、50~150μmol/min、及び1~5×10-3μmol/minとなるように流す。
このとき、図16(b)に示すように、u-GaN層15に連続してn型GaNがu-GaN層15と同一面方位にエピタキシャル成長してn型GaN層16が形成される。u-GaN層15上に成長させるn型GaN層16の層厚さは約2~10μmである。
<多重量子井戸層の形成>
サファイア基板11の温度を800℃程度とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスN2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を、それぞれの供給量が0.1~5L/min、5~15μmol/min、及び2~30μmol/min流す。このとき、n型GaN層16に連続してInGaN層17a(井戸層)が、n型GaN層16と同一面方位、従って、u-GaN層15と同一面方位にエピタキシャル成長して形成される。n型GaN層16上に成長させるInGaN層17aの層厚さは1~20nmである。
サファイア基板11の温度を800℃程度とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスN2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を、それぞれの供給量が0.1~5L/min、5~15μmol/min、及び2~30μmol/min流す。このとき、n型GaN層16に連続してInGaN層17a(井戸層)が、n型GaN層16と同一面方位、従って、u-GaN層15と同一面方位にエピタキシャル成長して形成される。n型GaN層16上に成長させるInGaN層17aの層厚さは1~20nmである。
次いで、V族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が0.1~5L/min、及び5~15μmol/minとなるように流す。このとき、InGaN層17aに連続してGaN層17b(障壁層)がInGaN層17aと同一面方位、従って、n型GaN層16及びu-GaN層15と同一面方位にエピタキシャル成長して形成される。InGaN層17a上に成長させるGaN層17bの層厚さは5~20nmである。
そして、上記と同様の操作を交互に繰り返し、図16(c)に示すように、InGaN層17aとGaN層17bとを交互に形成することにより多重量子井戸層17を構成する。なお、多重量子井戸層17の発光波長はInGaN層17aのInN混晶比と層厚に依存し、同じ層厚であればInN混晶比が高いほど発光波長は長波長となる。
上記いずれのInGaN層17a及びGaN層17bもn型GaN層16及びu-GaN層15と同一面方位の主面を有する。従って、GaN層17bの主面は半極性面であり、その半極性面上にInGaN層17aを形成することとなるので、ピエゾ分極の影響を低減することができ、このピエゾ分極の影響の低減により、発光効率の低下や注入電流の増大にともなう発光のピーク波長シフトといった問題を改善することができる。特に、多重量子井戸層17がInGaN層17aのInN混晶比の高い緑色発光層(発光波長約520nmの発光層)である場合、ピエゾ分極による影響を強く受けるので、顕著な改善効果を得ることができる。
なお、活性層内から後述のp型GaN層18への電流リークを防ぐために活性層形成後にp型AlGaInNからなる電流ブロック層を挿入してもよい。
<p型GaN層の形成>
サファイア基板11の温度を1000~1100℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスのH2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源(TMG)、及びp型ドーピング元素供給源(Cp2Mg)を、それぞれの供給量0.1~5L/min、50~150μmol/min、及び0.03~30μmol/min流す。
サファイア基板11の温度を1000~1100℃とすると共に反応容器内の圧力を10~100kPaとし、また、反応容器内にキャリアガスのH2を5~15L/minの流量で流通させながら、そこにV族元素供給源(NH3)、III族元素供給源(TMG)、及びp型ドーピング元素供給源(Cp2Mg)を、それぞれの供給量0.1~5L/min、50~150μmol/min、及び0.03~30μmol/min流す。
このとき、図16(d)に示すように、多重量子井戸層17に連続してGaNがエピタキシャル成長してp型GaN層18が形成される。多重量子井戸層17上に成長させるp型GaN層18の層厚さは約100nmである。
なお、p型GaN層18をドーピング元素の濃度が相異する複数の層で構成してもよい。
(半導体発光素子の形成)
図16(e)に示すように、半導体層を積層形成したサファイア基板11を部分的に反応性イオンエッチングすることによりn型GaN層16を露出させた後、真空蒸着、スパッタリング、CVD等の方法によりn型GaN層16上にn型電極19n及びp型GaN層18上にp型電極19pをそれぞれ形成する。
図16(e)に示すように、半導体層を積層形成したサファイア基板11を部分的に反応性イオンエッチングすることによりn型GaN層16を露出させた後、真空蒸着、スパッタリング、CVD等の方法によりn型GaN層16上にn型電極19n及びp型GaN層18上にp型電極19pをそれぞれ形成する。
ここで、n型電極19nの電極材料としては、例えば、Ti/Al、Ti/Al/Mo/Au、Hf/Au等の積層構造、あるいは合金等が挙げられる。p型電極19pとしては、例えば、Pd/Pt/Au、Ni/Au、Pd/Mo/Au等の積層構造、あるいは合金等、又はITOなどの酸化物系透明導電材料が挙げられる。
そして、サファイア基板11を劈開することにより矩形板状の各半導体発光素子10に分断する。各半導体発光素子10は、約300μm×300μmである。
以上のようにして製造した半導体発光素子10は、基板表面12が、r面の基板主面部分12aとそれとは面方位が異なると共にGaNのc面成長が可能な結晶成長面部分12bとを有するサファイア基板11と、サファイア基板11の基板表面12aにおける結晶成長面部分12bを起点としてGaNが結晶成長して基板主面部分12aの法線方向に成長するように形成された半極性面GaN層15とを備えた構成を有し、例えばGaN系発光ダイオードやGaN系半導体レーザとして使用される。
[その他の実施形態]
なお、上記実施形態1~3では、半導体発光素子10としたが、特にこれに限定されるものではなく、トランジスタ、太陽電池等の他の電子デバイスであってもよい。
なお、上記実施形態1~3では、半導体発光素子10としたが、特にこれに限定されるものではなく、トランジスタ、太陽電池等の他の電子デバイスであってもよい。
上記実施形態1~3では、サファイア基板11を有する半導体発光素子10としたが、特にこれに限定されるものではなく、サファイア基板11の基板表面12における基板主面部分12aの法線方向に結晶成長して形成されたGaN層をサファイア基板11から分離してGaN基板の半導体基板とし、その上に半導体層を形成したものであってもよい。上記のようにサファイア基板11上に結晶成長して形成されたGaN層をサファイア基板11から分離したGaN基板の半導体基板では、従来の無極性面或いは半極性面のGaN基板に対して以下の特徴を有する。まず、厚膜成長したc面GaNを縦方向にGaN基板を切り出す従来法では、面積の小さい基板しか得られなかったのに対し、上記GaN基板は、サファイア基板と同じ大きさのものとなり、従って、大面積のものも得ることができる。また、r面サファイア基板、あるいはm面サファイア基板上にヘテロエピタキシャル成長することによって作製する第二の従来法では、転位密度及び積層欠陥密度が高いという問題点があったのに対し、上記GaN基板は、基板主面の法線方向への転位の伝搬を抑える形態になるので、転位密度が1×108cm-2以下、積層欠陥密度が1×102cm-1以下の高品質のものとなる。
[実験例1]
(サンプル基板)
<サンプル基板1>
a面を主面とするサファイア基板上にm軸方向に延びるようにストライプ状にレジストをパターンニングし、次いで、スパッタリング法により約200nmの厚さのSiO2の層を積層形成し、さらにその上に電子ビーム蒸着法(EB法)により厚さ約500nmのNiの層を積層形成した後、レジストを溶解し(リフトオフ法)、Ni(上側)/SiO2(下側)なる積層構造のエッチングレジストパターンを形成した。このNi/SiO2をエッチングレジストとし、反応性イオンエッチング(RIE)によりドライエッチングしてサファイア基板上にm軸方向に並行に延びる複数の断面コの字状の凹溝を形成した。凹溝は、溝開口幅が2μm、溝深さが約5μm、及び隣接する凹溝までの基板主面部分の間隔が4μmとなるように形成した。ドライエッチングの後、Ni層を酸系エッチャントにより除去し、この凹溝を形成加工したサファイア基板をサンプル基板1とした。このサンプル基板1は、基板表面が、SiO2層により構成された結晶成長阻止層で表面被覆された基板主面部分と、c面である凹溝の側面により構成された表面露出した結晶成長面部分と、を有する。
(サンプル基板)
<サンプル基板1>
a面を主面とするサファイア基板上にm軸方向に延びるようにストライプ状にレジストをパターンニングし、次いで、スパッタリング法により約200nmの厚さのSiO2の層を積層形成し、さらにその上に電子ビーム蒸着法(EB法)により厚さ約500nmのNiの層を積層形成した後、レジストを溶解し(リフトオフ法)、Ni(上側)/SiO2(下側)なる積層構造のエッチングレジストパターンを形成した。このNi/SiO2をエッチングレジストとし、反応性イオンエッチング(RIE)によりドライエッチングしてサファイア基板上にm軸方向に並行に延びる複数の断面コの字状の凹溝を形成した。凹溝は、溝開口幅が2μm、溝深さが約5μm、及び隣接する凹溝までの基板主面部分の間隔が4μmとなるように形成した。ドライエッチングの後、Ni層を酸系エッチャントにより除去し、この凹溝を形成加工したサファイア基板をサンプル基板1とした。このサンプル基板1は、基板表面が、SiO2層により構成された結晶成長阻止層で表面被覆された基板主面部分と、c面である凹溝の側面により構成された表面露出した結晶成長面部分と、を有する。
<サンプル基板2>
溝開口幅が3μm、溝深さが約5μm、及び隣接する凹溝までの基板主面部分の間隔が3μmとなるように凹溝を形成したことを除いて、サンプル基板1と同様に凹溝を形成加工したサファイア基板をサンプル基板2とした。
溝開口幅が3μm、溝深さが約5μm、及び隣接する凹溝までの基板主面部分の間隔が3μmとなるように凹溝を形成したことを除いて、サンプル基板1と同様に凹溝を形成加工したサファイア基板をサンプル基板2とした。
(u-GaN層の形成)
<実施例1>
サンプル基板1について、MOVPE装置において、基板表面が上向きになるように石英トレイ上にセットした後、基板を1150℃に加熱すると共に反応容器内の圧力を100kPaとし、また、反応容器内にキャリアガスとしてH2を10L/minの流量で流通させ、その状態を10分間保持することにより基板をサーマルクリーニングした。
<実施例1>
サンプル基板1について、MOVPE装置において、基板表面が上向きになるように石英トレイ上にセットした後、基板を1150℃に加熱すると共に反応容器内の圧力を100kPaとし、また、反応容器内にキャリアガスとしてH2を10L/minの流量で流通させ、その状態を10分間保持することにより基板をサーマルクリーニングした。
次いで、基板の温度を460℃とすると共に反応容器内の圧力を100kPaとし、また、反応容器内を流通させるキャリアガスをH210L/minの流量で流しながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が5L/min及び8μmol/minで凹溝の側面の結晶成長面部分に低温バッファ層約30nmを形成した。
続いて、基板の温度を1150℃とすると共に反応容器内の圧力を100kPaとし、また、反応容器内を流通させるキャリアガスをH2として、それを10L/minの流量で流通させながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が5L/min及び100μmol/minとなるように(V族元素/III族元素の供給モル比=2190)10分間流し、低温バッファ層の上にGaN(アンドープGaN)を結晶成長させることにより基板主面部分の法線方向に成長するように基板上にu-GaN層を形成した。
<実施例2>
サンプル基板2について、実施例1と同様の操作を行って基板上にu-GaN層を形成した。
サンプル基板2について、実施例1と同様の操作を行って基板上にu-GaN層を形成した。
<実施例3>
サンプル基板1について、GaNの結晶成長時の反応容器内の圧力を13kPa、並びにV族元素供給源(NH3)及びIII族元素供給源(TMG)の供給量をそれぞれ0.7L/min及び100μmol/min(V族元素/III族元素の供給モル比=310)としたことを除いて実施例1と同様の操作を行って基板上にu-GaN層を形成した。
サンプル基板1について、GaNの結晶成長時の反応容器内の圧力を13kPa、並びにV族元素供給源(NH3)及びIII族元素供給源(TMG)の供給量をそれぞれ0.7L/min及び100μmol/min(V族元素/III族元素の供給モル比=310)としたことを除いて実施例1と同様の操作を行って基板上にu-GaN層を形成した。
<実施例4>
サンプル基板2について、実施例3と同様の操作を行って基板上にu-GaN層を形成した。
サンプル基板2について、実施例3と同様の操作を行って基板上にu-GaN層を形成した。
(試験結果)
実施例1~4のそれぞれで得られたu-GaN層について、X線回折装置を用いてω/2θスキャン測定することにより分析したところ、いずれについてもu-GaN層の主面にm面のピークが観測され、サファイア基板の基板表面における基板主面部分の法線方向にm面が結晶成長していることが確認された。
実施例1~4のそれぞれで得られたu-GaN層について、X線回折装置を用いてω/2θスキャン測定することにより分析したところ、いずれについてもu-GaN層の主面にm面のピークが観測され、サファイア基板の基板表面における基板主面部分の法線方向にm面が結晶成長していることが確認された。
また、実施例3及び4で得られたu-GaN層では、帯状のGaN結晶が会合して連なった一体物のu-GaN層を構成する傾向が見られたが、これは、GaNの結晶成長時の圧力を13kPaとし、また、結晶成長時間を長くしたことによるためであると考えられる。特に、減圧下で結晶成長させることによる影響が大きいものと考えられる。
[実験例2]
(u-GaN層形成基板)
<実施例5>
r面を主面とするサファイア基板上にa軸方向に延びるようにストライプ状にレジストをパターンニングし、次いで、反応性イオンエッチング(RIE)によりドライエッチングしてサファイア基板上にa軸方向に並行に延びる複数の断面台形状の凹溝を形成した。凹溝は、溝開口幅が約3μm、溝深さが約1μm、及び溝底面幅が約2μm、並びに隣接する凹溝までの基板主面部分の間隔が約3μmとなるように形成した。ドライエッチングの後にレジストを除去した。
(u-GaN層形成基板)
<実施例5>
r面を主面とするサファイア基板上にa軸方向に延びるようにストライプ状にレジストをパターンニングし、次いで、反応性イオンエッチング(RIE)によりドライエッチングしてサファイア基板上にa軸方向に並行に延びる複数の断面台形状の凹溝を形成した。凹溝は、溝開口幅が約3μm、溝深さが約1μm、及び溝底面幅が約2μm、並びに隣接する凹溝までの基板主面部分の間隔が約3μmとなるように形成した。ドライエッチングの後にレジストを除去した。
このサファイア基板について、MOVPE装置において、基板表面が上向きになるように石英トレイ上にセットした後、サファイア基板を1150℃に加熱すると共に反応容器内の圧力を100kPaとし、また、反応容器内にキャリアガスとしてH2を10L/minの流量で流通させ、その状態を10分間保持することにより基板をサーマルクリーニングした。
次いで、サファイア基板の温度を460℃とすると共に反応容器内の圧力を100kPaとし、また、反応容器内を流通させるキャリアガスをH210L/minの流量で流しながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が5L/min及び8μmol/minで凹溝の側面の結晶成長面部分に低温バッファ層約30nmを形成した。
続いて、基板の温度を1000℃とすると共に反応容器内の圧力を100kPaとし、また、反応容器内を流通させるキャリアガスをH2として、それを10L/minの流量で流通させながら、そこにV族元素供給源(NH3)、及びIII族元素供給源(TMG)を、それぞれの供給量が5L/min及び100μmol/minとなるように(V族元素/III族元素の供給モル比=2190)10分間流し、低温バッファ層の上にGaN(アンドープGaN)を結晶成長させることにより基板主面部分の法線方向に成長するように基板上にu-GaN層を形成した。
<実施例6>
c軸方向へのオフ角度θ2がc面に近づく方向をプラスとして-1°であるサファイア基板のミスカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
c軸方向へのオフ角度θ2がc面に近づく方向をプラスとして-1°であるサファイア基板のミスカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
<実施例7>
オフ角度θ2が-0.5°であるサファイア基板のミスカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
オフ角度θ2が-0.5°であるサファイア基板のミスカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
<実施例8>
オフ角度θ2が+0.5°であるサファイア基板のオフカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
オフ角度θ2が+0.5°であるサファイア基板のオフカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
<実施例9>
オフ角度θ2が+1°であるサファイア基板のオフカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
オフ角度θ2が+1°であるサファイア基板のオフカット基板を用いたことを除いて実施例1と同様にサファイア基板上にu-GaN層を形成した。
(試験結果)
実施例5~9のそれぞれで得られたu-GaN層について、表面のノルマルスキー顕微鏡観察及び走査型電子顕微鏡観察を行ったところ、オフ角度θ2が大きくなるに従って表面の凹凸が多いことが分かった。
実施例5~9のそれぞれで得られたu-GaN層について、表面のノルマルスキー顕微鏡観察及び走査型電子顕微鏡観察を行ったところ、オフ角度θ2が大きくなるに従って表面の凹凸が多いことが分かった。
実施例5~9のそれぞれで得られたu-GaN層について、X線回折装置を用いて、(11-22)面のc軸入射、(11-22)面のm軸入射、及びc面反射のそれぞれの方向からX線を照射したときの半値全幅(FWHM)を求めたところ、図17に示す結果が得られた。図17によれば、(11-22)面のc軸入射の場合、オフ角度θ2が小さくなるに従って結晶性が高くなる傾向が伺える。(11-22)面のm軸入射及びc面反射の場合、オフ角度θ2が-0.5°のときに最も結晶性が高いことが分かる。
本発明は、半導体基板及びその製造方法、並びにそれを用いた電子デバイス及び半導体発光素子について有用である。
S 半導体基板
10 半導体発光素子
11 サファイア基板
12 基板表面
12a 基板主面部分
12b 結晶成長面部分
13 結晶成長阻止層
14 凹溝
15 u-GaN層(半極性面GaN層)
17 多重量子井戸層
17a InGaN層(量子井戸層)
17b GaN層(障壁層)
10 半導体発光素子
11 サファイア基板
12 基板表面
12a 基板主面部分
12b 結晶成長面部分
13 結晶成長阻止層
14 凹溝
15 u-GaN層(半極性面GaN層)
17 多重量子井戸層
17a InGaN層(量子井戸層)
17b GaN層(障壁層)
Claims (14)
- 基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板と、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNが結晶成長することにより上記基板主面部分の法線方向に成長して形成されたGaN層と、
を備えた半導体基板。 - 請求項1に記載された半導体基板において、
上記サファイア基板は、上記基板主面部分又は上記結晶成長面部分以外の部分がGaNの結晶成長を阻止する結晶成長阻止層で表面被覆されている半導体基板。 - 請求項1又は2に記載された半導体基板において、
上記結晶成長面部分は、上記サファイア基板上に間隔をおいて並行に延びるように形成された複数本の凹溝の側面で構成されている半導体基板。 - 請求項1乃至3のいずれかに記載された半導体基板において、
上記サファイア基板は、上記基板主面部分がミスカット面であるミスカット基板で構成されている半導体基板。 - 請求項1乃至4のいずれかに記載された半導体基板において、
上記GaN層は、上記サファイア基板の上記基板表面における上記基板主面部分と平行となるように表面研磨されている半導体基板。 - 請求項1乃至5のいずれかに記載された半導体基板において、
上記サファイア基板は、上記基板主面部分がr面であると共に、上記結晶成長面部分がGaNのc面成長が可能な面であり、
上記GaN層は、上記サファイア基板の上記基板表面における上記基板主面部分と平行な面が半極性面である半導体基板。 - 請求項1乃至5のいずれかに記載された半導体基板において、
上記サファイア基板は、上記基板主面部分が(10-12)面にオフ角をつけた面であると共に、上記結晶成長面部分がGaNのc面成長が可能な面であり、
上記GaN層は、上記サファイア基板の上記基板表面における上記基板主面部分と平行な面が半極性(11-22)面である半導体基板。 - 請求項1乃至5のいずれかに記載された半導体基板において、
上記サファイア基板は、上記基板主面部分が(11-23)面、(11-22)面、又は(11-21)面のミスカット面であると共に、上記結晶成長面部分がGaNのc面成長が可能な面であり、
上記GaN層は、上記サファイア基板の上記基板表面における上記基板主面部分と平行な面が半極性面である半導体基板。 - 請求項1乃至8のいずれかに記載された半導体基板において、
上記結晶成長面部分が上記サファイア基板のa面又はc面で構成されている半導体基板。 - 請求項1乃至9のいずれかに記載された半導体基板を有する電子デバイス。
- 請求項1乃至9のいずれかに記載された半導体基板を有する半導体発光素子。
- 請求項9に記載された半導体基板を有し、
上記GaN層上に設けられ、各々、該GaN層に対するエピタキシャル成長により形成された量子井戸層及び障壁層が交互積層された多重量子井戸層を備えた半導体発光素子。 - 基板表面が、基板主面部分と、該基板主面部分とは面方位が異なると共にGaNの結晶成長が可能な結晶成長面部分と、を有するサファイア基板を用い、
上記サファイア基板の上記基板表面における上記結晶成長面部分を起点としてGaNを結晶成長させることにより上記基板主面部分の法線方向に成長するようにGaN層を形成する半導体基板の製造方法。 - 請求項13に記載された半導体基板の製造方法において、
上記GaN層を上記サファイア基板から分離してGaN基板とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010526523A JP5392855B2 (ja) | 2008-08-25 | 2009-08-20 | 半導体基板及びその製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215027 | 2008-08-25 | ||
JP2008-215027 | 2008-08-25 | ||
JP2009054934 | 2009-03-09 | ||
JP2009-054934 | 2009-03-09 | ||
JP2009-056964 | 2009-03-10 | ||
JP2009056964 | 2009-03-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010023846A1 true WO2010023846A1 (ja) | 2010-03-04 |
Family
ID=41721030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2009/003960 WO2010023846A1 (ja) | 2008-08-25 | 2009-08-20 | 半導体基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5392855B2 (ja) |
WO (1) | WO2010023846A1 (ja) |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157716A (ja) * | 2008-12-31 | 2010-07-15 | Seoul Opto Devices Co Ltd | 複数の非極性発光セルを有する発光素子及びその製造方法 |
CN102184846A (zh) * | 2011-04-22 | 2011-09-14 | 东莞市中镓半导体科技有限公司 | 一种图形化衬底的制备方法 |
JP2012033893A (ja) * | 2010-07-29 | 2012-02-16 | Univ Qinghua | Iii族窒化物発光ダイオード |
WO2012042961A1 (ja) * | 2010-09-27 | 2012-04-05 | 住友電気工業株式会社 | GaN結晶の成長方法およびGaN結晶基板 |
CN102479900A (zh) * | 2010-11-25 | 2012-05-30 | 丰田合成株式会社 | 第iii族氮化物半导体发光器件 |
WO2012121154A1 (ja) | 2011-03-07 | 2012-09-13 | 株式会社トクヤマ | 下地基板、窒化ガリウム結晶積層基板及びその製造方法 |
JP2013522152A (ja) * | 2010-03-18 | 2013-06-13 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 半極性の半導体結晶およびそれを製造するための方法 |
JP2013173641A (ja) * | 2012-02-24 | 2013-09-05 | Tokuyama Corp | 窒化ガリウム結晶積層基板及びその製造方法 |
JP2013175652A (ja) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | 半導体装置の製造方法 |
WO2013141099A1 (ja) * | 2012-03-19 | 2013-09-26 | 国立大学法人山口大学 | 窒化ガリウム結晶自立基板及びその製造方法 |
CN104838473A (zh) * | 2012-11-30 | 2015-08-12 | 索芙特-艾匹株式会社 | Ⅲ族氮化物半导体层积体 |
JP2015198196A (ja) * | 2014-04-02 | 2015-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016199468A (ja) * | 2016-07-12 | 2016-12-01 | 住友電気工業株式会社 | GaN結晶基板 |
JP2017522721A (ja) * | 2014-05-20 | 2017-08-10 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、(セーエヌエルエス) | 半極性iii族窒化物層を含む半導体材料の製造方法 |
JPWO2016035696A1 (ja) * | 2014-09-02 | 2017-10-19 | 株式会社Flosfia | 積層構造体およびその製造方法、半導体装置ならびに結晶膜 |
CN109524308A (zh) * | 2017-09-19 | 2019-03-26 | 株式会社东芝 | 半导体装置及其制造方法 |
JP2019077601A (ja) * | 2017-10-27 | 2019-05-23 | 古河機械金属株式会社 | Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法 |
JP2020174202A (ja) * | 2017-09-19 | 2020-10-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2020256028A1 (ja) * | 2019-06-20 | 2020-12-24 | 株式会社小糸製作所 | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 |
JP2021002574A (ja) * | 2019-06-21 | 2021-01-07 | 古河機械金属株式会社 | 構造体、光デバイス、光デバイスの製造方法、および構造体の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209062A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 化合物半導体層の結晶成長方法及び半導体素子 |
JP2003347585A (ja) * | 2002-03-19 | 2003-12-05 | Nobuhiko Sawaki | 半導体発光素子およびその製造方法 |
JP2006036561A (ja) * | 2004-07-23 | 2006-02-09 | Toyoda Gosei Co Ltd | 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板 |
JP2008288461A (ja) * | 2007-05-18 | 2008-11-27 | Sony Corp | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 |
JP2009184842A (ja) * | 2008-02-01 | 2009-08-20 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体の製造方法、ウエハ、iii族窒化物系化合物半導体素子 |
-
2009
- 2009-08-20 WO PCT/JP2009/003960 patent/WO2010023846A1/ja active Application Filing
- 2009-08-20 JP JP2010526523A patent/JP5392855B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209062A (ja) * | 2002-01-17 | 2003-07-25 | Sony Corp | 化合物半導体層の結晶成長方法及び半導体素子 |
JP2003347585A (ja) * | 2002-03-19 | 2003-12-05 | Nobuhiko Sawaki | 半導体発光素子およびその製造方法 |
JP2006036561A (ja) * | 2004-07-23 | 2006-02-09 | Toyoda Gosei Co Ltd | 半導体結晶の結晶成長方法、光半導体素子、及び結晶成長基板 |
JP2008288461A (ja) * | 2007-05-18 | 2008-11-27 | Sony Corp | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 |
JP2009184842A (ja) * | 2008-02-01 | 2009-08-20 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体の製造方法、ウエハ、iii族窒化物系化合物半導体素子 |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010157716A (ja) * | 2008-12-31 | 2010-07-15 | Seoul Opto Devices Co Ltd | 複数の非極性発光セルを有する発光素子及びその製造方法 |
JP2013522152A (ja) * | 2010-03-18 | 2013-06-13 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 半極性の半導体結晶およびそれを製造するための方法 |
JP2012033893A (ja) * | 2010-07-29 | 2012-02-16 | Univ Qinghua | Iii族窒化物発光ダイオード |
WO2012042961A1 (ja) * | 2010-09-27 | 2012-04-05 | 住友電気工業株式会社 | GaN結晶の成長方法およびGaN結晶基板 |
CN102479900A (zh) * | 2010-11-25 | 2012-05-30 | 丰田合成株式会社 | 第iii族氮化物半导体发光器件 |
JP2012114277A (ja) * | 2010-11-25 | 2012-06-14 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子 |
CN102479900B (zh) * | 2010-11-25 | 2015-03-11 | 丰田合成株式会社 | 第iii族氮化物半导体发光器件 |
WO2012121154A1 (ja) | 2011-03-07 | 2012-09-13 | 株式会社トクヤマ | 下地基板、窒化ガリウム結晶積層基板及びその製造方法 |
JP2012184144A (ja) * | 2011-03-07 | 2012-09-27 | Tokuyama Corp | 窒化ガリウム結晶積層基板及びその製造方法 |
CN102184846A (zh) * | 2011-04-22 | 2011-09-14 | 东莞市中镓半导体科技有限公司 | 一种图形化衬底的制备方法 |
JP2013173641A (ja) * | 2012-02-24 | 2013-09-05 | Tokuyama Corp | 窒化ガリウム結晶積層基板及びその製造方法 |
JP2013175652A (ja) * | 2012-02-27 | 2013-09-05 | Tokuyama Corp | 半導体装置の製造方法 |
JP2013193918A (ja) * | 2012-03-19 | 2013-09-30 | Tokuyama Corp | 窒化ガリウム結晶自立基板及びその製造方法 |
WO2013141099A1 (ja) * | 2012-03-19 | 2013-09-26 | 国立大学法人山口大学 | 窒化ガリウム結晶自立基板及びその製造方法 |
CN104838473A (zh) * | 2012-11-30 | 2015-08-12 | 索芙特-艾匹株式会社 | Ⅲ族氮化物半导体层积体 |
JP2015198196A (ja) * | 2014-04-02 | 2015-11-09 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017522721A (ja) * | 2014-05-20 | 2017-08-10 | サントル、ナショナール、ド、ラ、ルシェルシュ、シアンティフィク、(セーエヌエルエス) | 半極性iii族窒化物層を含む半導体材料の製造方法 |
JPWO2016035696A1 (ja) * | 2014-09-02 | 2017-10-19 | 株式会社Flosfia | 積層構造体およびその製造方法、半導体装置ならびに結晶膜 |
JP2016199468A (ja) * | 2016-07-12 | 2016-12-01 | 住友電気工業株式会社 | GaN結晶基板 |
CN109524308A (zh) * | 2017-09-19 | 2019-03-26 | 株式会社东芝 | 半导体装置及其制造方法 |
JP2019054196A (ja) * | 2017-09-19 | 2019-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2020174202A (ja) * | 2017-09-19 | 2020-10-22 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2019077601A (ja) * | 2017-10-27 | 2019-05-23 | 古河機械金属株式会社 | Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法 |
WO2020256028A1 (ja) * | 2019-06-20 | 2020-12-24 | 株式会社小糸製作所 | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 |
JP2021001089A (ja) * | 2019-06-20 | 2021-01-07 | 株式会社小糸製作所 | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 |
JP7284648B2 (ja) | 2019-06-20 | 2023-05-31 | 株式会社小糸製作所 | 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 |
JP2021002574A (ja) * | 2019-06-21 | 2021-01-07 | 古河機械金属株式会社 | 構造体、光デバイス、光デバイスの製造方法、および構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5392855B2 (ja) | 2014-01-22 |
JPWO2010023846A1 (ja) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5392855B2 (ja) | 半導体基板及びその製造方法 | |
JP4032538B2 (ja) | 半導体薄膜および半導体素子の製造方法 | |
JP5400247B2 (ja) | 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法 | |
JP4743214B2 (ja) | 半導体素子およびその製造方法 | |
JP5099763B2 (ja) | 基板製造方法およびiii族窒化物半導体結晶 | |
JP3571641B2 (ja) | 窒化物半導体素子 | |
US20020168844A1 (en) | Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same | |
WO2012121154A1 (ja) | 下地基板、窒化ガリウム結晶積層基板及びその製造方法 | |
JP2013010689A (ja) | 半極性(Al,In,Ga,B)NまたはIII族窒化物の結晶 | |
TW200419652A (en) | Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy | |
JP2011084469A (ja) | GaN単結晶基板の製造方法及びインゴット | |
US9324913B2 (en) | Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element | |
US20020048302A1 (en) | Gallium nitride semiconductor laser and a manufacturing process thereof | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
JP4696285B2 (ja) | R面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法 | |
JP6218728B2 (ja) | 窒化物半導体素子構造体とその製造方法 | |
JP5065625B2 (ja) | GaN単結晶基板の製造方法 | |
JPH11233391A (ja) | 結晶基板とそれを用いた半導体装置およびその製法 | |
JP5557180B2 (ja) | 半導体発光素子の製造方法 | |
JP2015032730A (ja) | 窒化物半導体構造およびそれを製造する方法 | |
JP2010177552A (ja) | 極性面を有する窒化物半導体成長基板 | |
JP3934320B2 (ja) | GaN系半導体素子とその製造方法 | |
JP2011026168A (ja) | 基板、積層体、積層体の製造方法、基板の製造方法 | |
JP5957771B2 (ja) | 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 | |
JP5435646B2 (ja) | 半導体基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09809502 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010526523 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09809502 Country of ref document: EP Kind code of ref document: A1 |