JP2011044647A - Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】オン抵抗が低いＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法を提供する。
【解決手段】本発明のＩＩＩ族窒化物系電界効果トランジスタは、下地半導体層と、下地半導体層上に第１窒化物半導体層、第２窒化物半導体層、および第３窒化物半導体層が順次積層された窒化物半導体積層体と、ソース電極およびドレイン電極と、第２窒化物半導体層および第３窒化物半導体層が形成されていない領域であるリセス領域と、リセス領域の内面および窒化物半導体積層体の上面に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを含み、絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに段差がないことを特徴とする。
【選択図】図１

Description

本発明は、ＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法に関し、特に窒化物系半導体を用いたＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法に関する。

窒化物系半導体は、破壊電界強度、熱伝導度、および飽和電子速度の特性が高い値を有することから、窒化物系半導体を用いたＩＩＩ族窒化物系電界効果トランジスタは、小型であり、かつ低オン抵抗で、しかも耐圧性に優れるという特徴を有する。このような特徴を有するＩＩＩ族窒化物系電界効果トランジスタは、高効率電力変換デバイスおよび高周波パワーデバイスへの応用が期待されている。

ＩＩＩ族窒化物系電界効果トランジスタは、ＧａＮ層とＡｌＧａＮ層とを積層して用いる。このようにＧａＮ層とＡｌＧａＮ層とを積層させることにより、これらの二層の間に自発分極およびピエゾ分極が生じる。これらの分極に起因して生じる分極電界により、ヘテロ界面に二次元電子ガス（２−ＤＥＧ：２-Dimensional Electron Gas）が形成され、高い濃度のシートキャリアが発生する。これによりオン抵抗が低く、耐圧性に優れたノーマリオン型のＩＩＩ族窒化物系電界効果トランジスタを作製することができる。

一方、過電流を抑制するとともに、回路構成をシンプルなものにするという観点から、高いしきい値電圧を有するノーマリオフ型のＩＩＩ族窒化物系電界効果トランジスタが望まれている。特許文献１は、ＩＩＩ族窒化物系電界効果トランジスタにノーマリオフ動作を付与する技術が開示されている。

特許文献１では、電子供給層にリセスを形成した上で、当該リセスに絶縁膜を設けることにより、電子走行層に二次元電子ガスが形成されなくすることを以って、ノーマリオフ動作を得ている。

国際公開第２００３／０７１６０７号パンフレット

しかし、特許文献１では、ドライエッチング技術によりリセス領域を形成しているため、リセス領域がドライエッチングによるダメージ損傷を受ける。また、リセス領域における表面ラフネスが悪化してしまう。その結果、リセス領域において移動度の低下が起こり、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗が高くなるという問題があった。

他方、ゲート電極にプラス電圧を印加したときに、ゲート電極下に反転層キャリアを形成させることにより、反転層キャリアと二次元電子ガスとを接続させることを以って、ＩＩＩ族窒化物系電界効果トランジスタがオンするようになっている。

しかし、リセス領域の垂直方向に形成される反転層キャリアとゲート電極との距離が長いため、ゲート電極に対しリセス領域の垂直方向に形成される反転層キャリアのキャリア数が少なくなり、オン抵抗が増大してしまうという問題があった。

本発明は、このような現状に鑑みてなされたものであり、リセス領域における電子移動度が高く、かつオン抵抗が低いＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法を提供することを目的とする。

本発明のＩＩＩ族窒化物系電界効果トランジスタは、下地半導体層と、下地半導体層上に第１窒化物半導体層、第２窒化物半導体層、および第３窒化物半導体層が順次積層された窒化物半導体積層体と、窒化物半導体積層体の上面に接する、ソース電極およびドレイン電極と、ソース電極およびドレイン電極の間の窒化物半導体積層体における、第２窒化物半導体層および第３窒化物半導体層が形成されていない領域であるリセス領域と、リセス領域の内面および窒化物半導体積層体の上面に形成された絶縁膜と、絶縁膜上に形成されたゲート電極とを含み、第３窒化物半導体層は、第１窒化物半導体層および第２窒化物半導体層に比べて広い禁制帯幅を有し、絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに段差がないことを特徴とする。

絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに表面ラフネスの差がないことが好ましい。

第１窒化物半導体層は、ｐ型窒化物半導体またはｉ型窒化物半導体からなることが好ましい。

第１窒化物半導体層に含まれる正孔濃度は、１×１０¹⁷ｃｍ^-3以下であることが好ましい。

第１窒化物半導体層および第２窒化物半導体層は、ＧａＮであることが好ましい。
第１窒化物半導体層は、Ｉｎ_xＧａ_1-xＮ（０＜ｘ≦１）であることが好ましい。

第２窒化物半導体層の厚みは、３０ｎｍ以上であることが好ましい。
第２窒化物半導体層および第３窒化物半導体層は、再成長法を用いて作製されることが好ましい。

本発明は、下地半導体層上に第１窒化物半導体層を形成する工程と、第１窒化物半導体層の一部の上に選択成長マスクを形成する工程と、選択成長マスクが形成されていない第１窒化物半導体層上に第２窒化物半導体層、および第３窒化物半導体層を形成する工程と、選択成長マスクを除去することにより、第１窒化物半導体層の一部を露出させてリセス領域を形成する工程と、リセス領域の内面および第３窒化物半導体層上に絶縁膜を形成する工程とを含む、ＩＩＩ族窒化物系電界効果トランジスタの製造方法でもある。

また、上記の選択成長マスクを除去する工程の後に、リセス領域の内面および第３窒化物半導体層を洗浄する工程をさらに含むことが好ましい。

また、絶縁膜に対しアニールを行なう工程を含むことが好ましい。

本発明によれば、リセス領域における電子移動度が高く、かつオン抵抗が低いＩＩＩ族窒化物系電界効果トランジスタおよびその製造方法を提供することができる。

本発明のＩＩＩ族窒化物系電界効果トランジスタの一例を示す模式的な断面図である。 基板上に第１窒化物半導体層を形成した後の状態を示す模式的な断面図である。 第１窒化物半導体層の一部の上に選択成長マスクを形成した後の状態を示す模式的な断面図である。 基板上に窒化物半導体積層体を形成した後の状態を示す模式的な断面図である。 リセス領域の内面および第３窒化物半導体層の上面に絶縁膜を形成した後の状態を示す模式的な断面図である。 絶縁膜にコンタクト領域を形成した後の状態を示す模式的な断面図である。 ソース電極およびドレイン電極を形成した後の状態を示す模式的な断面図である。 基板上に窒化物半導体積層体を形成した後の状態を示す模式的な断面図である。 エッチングによりリセス領域を形成した後の状態を示す模式的な断面図である。 比較例１のＩＩＩ族窒化物系電界効果トランジスタの一例を示す模式的な断面図である。

以下、本発明の実施の形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。本願の図面において、同一の参照番号は、同一部分または相当部分を表している。また、本願の図面において、長さ、幅、厚さ等の寸法関係は図面の明瞭化と簡略化のために適宜に変更されており、実際の寸法関係を表してはいない。

（実施の形態１）
＜ＩＩＩ族窒化物系電界効果トランジスタ＞
図１は、本実施の形態のＩＩＩ族窒化物系電界効果トランジスタの模式的な断面図である。本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、図１に示されるように、基板１上に下地半導体層２が形成されている。そして、当該下地半導体層２上に第１窒化物半導体層１１、第２窒化物半導体層１２ａ、１２ｂ、および第３窒化物半導体層１３ａ、１３ｂがこの順に積層されている。なお、第１窒化物半導体層１１、第２窒化物半導体層１２ａ、１２ｂ、および第３窒化物半導体層１３ａ、１３ｂのことを窒化物半導体積層体１００と呼ぶものとし、第１窒化物半導体層１１、第２窒化物半導体層１２ａ、１２ｂ、および第３窒化物半導体層１３ａ、１３ｂのそれぞれの界面のことをヘテロ接合界面１５ａ、１５ｂ、１６ａ、１６ｂと呼ぶものとする。

ここで、第３窒化物半導体層１３ａ、１３ｂの禁制帯幅は、第２窒化物半導体層１２ａ、１２ｂの禁制帯幅よりも広いため、第２窒化物半導体層１２ａと第３窒化物半導体層１３ａとのヘテロ接合界面１６ａには、正の分極電荷により第２窒化物半導体層１２ａ側に二次元電子ガス１４ａが発生する。同様に、第２窒化物半導体層１２ｂと第３窒化物半導体層１３ｂとのヘテロ接合界面１６ｂには、正の分極電荷により第２窒化物半導体層１２ｂ側に二次元電子ガス１４ｂが発生する。

また、第３窒化物半導体層１３ａの上面に接するようにソース電極６を設ける。一方、第３窒化物半導体層１３ｂの上面に接するようにドレイン電極７を設ける。ここで、ソース電極６およびドレイン電極７は、第３窒化物半導体層１３ａ、１３ｂにオーミックコンタクトしている。

そして、ソース電極６およびドレイン電極７の間の窒化物半導体積層体１００の一部に、第２窒化物半導体層１２ａ、１２ｂおよび第３窒化物半導体層１３ａ、１３ｂを形成していない領域がある。この領域のことをリセス領域２０と呼ぶ。当該リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面に、絶縁膜９が形成される。ここで、第１窒化物半導体層１１と絶縁膜９との界面（すなわち、リセス領域２０の底面）のことをリセス界面２０ｃという。そして、リセス領域２０の絶縁膜９上にゲート電極８が形成される。

本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、絶縁膜９に接する第１窒化物半導体層１１の上面と、第２窒化物半導体層１２ａ、１２ｂに接する第１窒化物半導体層１１の上面とに段差がないことを特徴とする。

このように絶縁膜９に接する第１窒化物半導体層１１の上面と、第２窒化物半導体層１２ａ、１２ｂに接する第１窒化物半導体層１１の上面とに段差がないことにより、リセス領域２０における移動度低下が抑えられることとなるため、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗を高くなりにくくすることができる。

絶縁膜９に接する第１窒化物半導体層１１の上面と、第２窒化物半導体層１２ａ、１２ｂに接する第１窒化物半導体層１１の上面とに表面ラフネスの差がないことが好ましい。このように第１窒化物半導体層１１の上面に表面ラフネスの差がないことにより、リセス領域２０における移動度低下をさらに抑えることができる。ここで、「表面ラフネス」とは、表面の滑らかさを示す指標であり、表面ラフネスが大きいほど表面が荒れていることを表す。

以下においては、本実施の形態のＩＩＩ族窒化物系電界効果トランジスタの動作を説明する。

＜ＩＩＩ族窒化物系電界効果トランジスタの動作＞
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、ノーマリオフ型の電界効果トランジスタである。すなわち、本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、ソース電極６側の二次元電子ガス１４ａとドレイン電極７側の二次元電子ガス１４ｂとがリセス領域２０により分離されている。このため、ゲート電極８に電圧を印加しない状態、または０Ｖを印加した状態では、ソース電極６およびドレイン電極７の間に電圧を印加してもチャネルに電流が流れにくくなっている。

一方、ゲート電極８に正の電圧を印加すると、絶縁膜９の底面と接する第１窒化物半導体層１１、および絶縁膜９と接する第２窒化物半導体層１２ａ、１２ｂに電子が蓄積される。当該電子によりソース電極６側の二次元電子ガス１４ａとドレイン電極７側の二次元電子ガス１４ｂとが電気的に接続される。この状態で、ソース電極６およびドレイン電極７に電圧を印加すると、チャネルに電流が流れ、オン動作が生じる。

本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、オン時におけるリセス界面２０ｃの抵抗が低減し、損失の小さいオン動作が可能となる。これは、リセス界面２０ｃにおける移動度の増大と反転層電子濃度の増大とに起因する。

＜基板＞
本実施の形態において、基板１は、電界効果トランジスタに用いられる基板１であれば、従来公知のものを用いることができる。このような基板の材料としては、たとえばＳｉ、ＧａＮ、ＳｉＣ、ＡｌＮ、ＧａＡｓ、ＺｎＯ等を挙げることができる。

＜下地半導体層＞
本実施の形態において、基板１と第１窒化物半導体層１１との間に下地半導体層２を設けることが好ましい。このように下地半導体層２を設けることにより、基板１の結晶格子と、第１窒化物半導体層１１の結晶格子との歪みを緩和することができる。なお、基板１が下地半導体層と同等の役割を示すものであれば、基板１を下地半導体層とみなして下地半導体層を形成しなくてもよい。すなわち、基板１上に直接第１窒化物半導体層１１を積層させたものも本発明の範囲に含まれる。

このような下地半導体層２は、単層または複数層のいずれであってもよい。下地半導体層２が単層である場合、その材料としてはたとえばＡｌＮ、ＧａＮ、ＡｌＧａＮ等を用いることができる。一方、下地半導体層２が複数層である場合、下地半導体層２にはＡｌＮ／ＧａＮ多重層、ＡｌＧａＮ／ＧａＮ多重層等を用いることができる。下地半導体層２は、薄いアンドープＡｌＮ層上に厚いアンドープＧａＮ層を積層した多重層であることが好ましい。なお、「ＧａＮ／ＡｌＮ」と表記する場合、上面がＧａＮであり、下面がＡｌＮであることを示す。

＜窒化物半導体層＞
本実施の形態において、下地半導体層２と第１窒化物半導体層１１との間にさらに第１窒化物半導体層１１よりもバンドギャップが大きい窒化物半導体層を形成してもよい。このように下地半導体層２と第１窒化物半導体層１１との間に第１窒化物半導体層１１よりもバンドギャップが大きい窒化物半導体層を設けることにより、窒化物半導体層と第１窒化物半導体層１１とのヘテロ接合界面に負の分極電荷を発生させることができる。このように分極電荷が発生するとともに、そのヘテロ接合界面における導電帯が不連続であることにより、電子に対して障壁を形成することができる。

これによりオフ動作時にソース電極６とドレイン電極７との間に高いバイアス電圧を印加しても、ヘテロ接合界面１６ａ、１６ｂから下方に離れた領域の電子が流れる経路を遮断することができ、以ってソース電極６とドレイン電極７との間に流れるリーク電流を抑制することができる。

このような窒化物半導体層に用いられる材料としては、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＧａＮ等を挙げることができる。そして、このような材料に対し、ｐ型またはｉ型となるように不純物をドーピングしてもよい。ここで、窒化物半導体層に用いられる材料としてＡｌＧａＮを用いる場合、Ａｌの原子数とＧａの原子数との比は、特に限定されることなくいかなる比率であってもよく、たとえばアンドープＡｌ_0.05Ｇａ_0.95Ｎを用いることができる。

＜第１窒化物半導体層＞
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタにおいて、第１窒化物半導体層１１としては、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ等のアンドープまたはドーピングされた窒化物半導体を用いることが好ましく、Ｉｎ_1-xＧａ_xＮ（０＜ｘ≦１）であることがより好ましい。

また、第１窒化物半導体層１１がｐ型窒化物半導体またはｉ型窒化物半導体のいずれかになるように不純物をドーピングすることがより好ましい。このように第１窒化物半導体層１１に不純物をドーピングすることにより、所望の閾値電圧に制御することができる。より高い閾値電圧を有する電界効果トランジスタを得るという観点から、第１窒化物半導体層１１は、ｐ型窒化物半導体であることが好ましい。

しかも、第１窒化物半導体層１１にｐ型不純物をドーピングすることにより、オフ動作時に、空乏層が窒化物半導体積層体１００の上下に延びることとなり、ＩＩＩ族窒化物系電界効果トランジスタの耐圧性を向上させることができる。

ここで、第１窒化物半導体層１１をドーピングするためのｐ型不純物は、窒化物半導体をｐ型化またはｉ型化することができる不純物であればいかなるドーパントをも用いることができ、たとえばＭｇ、Ｚｎ、Ｃ、Ｆｅ等を用いることができる。

また、第１窒化物半導体層１１に含まれる正孔濃度は、１×１０¹⁷ｃｍ^-3以下であることが好ましい。このような正孔濃度にすることにより、閾値電圧を所望の値に制御できるとともに、ＩＩＩ族窒化物系電界効果トランジスタのオフ動作時の耐圧性を向上させることができる。しかも、第１窒化物半導体層１１に上記の濃度で正孔を含むことにより、リセス界面２０ｃを走行するキャリアの散乱を極力抑えることができる。

＜第２窒化物半導体層＞
本実施の形態において、第２窒化物半導体層１２ａ、１２ｂは、第１窒化物半導体層１１と同じ禁制帯幅を有することが好ましく、第１窒化物半導体層１１がＧａＮからなる場合、第２窒化物半導体層１２ａ、１２ｂもＧａＮからなることが好ましい。このような第２窒化物半導体層１２ａ、１２ｂとしては、単層または多層の窒化物半導体層のいずれであってもよい。第２窒化物半導体層１２ａ、１２ｂが単層の窒化物半導体層からなる場合、アンドープのＡｌＧａＮまたはドーピングされたＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ等を用いてもよい。

一方、第２窒化物半導体層１２ａ、１２ｂが多層の窒化物半導体層からなる場合、Ａｌ組成比およびドーピング濃度の異なる複数のＡｌＧａＮ層を含む多重ＡｌＧａＮ層、ＧａＮ／Ａｌ_0.25Ｇａ_0.75Ｎ／ＡｌＮ、ＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮ／ＡｌＮ等を用いてもよい。なお、多層の窒化物半導体層を構成する各層にはドーピングされた他の窒化物半導体層を用いることもできる。

また、第２窒化物半導体層１２ａ、１２ｂは、その厚みが３０ｎｍ以上であることが好ましい。これは、第１窒化物半導体層１１と第２窒化物半導体層１２ａ、１２ｂとのヘテロ接合界面１５ａ、１５ｂから二次元電子ガス１４ａ、１４ｂまでの距離を３０ｎｍ以上とすることにより、二次元電子ガス１４ａ、１４ｂのキャリア移動度を向上させることができるからである。

＜第３窒化物半導体層＞
本実施の形態において、第３窒化物半導体層１３ａ、１３ｂは、第１窒化物半導体層１１および第２窒化物半導体層１２ａ、１２ｂの禁制帯幅に比べて広い禁制帯幅を有する障壁層である。このような第３窒化物半導体層１３ａ、１３ｂは、多重窒化物半導体層であることが好ましく、多重窒化物半導体層を構成する各層の材料としてはＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ等のアンドープまたはドーピングされた窒化物半導体等を用いることができる。第３窒化物半導体層１３ａ、１３ｂは、たとえば上側から順にアンドープのＧａＮ／Ａｌ_0.25Ｇａ_0.75Ｎ／ＡｌＮをそれぞれ１ｎｍ／２２ｎｍ／１ｎｍの厚みで含むものを用いることができる。

＜ソース電極、ドレイン電極＞
本実施の形態において、ソース電極６およびドレイン電極７は、単層または多層の金属層により形成されることが好ましい。ソース電極６およびドレイン電極７に用いられる電極材料としては、Ｔｉ／Ａｌ、Ｎｉ／Ａｕ、Ｔｉ／Ａｕ、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｗ、ＷＮ_x、ＷＳｉ_x等を挙げることができる。

＜ゲート電極＞
本実施の形態において、ゲート電極８は、絶縁膜９と第１窒化物半導体層１１とが接するリセス界面２０ｃにおける電子の濃度を制御する電極である。ゲート電極８に印加するバイアス電圧を調整することにより、リセス界面２０ｃにおける電子の濃度を制御することができ、チャネル形成を制御することができる。ゲート電極８に用いられる金属材料としては、Ｔｉ／Ａｌ、Ｎｉ／Ａｕ、Ｔｉ／Ａｕ、Ｐｔ／Ａｕ、Ｎｉ／Ａｕ、Ｗ、ＷＮ_x、ＷＳｉ_x等を挙げることができる。

＜絶縁膜＞
本実施の形態において、リセス領域の内面および第３窒化物半導体層１３ａ、１３ｂの上面に形成された絶縁膜９は、単層膜に限られず多層膜とすることも可能である。すなわち絶縁膜９を単層膜で構成する場合、ＳｉＯ₂、ＳｉＮ_x、Ａｌ₂Ｏ₃、ＨｆＯ₂、ＺｒＯ₂、ＴｉＯ₂、ＴａＯ_x、ＭｇＯ、Ｇａ₂Ｏ₃、ＭｇＦ₂等を用いることができる。絶縁膜９としてＳｉＯ₂を用いることにより、絶縁膜９が安定しやすくなる。また、絶縁膜９としてＳｉＮ_xを用いることにより、リセス界面２０ｃにおける電子移動度を高めることができる。

絶縁膜９を複数膜で構成する場合、ＳｉＮ_x／ＳｉＯ₂、ＳｉＯ₂／ＳｉＮ_x、ＳｉＮ_x／ＳｉＯ₂／ＳｉＮ_x等の構成を用いることができる。なお、「ＳｉＯ₂／ＳｉＮ_x」と表記する場合、上面がＳｉＯ₂であり、下面がＳｉＮ_xであることを示す。絶縁膜９としてＳｉＯ₂／ＳｉＮ_xからなる複数膜を用いることにより、リセス界面２０ｃと接するＳｉＮ_xによりコラプス現象を抑制しやすく、さらに高い電子移動度を得ることができ、その上層のＳｉＯ₂により安定性を得ることができる。

＜リセス領域＞
本実施の形態ではリセス領域２０の側面は、第１窒化物半導体層１１、第２窒化物半導体層１２ａ、１２ｂの表面に対して垂直に形成したものを示しているが、このような形態のみに限られるものではなく、リセス領域２０の側面が第１窒化物半導体層１１、第２窒化物半導体層１２ａ、１２ｂの表面に対し傾斜していてもよい。

（製造方法）
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、以下のようにして製造することができる。

図２は、基板上に第１窒化物半導体層を形成した後の状態を示す模式的な断面図である。本実施の形態においては、図２に示されるように、基板１上に有機金属化学気相堆積（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用いて、下地半導体層２、第１窒化物半導体層１１をこの順に積層する。

図３は、第１窒化物半導体層１１の一部の上に選択成長マスクを形成した後の基板を示す模式的な断面図である。次に、図３に示されるように、第１窒化物半導体層１１の一部の上に選択成長マスク５０を形成する。ここで、選択成長マスク５０は、ＣＶＤ法を用いて第１窒化物半導体層１１上に保護膜を形成した上で、当該保護膜のうちの不要な部分をエッチングで除去することにより選択成長マスク５０が形成される。なお、選択成長マスク５０は、スパッタ法等を用いて形成してもよい。

また、選択成長マスク５０に用いられる材料としては、ＳｉＯ₂、ＳｉＮ_x等を用いることができる他、ＳｉＯ₂／ＳｉＮ_xを用いてもよい。ここで、保護膜としてＳｉＯ₂および／またはＳｉＮ_xを用いた場合、フッ酸またはフッ化アンモニウムで希釈したフッ酸等により選択成長マスク５０として不要な部分を容易にエッチングで除去することができる。

図４は、基板上に窒化物半導体積層体を形成した後の状態を示す模式的な断面図である。次に、図４に示されるように、第１窒化物半導体層１１上のうちの選択成長マスク５０が形成されていない部分上に、第２窒化物半導体層１２ａ、１２ｂおよび第３窒化物半導体層１３ａ、１３ｂを形成する。

ここで、第２窒化物半導体層１２ａ、１２ｂおよび第３窒化物半導体層１３ａ、１３ｂは、たとえばトリメチルガリウム（ＴＭＧ：TriMethyl Gallium）、トリメチルアンモニウム（ＴＭＡ）、アンモニア（ＮＨ₃）を用いたＭＯＣＶＤ法、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法、ハライド気相成長（ＨＶＰＥ：Hydride Vapor Phase Epitaxy）法等により形成することができる。そして、第３窒化物半導体層１３ａ、１３ｂを形成した後に、選択成長マスク５０を除去することにより、リセス領域２０を形成する。

次に、リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面を硫酸／過酸化水素水で洗浄し、さらに塩酸／過酸化水素水で洗浄する。

図５は、リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面に絶縁膜を形成した後の状態を示す模式的な断面図である。本実施の形態では、図５に示されるように、リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面に対し、絶縁膜９を形成する。

図６は、絶縁膜にコンタクト領域を形成した後の状態を示す模式的な断面図である。図６に示されるように、第３窒化物半導体層１３ａ、１３ｂの上面のうちのソース電極およびドレイン電極が形成される部分の絶縁膜９をフォトリソグラフィ技術により除去する。そして、窒素雰囲気の下で４００℃〜１１００℃でアニールを行なうことにより、絶縁膜９と窒化物半導体積層体１００とが接する面の界面準位を低減させる。

その後、上記で絶縁膜９を除去した部分の第３窒化物半導体層１３ａ、１３ｂ上に、フォトリソグラフィ技術とＥＢ蒸着法とを用いてソース電極６およびドレイン電極７を形成する（図７）。図７は、ソース電極およびドレイン電極を形成した後の状態を示す模式的な断面図である。

そして、熱処理による合金化によりソース電極６およびドレイン電極７と、チャネルとをオーミックコンタクトさせる。なお、オーミックコンタクトを得る方法としては、熱処理による合金化する方法のみに限られるものではなく、トンネル電流機構によりオーミックコンタクトを形成する方法、コンタクト領域２５にＳｉ等のｎ型不純物をイオン注入等により高濃度にドーピングした上で、当該コンタクト領域２５にソース電極６およびドレイン電極７を形成する方法等を用いることができる。

次に、フォトリソグラフィ技術とＥＢ蒸着法とを用いることにより、絶縁膜上にＮｉ／Ａｕからなるゲート電極８を形成する。以上の各工程により、図１に示されるように、本実施の形態のＩＩＩ族窒化物系電界効果トランジスタを作製することができる。

従来のＩＩＩ族窒化物系電界効果トランジスタは、第１窒化物半導体層、第２窒化物半導体層、および第３窒化物半導体層を形成した後に、第２窒化物半導体層、および第３窒化物半導体層をドライエッチングにより除去して、リセス領域を形成していた。このためリセス界面における第１窒化物半導体層がドライエッチングによりダメージ損傷を受けることもあり、第１窒化物半導体層の表面ラフネスが大きいこともあった。その結果、リセス領域における移動度低下が起こり、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗が高くなるという問題があった。

本実施の形態のＩＩＩ族窒化物系電界効果トランジスタにおいては、リセス界面２０ｃがドライエッチングに晒されることなくリセス領域２０を形成することができる。このことから、リセス界面２０ｃと接する第１窒化物半導体層１１において、ドライエッチングによるダメージがなく、かつドライエッチングによる表面ラフネスの悪化がないＩＩＩ族窒化物系電界効果トランジスタを作製することができる。これにより、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗を高くなりにくくすることができる。

（実施の形態２）
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、実施の形態１の第１窒化物半導体層１１としてｐ型窒化物半導体を用いる他は、実施の形態１と同様の構成のＩＩＩ族窒化物系電界効果トランジスタである。

第１窒化物半導体層１１としてｐ型窒化物半導体を用いる場合、チャネルとオーミックコンタクトさせるソース電極６およびドレイン電極７以外に第１窒化物半導体層１１とオーミックコンタクトするｐ型オーミック電極を形成することが好ましい。このようにｐ型オーミック電極を形成することにより、ＩＩＩ族窒化物系電界効果トランジスタがオフ動作した場合にも、ゲート電極の下に位置するホールが空乏層中から追い出されやすくなる。また、ｐ型オーミック電極を形成することにより、ＩＩＩ族窒化物系電界効果トランジスタがオン動作した場合に窒化物系半導体積層体がワイドバンドギャップであっても、ゲート電極８の下にホールを素早く集めることができる。このようにホールを素早く出し入れすることができることにより、スイッチング特性の良好なＩＩＩ族窒化物系電界効果トランジスタを作製することができる。

（製造方法）
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタの製造方法は、ｐ型窒化物半導体を第１窒化物半導体層１１として形成することが異なる他は、実施の形態１と同様の製造方法により、ＩＩＩ族窒化物系電界効果トランジスタを作製する。

このようにｐ型窒化物半導体からなる第１窒化物半導体層１１を用いることにより、閾値電圧を向上させることができ、ｐ型濃度によって閾値電圧を制御することができる。

また、第３窒化物半導体層１３ａ、１３ｂを形成した後に、第１窒化物半導体層１１に含まれるｐ型ドーパントを活性化させるためのアニールを行なうことが好ましい。このようにアニールにより第１窒化物半導体層１１に含まれるｐ型ドーパントを活性化させることにより、閾値電圧を向上させることができる。

（実施の形態３）
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタは、第１窒化物半導体層１１の禁制帯幅が第２窒化物半導体層１２ａ、１２ｂの禁制帯幅よりも小さいことを特徴とする。このように第２窒化物半導体層１２ａ、１２ｂの禁制帯幅よりも小さい第１窒化物半導体層１１を用いることにより、ｐ型化の活性化率が上昇し、より少ないｐ型不純物の濃度でより高いｐ型キャリア濃度を得ることができる。

なお、上記のような第２窒化物半導体層１２ａ、１２ｂの組成比、厚み、およびキャリア濃度によっては、第１窒化物半導体層１１と第２窒化物半導体層１２ａ、１２ｂとの界面にヘテロ接合界面１５ａ、１５ｂにキャリアが形成される可能性があるものの、ＩＩＩ族窒化物系電界効果トランジスタの全体のキャリア濃度が増大するのでより好ましい。

（製造方法）
本実施の形態のＩＩＩ族窒化物系電界効果トランジスタの製造方法は、第２窒化物半導体層１２ａ、１２ｂの禁制帯幅よりも小さい第１窒化物半導体層１１を形成することが異なる他は、実施の形態１と同様の製造方法により、ＩＩＩ族窒化物系電界効果トランジスタを作製する。

以下のように、実施例１のＩＩＩ族窒化物系電界効果トランジスタを作製した。
本実施例においては、まず、Ｓｉからなる基板１を準備した。そして、図２に示されるように、当該基板１上に、有機金属化学気相堆積（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法を用いて、ＡｌＮおよびＧａＮからなる下地半導体層２、厚さ１０００ｎｍのアンドープＡｌ_0.05Ｇａ_0.95Ｎからなる窒化物半導体層（図示せず）、および厚さ１００ｎｍのアンドープＧａＮ層からなる第１窒化物半導体層１１をこの順に積層した。

次に、ＣＶＤ法を用いて、第１窒化物半導体層１１上にＳｉＯ₂膜を形成した。そして、フォトリソグラフィ技術を用いて、後の工程でリセス領域となる部分以外のＳｉＯ₂膜を除去した。図３は、第１窒化物半導体層１１の一部の上に選択成長マスクを形成した後の基板を示す模式的な断面図である。図３に示されるように、ＳｉＯ₂膜のうちの除去されなかった部分が選択成長マスク５０となる。

次に、第１窒化物半導体層１１上のうちの選択成長マスク５０が形成されずに第１窒化物半導体層１１が露出している部分上に、再成長法により第２窒化物半導体層１２ａ、１２ｂおよび第３窒化物半導体層１３ａ、１３ｂを形成した。第２窒化物半導体層１２ａ、１２ｂは、アンドープＧａＮからなり、その厚さが５０ｎｍであった。また、第３窒化物半導体層１３ａ、１３ｂは、アンドープのＧａＮ／Ａｌ_0.25Ｇａ_0.75Ｎ／ＡｌＮという３層構造であり、その厚さがそれぞれ１ｎｍ／２２ｎｍ／１ｎｍであった。そして、第３窒化物半導体層１３ａ、１３ｂを形成した後に、選択成長マスク５０を除去することにより、リセス領域２０を形成した。

次に、リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面を硫酸／過酸化水素水で洗浄し、さらに塩酸／過酸化水素水で洗浄した。そして、リセス領域２０の内面および第３窒化物半導体層１３ａ、１３ｂの上面に対し、ＣＶＤ法を用いて厚さ３０ｎｍのＳｉＯ₂からなる絶縁膜９を形成した。

そして、第３窒化物半導体層１３ａ、１３ｂの上面のうちのソース電極およびドレイン電極が形成される部分の絶縁膜９をフォトリソグラフィ技術により除去し、コンタクト領域２５を作製した。そして、窒素雰囲気の下で１０００度でアニールを行なうことにより、絶縁膜９と窒化物半導体積層体１００との接する面の界面準位を低減させた。

その後、第３窒化物半導体層１３ａ、１３ｂのコンタクト領域２５に、フォトリソグラフィ技術とＥＢ蒸着法とを用いてＴｉ／Ａｌからなるソース電極６、およびソース電極６と同一組成のドレイン電極７を形成した。そして、真空雰囲気で８００度、１分間熱処理を行なうことにより、ソース電極６およびドレイン電極７を二次元電子ガス１４ａ、１４ｂとオーミックコンタクトさせた。

次に、フォトリソグラフィ技術とＥＢ蒸着法とを用いることにより、絶縁膜９上にＮｉ／Ａｕからなるゲート電極８を形成した。以上の工程により、本実施例のＩＩＩ族窒化物系電界効果トランジスタを作製した。

上記のようにして作製した実施例１のＩＩＩ族窒化物系電界効果トランジスタは、リセス界面２０ｃと接する第１窒化物半導体層１１において、ドライエッチングによるダメージがなく、かつドライエッチングによる表面ラフネスの悪化がない。しかも、絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに段差がなかった。よって、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗は低かった。

本実施例は、実施例１のＩＩＩ族窒化物系電界効果トランジスタの第１窒化物半導体層１１として１×１０¹⁹ｃｍ^-3の濃度でＭｇがドーピングされたｐ型ＧａＮ層を用いた他は、実施例１と同一の構成のＩＩＩ族窒化物系電界効果トランジスタである。ここで、第１窒化物半導体層に含まれる正孔濃度は、１×１０¹⁷ｃｍ^-3であった。ｐ型ＧａＮからなる第１窒化物半導体層１１には、ｐ型不純物のＭｇが１×１０¹⁹ｃｍ^-3の濃度でドーピングされているが、ＧａＮ中ではＭｇの活性化率が低いのでｐ型ＧａＮの正孔濃度は１×１０¹⁷ｃｍ^-3になる。

（製造方法）
本実施例のＩＩＩ族窒化物系電界効果トランジスタは、第１窒化物半導体層として、１×１０¹⁹ｃｍ^-3の濃度でＭｇがドーピングされたｐ型ＧａＮ層を形成したこと、および第３窒化物半導体層１３ａ、１３ｂを形成した後にｐ型ドーパントを活性化させるためのアニールをしたことを除いては、実施例１と同様の製造方法によりＩＩＩ族窒化物系電界効果トランジスタを製造した。

実施例３は、実施例１のＩＩＩ族窒化物系電界効果トランジスタの第１窒化物半導体層１１として１×１０¹⁸ｃｍ^-3の濃度でＭｇがドーピングされたｐ型Ｉｎ_0.1Ｇａ_0.9Ｎを用いた他は、実施例１と同一の構成のＩＩＩ族窒化物系電界効果トランジスタである。ここで、第１窒化物半導体層に含まれる正孔濃度は、１×１０¹⁷ｃｍ^-3であった。これにより第１窒化物半導体層１１のｐ型化の活性化率が上昇し、より少ないｐ型不純物の濃度で同程度のｐ型キャリア濃度を得ることができる。

（製造方法）
本実施例のＩＩＩ族窒化物系電界効果トランジスタは、第１窒化物半導体層として、１×１０¹⁸ｃｍ^-3の濃度でＭｇがドーピングされたｐ型Ｉｎ_0.1Ｇａ_0.9Ｎ層を形成したこと、および第３窒化物半導体層１３ａ、１３ｂを形成した後にｐ型ドーパントを活性化させるためのアニールをしたことを除いては、実施例１と同様の製造方法によりＩＩＩ族窒化物系電界効果トランジスタを製造した。

（比較例１）
以下のようにして、比較例１のＩＩＩ族窒化物系電界効果トランジスタを作製した。

図８は、基板上に窒化物半導体積層体を形成した後の状態を示す模式的な断面図である。まず、Ｓｉからなる基板２０１上に、ＭＯＣＶＤ法を用いて、ＡｌＮおよびＧａＮからなる下地半導体層２０２、厚さ１０００ｎｍのアンドープＡｌ_0.05Ｇａ_0.95Ｎからなる窒化物半導体層（図示せず）、厚さ１００ｎｍのアンドープＧａＮ層からなる第１窒化物半導体層２１１、厚さ５０ｎｍのアンドープＧａＮからなる第２窒化物半導体層２１２および厚さがそれぞれ１ｎｍ／２２ｎｍ／１ｎｍのアンドープのＧａＮ／Ａｌ_0.25Ｇａ_0.75Ｎ／ＡｌＮからなる第３窒化物半導体層２１３をこの順に積層することにより、図３に示される、窒化物半導体積層体２００を形成した。

次に、ＣＶＤ法を用いて第３窒化物半導体層２１３上にＳｉＯ₂膜を形成した。そして、フォトリソグラフィ技術を用いて、後の工程でリセス領域となる部分のＳｉＯ₂膜を除去し、第３窒化物半導体層を露出させた。図９は、エッチングによりリセス領域を形成した後の状態を示す模式的な断面図である。その後、図９に示されるように、第３窒化物半導体層２１３の表面が露出した部分から、第２窒化物半導体層２１２、および第３窒化物半導体層２１３をエッチングにより除去することにより、リセス領域２２０を形成した。

図１０は、比較例１のＩＩＩ族窒化物系電界効果トランジスタの一例を示す模式的な断面図である。この後は、実施例１と同様の方法により、絶縁膜２０９、ソース電極２０６、ドレイン電極２０７、ゲート電極２０８を形成し、図１０に示される比較例１のＩＩＩ族窒化物系電界効果トランジスタを作製した。

比較例１のＩＩＩ族窒化物系電界効果トランジスタは、リセス領域２２０がエッチングにより形成されるため、リセス界面２２０ｃと接する第１窒化物半導体層２１１において、ドライエッチングによるダメージがあり、表面ラフネスが悪化している。しかも、ドライエッチングにより、第１窒化物半導体層の一部が除去され、絶縁膜に接する第１窒化物半導体層の上面と、第２窒化物半導体層に接する第１窒化物半導体層の上面とに段差ができている。このため、ＩＩＩ族窒化物系電界効果トランジスタのオン抵抗は高い値であった。

以上の説明からも明らかなように、実施例１〜３の本発明に係るＩＩＩ族窒化物系電界効果トランジスタは、比較例１のＩＩＩ族窒化物系電界効果トランジスタに比し、オン抵抗が低下していることが明らかである。このことから、ＩＩＩ族窒化物系電界効果トランジスタのリセス領域を形成するに際し、エッチングを用いないようにすることにより、そのオン抵抗を低下させることができることを確認した。

以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２０１ 基板、２，２０２ 下地半導体層、６，２０６ ソース電極、７，２０７ ドレイン電極、８，２０８ ゲート電極、９，２０９ 絶縁膜、１１，２１１ 第１窒化物半導体層、１２ａ，１２ｂ，２１２ 第２窒化物半導体層、１３ａ，１３ｂ，２１３ 第３窒化物半導体層、１４ａ，１４ｂ 二次元電子ガス、１５ａ，１５ｂ，１６ａ，１６ｂ ヘテロ接合界面、２０，２２０ リセス領域、２０ｃ，２２０ｃ リセス界面、２５ コンタクト領域、５０ 選択成長マスク、１００、２００ 窒化物半導体積層体。

Claims (11)

1. 下地半導体層と、
   前記下地半導体層上に第１窒化物半導体層、第２窒化物半導体層、および第３窒化物半導体層が順次積層された窒化物半導体積層体と、
   前記窒化物半導体積層体の上面に接する、ソース電極およびドレイン電極と、
   前記ソース電極および前記ドレイン電極の間の前記窒化物半導体積層体における、第２窒化物半導体層および第３窒化物半導体層が形成されていない領域であるリセス領域と、
   前記リセス領域の内面および前記窒化物半導体積層体の上面に形成された絶縁膜と、
   前記絶縁膜上に形成されたゲート電極とを含み、
   前記第３窒化物半導体層は、前記第１窒化物半導体層および前記第２窒化物半導体層に比べて広い禁制帯幅を有し、
   前記絶縁膜に接する前記第１窒化物半導体層の上面と、前記第２窒化物半導体層に接する前記第１窒化物半導体層の上面とに段差がない、ＩＩＩ族窒化物系電界効果トランジスタ。
2. 前記絶縁膜に接する前記第１窒化物半導体層の上面と、前記第２窒化物半導体層に接する前記第１窒化物半導体層の上面とに表面ラフネスの差がない、請求項１に記載のＩＩＩ族窒化物系電界効果トランジスタ。
3. 前記第１窒化物半導体層は、ｐ型窒化物半導体またはｉ型窒化物半導体からなる、請求項１または２に記載のＩＩＩ族窒化物系電界効果トランジスタ。
4. 前記第１窒化物半導体層に含まれる正孔濃度は、１×１０¹⁷ｃｍ^-3以下である、請求項３に記載のＩＩＩ族窒化物系電界効果トランジスタ。
5. 前記第１窒化物半導体層および前記第２窒化物半導体層は、ＧａＮである、請求項１〜４のいずれかに記載のＩＩＩ族窒化物系電界効果トランジスタ。
6. 前記第１窒化物半導体層は、Ｉｎ_xＧａ_1-xＮ（０＜ｘ≦１）である、請求項１〜４のいずれかに記載のＩＩＩ族窒化物系電界効果トランジスタ。
7. 前記第２窒化物半導体層の厚みは、３０ｎｍ以上である、請求項１〜６のいずれかに記載のＩＩＩ族窒化物系電界効果トランジスタ。
8. 前記第２窒化物半導体層および前記第３窒化物半導体層は、再成長法を用いて作製される、請求項１〜７のいずれかに記載のＩＩＩ族窒化物系電界効果トランジスタ。
9. 下地半導体層上に第１窒化物半導体層を形成する工程と、
   前記第１窒化物半導体層の一部の上に選択成長マスクを形成する工程と、
   前記選択成長マスクが形成されていない前記第１窒化物半導体層上に第２窒化物半導体層、および第３窒化物半導体層を形成する工程と、
   前記選択成長マスクを除去することにより、前記第１窒化物半導体層の一部を露出させてリセス領域を形成する工程と、
   前記リセス領域の内面および前記第３窒化物半導体層上に絶縁膜を形成する工程とを含む、ＩＩＩ族窒化物系電界効果トランジスタの製造方法。
10. 前記選択成長マスクを除去する工程の後に、前記リセス領域の内面および前記第３窒化物半導体層を洗浄する工程をさらに含む、請求項９に記載のＩＩＩ族窒化物系電界効果トランジスタの製造方法。
11. 前記絶縁膜に対しアニールを行なう工程を含む、請求項９または１０に記載のＩＩＩ族窒化物系電界効果トランジスタの製造方法。

Images