[go: up one dir, main page]

CN114930509A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN114930509A
CN114930509A CN202080091781.3A CN202080091781A CN114930509A CN 114930509 A CN114930509 A CN 114930509A CN 202080091781 A CN202080091781 A CN 202080091781A CN 114930509 A CN114930509 A CN 114930509A
Authority
CN
China
Prior art keywords
nitride semiconductor
insulating film
film
semiconductor device
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080091781.3A
Other languages
English (en)
Inventor
吉嗣晃治
柳生荣治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114930509A publication Critical patent/CN114930509A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

半导体装置具备形成于基板(10)上的氮化物半导体层叠构造(100)、形成于氮化物半导体层叠构造(100)上的源电极(104)、漏电极(105)及栅电极(106)、和覆盖在氮化物半导体层叠构造(100)上的表面保护膜(110)。氮化物半导体层叠构造(100)包括形成于基板(10)上的第1氮化物半导体层(101)和形成于第1氮化物半导体层(101)上且组成与第1氮化物半导体层(101)不同的第2氮化物半导体层(102)。表面保护膜(110)包括以与栅电极(106)相接的方式形成的第1绝缘膜(111)以及以与第1绝缘膜(111)邻接的方式形成且具有比第1绝缘膜(111)高的碳浓度的第2绝缘膜(112)。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法。
背景技术
使用氮化物半导体材料、尤其是氮化镓(GaN)的半导体装置作为以高频并且高输出进行动作的放大元件、功率开关元件而被关注。另外，利用二维电子气(2DEG)的高电子迁移率晶体管(High Electron Mobility Transistor：HEMT)、金属半导体场效应晶体管(Metal Semiconductor Field Effect Transistor：MESFET)、金属绝缘膜半导体场效应晶体管(Metal Insulator Semiconductor Field Effect Transistor：MISFET)、金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor：MOSFET)、薄膜晶体管(Thin-Film-Transistor：TFT)是适合于在微波、毫米波等高频频带中进行放大的半导体装置，研究被积极地推进。此外，在氮化物半导体中，还包括除了GaN、氮化铟(InN)、氮化铝(AlN)这3种二元化合物半导体材料以外还含有GaN、InN、AlN中的任意元素的三元素以上的混晶半导体。作为由三元素以上构成的氮化物半导体，例如有AlGaN、InGaN、InAlN、InAlGaN等。
在使用氮化物半导体的HEMT中，存在产生栅极泄漏电流、电流崩塌(currentcollapse)这样的问题，根据确保高性能以及高可靠性的观点，强烈期望这个问题得到恒久性的解决。HEMT在元件区域中均匀地具有高的电子浓度，所以栅极泄漏电流本来就大，因此难以得到高耐压。例如，在Al组成率为25％程度的AlGaN/GaN系的HEMT中，在2DEG的浓度成为1×1013/cm2以上时，本质上难以防止栅极泄漏。另外，即便在HEMT的动作中，也在栅电极附近产生电场集中而栅极泄漏增大。由此，能够进行高输出动作这样的氮化物半导体装置的优点受损。
作为对使用氮化物半导体的HEMT的栅极泄漏电流进行抑制的方法，例如有通过氮化物半导体外延层的控制来调整2DEG浓度这样的方法、通过使栅电极的构造成为在栅电极与氮化物半导体之间存在绝缘膜的绝缘栅型(MIS型或者MOS型)而并非成为使金属的栅电极和氮化物半导体进行肖特基接合的构造从而提高栅极电阻这样的方法、导入对电场进行缓和的场板电极这样的方法等。此外，提出了各种用于使氮化物半导体装置的栅极泄漏电流以及电流崩塌降低的技术(例如专利文献1～4)。
现有技术文献
专利文献1：日本特开2005-286135号公报
专利文献2：日本特开2006-261252号公报
专利文献3：日本特开2012-234984号公报
专利文献4：日本特开2007-048866号公报
发明内容
如上所述，在使用氮化物半导体的半导体装置中，抑制栅极泄漏电流以及电流崩塌的发生这是重要的课题。
本公开是为了解决这个课题而完成的，其目的在于，提供一种能够抑制栅极泄漏电流以及电流崩塌的发生的氮化物半导体装置及其制造方法。
本公开所涉及的半导体装置具备：基板；氮化物半导体层叠构造，形成于所述基板上；源电极以及漏电极，形成于所述氮化物半导体层叠构造上；栅电极，形成于所述源电极与所述漏电极之间的所述氮化物半导体层叠构造上；以及表面保护膜，覆盖在所述氮化物半导体层叠构造上，所述氮化物半导体层叠构造包括：第1氮化物半导体层，形成于所述基板上；以及第2氮化物半导体层，形成于所述第1氮化物半导体层上，该第2氮化物半导体层的组成与所述第1氮化物半导体层不同，在所述第1氮化物半导体层和所述第2氮化物半导体层的异质界面形成有二维电子气，所述表面保护膜包括：第1绝缘膜，以与所述栅电极相接的方式形成于所述氮化物半导体层叠构造上；以及第2绝缘膜，以与所述第1绝缘膜邻接的方式形成于所述氮化物半导体层叠构造上，具有比所述第1绝缘膜高的碳浓度。
根据本公开所涉及的半导体装置，通过使覆盖在氮化物半导体层叠构造上的表面保护膜中的碳浓度以栅电极为中心向源电极或者漏电极的方向具有梯度，从而抑制栅极泄漏电流以及电流崩塌。
本公开的目的、特征、方案以及优点通过以下的详细的说明和附图而会变得更加清楚。
附图说明
图1是概略地示出实施方式1所涉及的半导体装置的结构的例子的剖面图。
图2是概略地示出实施方式1所涉及的半导体装置的结构的例子的俯视图。
图3是概略地示出实施方式2所涉及的半导体装置的结构的例子的剖面图。
图4是概略地示出实施方式3所涉及的半导体装置的结构的例子的剖面图。
图5是概略地示出实施方式4所涉及的半导体装置的结构的例子的剖面图。
图6是概略地示出实施方式4所涉及的半导体装置的结构的例子的剖面图。
图7是概略地示出实施方式5所涉及的半导体装置的结构的例子的剖面图。
图8是概略地示出实施方式6所涉及的半导体装置的结构的例子的剖面图。
图9是概略地示出实施方式6所涉及的半导体装置的结构的例子的剖面图。
图10是概略地示出实施方式7所涉及的半导体装置的结构的例子的剖面图。
图11是概略地示出实施方式8所涉及的半导体装置的结构的例子的剖面图。
图12是概略地示出实施方式8所涉及的半导体装置的结构的例子的剖面图。
图13是概略地示出实施方式9所涉及的半导体装置的结构的例子的剖面图。
图14是概略地示出实施方式9所涉及的半导体装置的结构的例子的剖面图。
图15是概略地示出实施方式9所涉及的半导体装置的结构的例子的剖面图。
图16是概略地示出实施方式10所涉及的半导体装置的结构的例子的剖面图。
图17是概略地示出与实施方式1、2、3、5、6、7、9、10的组合相关的半导体装置的结构的例子的剖面图。
图18是示出实施方式11所涉及的半导体装置的制造方法的例子的流程图。
图19是示出实施方式12所涉及的半导体装置的制造方法的例子的流程图。
(符号说明)
10：基板；100：氮化物半导体层叠构造；101：第1氮化物半导体层；102：第2氮化物半导体层；103：注入区域；104：源电极；104a：源极场板；105：漏电极；106：栅电极；106a：栅极场板；107：覆盖层(cap layer)；110：表面保护膜；111：第1绝缘膜；112：第2绝缘膜；113：第3绝缘膜；114：第4绝缘膜；115：第5绝缘膜；121：元件区域；122：分离区域。
具体实施方式
以下，参照所附的附图来说明实施方式。此外，附图示出概略性的结构，为了便于说明，有时适当进行结构的省略或者结构的简化。另外，图示的构成要素的大小以及位置的相互关系未必是准确的，也可以适当变更。另外，在剖面图以外的附图(俯视图等)中，也为了便于说明，有时附加阴影线。另外，在多个附图中，对同样的构成要素附加同一符号。因此，关于同样的构成要素，有时省略重复的说明。
在以下的说明中，使用例如“上”、“下”、“左”、“右”、“侧”、“底”、“表”、“背”等表示相对的位置、方向的用词，但这些用词是为了便于说明而使用的，未必与半导体装置的实际使用时的位置、方向一致。
<实施方式1>
图1以及图2是概略地示出实施方式1所涉及的半导体装置的结构的例子的图，图1是该半导体装置的剖面图，图2是该半导体装置的俯视图。如图1以及图2所示，实施方式1所涉及的半导体装置使用基板10来形成。在基板10上形成有氮化物半导体层叠构造100，该氮化物半导体层叠构造100包括第1氮化物半导体层101和形成于其上的第2氮化物半导体层102。第1氮化物半导体层101和第2氮化物半导体层102的组成相互不同，在第1氮化物半导体层101和第2氮化物半导体层102的异质界面中，发生二维电子气(2DEG)。
在氮化物半导体层叠构造100上，相互隔开间隔地形成有源电极104以及漏电极105，在源电极104与漏电极105之间的区域中形成有栅电极106。在实施方式1中，源电极104、漏电极105以及栅电极106都与第2氮化物半导体层102的上表面相接。另外，在氮化物半导体层叠构造100的一部分的区域的表层部中形成有添加n型杂质的注入区域103，源电极104以及漏电极105分别形成于注入区域103上。
关于氮化物半导体层叠构造100的上表面，除了形成有源电极104、漏电极105以及栅电极106的区域以外，被表面保护膜110所覆盖。表面保护膜110包括以与栅电极106相接的方式形成的第1绝缘膜111、以及以与第1绝缘膜111邻接的方式形成的第2绝缘膜112。第1绝缘膜111中的碳浓度低于第2绝缘膜112中的碳浓度。
在此，第1氮化物半导体层101以及第2氮化物半导体层102分别通过外延生长来形成。作为第1氮化物半导体层101和第2氮化物半导体层102的材料的组合，例如考虑GaN和AlGaN、GaN和InGaN、GaN和InAlN、GaN和AlN、AlGaN和AlN、AlGaN和AlGaN等。在实施方式1中，将第1氮化物半导体层101设为GaN，将第2氮化物半导体层102设为AlGaN。
基板10的材料也可以并非是氮化物半导体，而能够使用例如金刚石、石墨烯、硅(Si)、锗(Ge)、砷化镓(GaAs)、碳化硅(SiC)、磷化铟(InP)、氧化锌(ZnO)、硒化锌(ZnSe)、氧化镓(Ga2O3)等。另外，作为基板10的材料，也可以使用IGZO等三元以上的化合物半导体材料。此外，上述化合物材料的组成比也可以并非是1：1。
在实施方式1中，将氮化物半导体层叠构造100设为由第1氮化物半导体层101和第2氮化物半导体层102构成的二层构造，但氮化物半导体层叠构造100也可以由三层以上的氮化物半导体构成。另外，氮化物半导体层叠构造100也可以包括如超晶格层构造或界面迁移层那样的几十埃等级的微细的层叠构造或量子构造、或者三维构造等。
如图2所示，实施方式1的半导体装置被分成元件区域121和包围该元件区域121的分离区域122，在元件区域121中形成使电流在第2氮化物半导体层102的面内方向上流动的卧式(horizontal)的半导体元件。该半导体元件可以是HEMT、MESFET、MISFET、MOSFET、TFT中的任意元件，在此设为HEMT。即，实施方式1的半导体装置具备的半导体元件是具有GaN和AlGaN的层叠构造的HEMT、所谓的“AlGaN/GaN-HEMT”。
另外，在实施方式1中，作为添加到注入区域103的n型杂质，使用Si。但是，添加到注入区域103的n型杂质不限于Si，也可以是在氮化物半导体中形成n型的杂质能级的其它材料(O、Ge、N空穴等)。另外，如果源电极104以及漏电极105与在第1氮化物半导体层101和第2氮化物半导体层102的异质界面中发生的二维电子气形成欧姆接触，则也可以省略注入区域103。
此外，实施方式1的半导体装置除了在图1以及图2中示出的要素以外，也可以还具备源极焊盘、漏极焊盘、栅极焊盘、布线电极、层间绝缘膜、导孔(via)、全通导孔(throughvia hole)、金属导孔(via metal)、空气桥(air bridge)、背面电极、凹槽区域等。
另外，在HEMT的结构中也考虑各种变化。例如，图1以及图2所示的HEMT是单一栅极构造，但也可以是具备并联连接的多个单位HEMT的多指(multi-finger)型或者梳型栅极构造的HEMT。多指型HEMT适合于在微波、毫米波等高频频带中进行放大。
表面保护膜110承担第2氮化物半导体层102的AlGaN的表面能级的惰性化、表面电荷状态控制、耐水、耐湿、气体阻隔(gas barrier)等的功能。作为构成表面保护膜110的第1绝缘膜111以及第2绝缘膜112的材料，例如能够使用氮化硅(SiNx)、氮化铝(AlN)、二氧化硅(SiO2)、氧化铝(AlOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化镁(MgO)、氧化钽(TaOx)、氧化钛(TiOx)、氧化钙(CaO)、氧化镧(LaOx)、氧化锶(SrOx)、氧化钇(YOx)、氧化钆(GdOx)等。另外，作为第1绝缘膜111以及第2绝缘膜112的材料，也可以使用AlTiO、ZrSiO、AlSiO、HfSiOx等三元以上的化合物材料。上述化合物材料的组成也可以并非是1：1。在实施方式1中，作为第1绝缘膜111以及第2绝缘膜112的材料，使用AlOx。
在此，说明实施方式1所涉及的半导体装置起到的效果。认为表面保护膜110中的碳形成电荷陷阱或固定电荷、或者影响氮化物半导体层叠构造100和表面保护膜110的界面的界面能级密度。通常，电荷陷阱或界面能级在较强地施加电场的区域、即电极附近的区域中影响特别显著。在实施方式1的半导体装置中，覆盖氮化物半导体层叠构造100的表面保护膜110包括形成于栅电极106的附近且碳浓度比较低的第1绝缘膜111、以及与第1绝缘膜111邻接地设置且碳浓度比较高的第2绝缘膜112。因此，表面保护膜110中的碳浓度以栅电极106为中心向朝向源电极104或者漏电极105的方向具有梯度，由此栅电极106附近的电场被缓和。其结果，在栅电极106附近的氮化物半导体层叠构造100中，能够实现低界面能级密度以及低陷阱密度，抑制与在氮化物半导体层叠构造100的表面、氮化物半导体层叠构造100和表面保护膜110的界面或者其附近中存在的任意的缺陷能级深深地关联的栅极泄漏电流以及电流崩塌。
另外，在HEMT的动作中对栅电极106、漏电极105的附近施加了较强的局部性的电场的情况下，有时热电子、热空穴被在氮化物半导体层叠构造100的内部或表面、氮化物半导体层叠构造100和表面保护膜110的界面或者其附近中存在的任意的缺陷能级所捕获(陷入)，或者新生成电气性活性的缺陷能级。如果此时捕获的电荷被抽出(脱离陷阱)的时间长，则电流崩塌的状态会长期地持续，对半导体装置的可靠性造成恶劣影响。在实施方式1的半导体装置中，与第1绝缘膜111邻接的第2绝缘膜112的碳浓度高，所以能够尽快地抽出被上述能级所捕获的电荷。其结果，能够使电流崩塌的电流恢复时间加快为以往的半导体装置的2倍以上。因此，即使产生电流崩塌也防止其状态长时间地持续，能够对半导体装置的可靠性提高作出贡献。
也可以通过在形成AlOx膜之后利用CO2环境下的退火处理等从外部导入碳，从而进行表面保护膜110(AlOx膜)中的碳浓度的控制。
另外，在用以原子层沉积(Atomic Layer Deposition：ALD)法等为代表的化学气相沉积(Chemical Vapor Deposition：CVD)法来形成AlOx膜的情况下，AlOx膜中的碳在CVD法的过程中作为未反应生成物而残留在AlOx膜内部的情形较多。因此，在AlOx膜中残留的碳量(碳浓度)可以说较强地依赖于成膜条件。例如，如果使AlOx膜的成膜温度成为200℃以上，则相比于使成膜温度成为200℃以下时，呈现AlOx膜中的碳浓度变低的倾向。另外，如果将在AlOx膜的成膜中使用的氧化剂设为O2等离子体，则相比于将氧化剂设为O3时，呈现AlOx膜中的碳浓度变高的倾向。但是，在这些技术中分别有优缺点，例如如果为了提高AlOx膜中的碳浓度而降低成膜温度，则可能发生碳杂质以外的未反应生成物残留、或者致密膜的形成变得困难的问题。另外，如果为了提高AlOx膜中的碳浓度而使用O2等离子体，则O2等离子体对氮化物半导体层造成等离子体诱发损伤，有可能导致电气性特性的恶化。
另一方面，在通过ALD法对AlOx膜进行成膜的情况下，在作为成膜时的有机金属前体原料(organometallic precursor material)而使用DMAH(二甲基氢化铝、Al(CH3)2H)时，相比于以往的使用TMA(三甲基铝、Al(CH3)3)的情况，在SIMS法(Secondary Ion MassSpectroscopy(二次离子质谱)、二次离子质量分析)的评价中，能够将碳浓度降低约50％。TMA是对1个铝结合3个甲基(CH3)而成的有机金属化合物，相对于此，DMAH具有对1个铝结合2个甲基和1个氢而成的构造。因此，DMAH是成膜性优良并且能够将在AlOx膜的内部残留的碳大幅降低的有机金属前体原料。
通过分别使用以上所示的成膜技术、CO2退火等成膜后的处理，能够控制AlOx膜中的碳浓度，通过使用这些技术，能够将表面保护膜110的第1绝缘膜111以及第2绝缘膜112各自的碳浓度设定为期望的值。
但是，由于施加高电压而被加速的热电子、热空穴被在氮化物半导体层叠构造100的内部或表面、氮化物半导体层叠构造100和表面保护膜110的界面或者其附近中存在的任意的缺陷能级所捕获，从而发生电流崩塌。在热电子、热空穴被这些能级所捕获时，由所捕获的电子产生的电势(potential)作为虚拟的电极发挥作用。在虚拟的电极的下部，沟道变得狭窄，所以接入电阻(access resistance)增加，作为结果，导致半导体装置的接通电阻的增加、漏极电流的降低。作为抑制电流崩塌的方法，可以举出使上述电子、空穴的捕获能级的密度降低这样的方法、为了防止产生局部性的高电场而导入场板电极这样的方法等。在前者的方法中，能够通过表面保护膜110的材料、成膜法的选择来大幅地抑制，所以表面电荷状态的控制特别重要。
另外，在热电子、热空穴被注入到氮化物半导体层叠构造100的内部或表面、氮化物半导体层叠构造100和表面保护膜110的界面或者其附近时，生成新的电子、空穴的捕获能级，由此产生电气性特性的恶化、即可靠性的降低这也成为问题。即便未生成新的能级，在电子或空穴被在能量上较深的能级所捕获、或者电子或空穴被捕获剖面面积大的能级所捕获的情况下，直至这些电荷被释放且半导体装置返回到稳定状态为止的时间变长(例如有时也为几分钟至几小时、进而几天至几周期间等变得极其长)，有时导致可靠性的降低。实施方式1的半导体装置还能够应对这样的课题。
<实施方式2>
图3是概略地示出实施方式2所涉及的半导体装置的结构的例子的剖面图。如图3所示，在实施方式2中，表面保护膜110包括与栅电极106相接的第1绝缘膜111、与第1绝缘膜111邻接的第2绝缘膜112、以及与第2绝缘膜112邻接的第3绝缘膜113。第2绝缘膜112中的碳浓度比第1绝缘膜111中的碳浓度高，第3绝缘膜113中的碳浓度比第2绝缘膜112中的碳浓度高。即，实施方式2的表面保护膜110由碳浓度分别不同的3种绝缘膜构成，这3种绝缘膜在面内方向(从栅电极106朝向源电极104或者漏电极105的方向)上排列，这3种绝缘膜的碳浓度以在面内方向具有梯度的方式，越接近栅电极106则变得越低。
在实施方式2中，构成表面保护膜110的绝缘膜的种类不限于3种，有3种以上即可。即，表面保护膜110也可以由碳浓度分别不同的3种以上的绝缘膜构成，在该情况下，这3种以上的绝缘膜在面内方向上排列，这3种以上的绝缘膜的碳浓度以在面内方向上具有梯度的方式，越接近栅电极106则变得越低即可。
根据实施方式2所涉及的半导体装置的结构，表面保护膜110中的碳浓度的梯度成为比实施方式1平滑的渐变(gradation)，所以能够更无缝地实现电场缓和，能够抑制电流崩塌。特别是，能够比实施方式1高速地进行所捕获的电荷的抽出(脱离陷阱)。
<实施方式3>
图4是概略地示出实施方式3所涉及的半导体装置的结构的例子的剖面图。如图4所示，在实施方式3中，栅电极106的一部分向漏电极105的方向突出而在表面保护膜110上延伸，构成隔着表面保护膜110而与氮化物半导体层叠构造100重叠的场板106a。以下，将作为栅电极106的一部分的场板106a称为“栅极场板106a”。
栅极场板106a的前端优选为位于碳浓度低的第1绝缘膜111上，但也可以使栅极场板106a延伸至第2绝缘膜112上。
根据实施方式3的半导体装置，栅极场板106a缓和对栅电极106的端部施加的电场，所以相比于实施方式1，能够进一步降低电流崩塌。
但是，在栅极场板106a形成的寄生电容变大时，对半导体装置的高频特性造成恶劣影响，所以通过栅极场板106a获得的耐压改善以及电流崩塌抑制和高频特性处于折中的关系。因此，栅极场板106a的长度、以及栅极场板106a与氮化物半导体层叠构造100之间的距离的设计值极其重要。
<实施方式4>
图5是概略地示出实施方式4所涉及的半导体装置的结构的例子的剖面图。如图5所示，在实施方式4中，源电极104的一部分向漏电极105的方向突出而在表面保护膜110上延伸，构成隔着表面保护膜110而与氮化物半导体层叠构造100重叠的场板104a。以下，将作为源电极104的一部分的场板104a称为“源极场板104a”。
源极场板104a的形状没有特别制约。在图5的例子中，源电极104和源极场板104a在剖面视图中是连接的，但也可以例如如图6所示，源极场板104a在剖面视图中是岛状。图6的源极场板104a在图6未示出的部分中与源电极104连接。即，图6的源极场板104a的一部分在图6的纵深方向上延伸。
根据实施方式4的半导体装置，与源电极104同电位的源极场板104a缓和对栅电极106的端部以及栅电极106与漏电极105之间的接入区域施加的电位分布，所以能够期待电场缓和的效果。
如果组合实施方式4的源极场板104a和实施方式3的栅极场板106a，则能够进一步促进电场缓和，能够降低电流崩塌。另外，源极场板104a具有降低栅电极106与漏电极105之间的电容(Cgd)的效果，所以对高频特性中的增益的提高也作出贡献。但是，源极场板104a会使栅电极106与源电极104之间的电容(Cgs)、漏电极105与源电极104之间的电容(Cds)增加，所以还有可能使上述效果相抵。因此，栅极场板106a的长度、栅极场板106a与氮化物半导体层叠构造100之间的距离、以及栅极场板106a与栅电极106及栅极场板106a之间的距离的设计是极其重要的。
<实施方式5>
图7是概略地示出实施方式5所涉及的半导体装置的结构的例子的剖面图。如图7所示，在实施方式5中，表面保护膜110以覆盖栅电极106的整个周围的方式形成。第1绝缘膜111覆盖栅电极106的整个周围，第2绝缘膜112与第1绝缘膜111至少在面内方向上邻接。第2绝缘膜112既可以以覆盖栅电极106的整个周围的方式形成，也可以以不覆盖栅电极106的上方而与第1绝缘膜111仅在面内方向上邻接的方式形成。
根据实施方式5所涉及的半导体装置，表面保护膜110覆盖栅电极106，所以可得到从电气性以及机械性的干扰中保护栅电极106的效果。作为电气性的干扰的具体例，有被称为ESD(Electro Static Discharge，静电放电)的静电放电现象，ESD引起半导体装置、电子部件的误动作、破损，所以对策是重要的。在图7的结构中，表面保护膜110能够防止对栅电极106施加ESD，能够防止误动作、元件破坏。
另外，还考虑由于经由电极对半导体装置施加连续动作等电气性的应力，电气性应力(electrical stress)引起逆压电效应，应力集中到栅电极106的端部等，产生裂纹、凹坑而导致物理性破坏。这是在具有压电性的氮化物半导体异质接合构造中显著地出现的现象，大幅影响半导体装置的可靠性。在实施方式5中，即使在被施加电气性应力的情况下，覆盖栅电极106的表面保护膜110也会分散应力，能够防止裂纹、凹坑的生成。其结果，能够期待提高半导体装置的可靠性。
<实施方式6>
图8以及图9是概略地示出实施方式6所涉及的半导体装置的结构的例子的剖面图。在图8的例子中，具有栅极场板106a的栅电极106的剖面形状为T字型。在图9的例子中，具有栅极场板106a的栅电极106的剖面形状为Y字型。
此外，在实施方式6中，特征在于具有栅极场板106a的栅电极106的形状，图8以及图9的栅极场板106a既可以远离表面保护膜110，也可以与表面保护膜110接触。另外，栅电极106的剖面形状也只要是可得到以下说明的效果的范围，则可以是任意的T字型或者Y字型。另外，在图8以及图9中，在栅电极106的两侧具有栅极场板106a，但也可以是仅在栅电极106的单侧(例如漏电极105侧)具有栅极场板106a的Γ字型。
在实施方式6中，栅电极106在形成表面保护膜110之后，在第1绝缘膜111的一部分中形成开口，形成为使栅电极106的一部分嵌入于该开口。设置于表面保护膜110的开口例如能够通过干蚀刻或湿蚀刻、电化学方法等方法来形成，该开口的宽度与栅极长度相当。另外，栅电极106能够通过例如溅射法、蒸镀法、涂敷法等方法来形成。
关于场效应晶体管中的互导(Mutual conductance)gm，使用栅极宽度W、栅极长度L、电子迁移率μ、栅极电容Cg、栅极源极间电压Vgs、阈值电压Vth，表示为gm＝(W/L)μCg(Vgs-Vth)。因此，为了使互导gm增加，有效的是提高W/L比、增大Cg、增大μ。
在实施方式6的半导体装置中，能够根据嵌入栅电极106的一部分的第1绝缘膜111的开口的宽度来调整栅极长度，所以能够缩短栅极长度。因此，能够使互导增加，能够对高频动作时的增益提高作出贡献。另外，还可得到在实施方式3中说明的基于栅极场板106a的电场缓和的效果。
<实施方式7>
图10是概略地示出实施方式7所涉及的半导体装置的结构的例子的剖面图。如图10所示，在实施方式7中，氮化物半导体层叠构造100在第2氮化物半导体层102上包括由组成与第2氮化物半导体层102不同的氮化物半导体构成的覆盖层107。因此，源电极104、漏电极105、栅电极106以及表面保护膜110形成在覆盖层107上。
在第2氮化物半导体层102上通过外延生长而形成覆盖层107。在实施方式7中，使用由GaN构成的覆盖层107。覆盖层107既可以是n型的GaN，也可以由其它氮化物半导体构成。
在实施方式7的半导体装置中，栅电极106的肖特基构造形成于与覆盖层107之间。由GaN构成的覆盖层107的生长具有使合金组成均匀化且平坦化的倾向，这能够有效地抑制由AlGaN构成的第2氮化物半导体层102的表面的不均匀性。而且，能够得到比第2氮化物半导体层102高的肖特基势垒的高度，所以还可得到逆向偏置时的栅极泄漏电流被抑制这样的效果。另外，认为覆盖层107还有使氮化物半导体层叠构造100的表面电荷状态稳定化的效果，还能够期待进一步抑制电流崩塌的发生的效果。
<实施方式8>
在图1至图10中，栅极构造是金属和半导体的异种接合(dissimilar joint)即肖特基接触型，相对于此，在本实施方式中特征在于是对栅极构造插入绝缘膜而成的MIS型或者MOS型。
图11是概略地示出实施方式8所涉及的半导体装置的结构的例子的剖面图。如图11所示，在实施方式8中，栅电极106形成于表面保护膜110上。即，在栅电极106与氮化物半导体层叠构造100之间存在表面保护膜110。这样的构造的半导体装置一般被称为平面型(planar type)的MIS型或者MOS型的晶体管。
在图11中，栅电极106仅与第1绝缘膜111以及第2绝缘膜112中的第1绝缘膜111接触，但也可以与第1绝缘膜111和第2绝缘膜112这两方接触。
另外，也可以如图12所示，栅电极106及其下方的表面保护膜110被嵌入到形成于氮化物半导体层叠构造100的沟槽。这样的构造的半导体装置一般被称为沟槽型的MIS型或者MOS型的晶体管。
在图12中，在与栅电极106的形成区域对应的第2氮化物半导体层102的部分形成有沟槽，第1绝缘膜111以覆盖该沟槽的内壁(侧面以及底面)的方式形成，与第1绝缘膜111邻接地形成有第2绝缘膜112。另外，栅电极106形成于第1绝缘膜111和上，其一部分被嵌入到沟槽内。
在图12中，栅电极106也仅与第1绝缘膜111以及第2绝缘膜112中的第1绝缘膜111接触，但也可以与第1绝缘膜111和第2绝缘膜112这两方接触。另外，第1绝缘膜111以及栅电极106被嵌入的沟槽既可以如图12所示贯通第1氮化物半导体层101而到达至第2氮化物半导体层102的表面或者内部，也可以是不贯通第2氮化物半导体层102的、较浅的沟槽。
根据实施方式8的半导体装置，通过由栅电极106之下的表面保护膜110引起的高的传导带不连续，能够大幅地抑制由电子传导所引起的栅极泄漏电流。另外，作为表面保护膜110，如果选择绝缘破坏电场强度高的绝缘栅材料(例如SiO2、Al2O3等)，则能够扩大栅极电压向正向的偏斜(还称为栅极摇摆(gate swing))，能够在高频晶体管中得到高输入电力、高输出电力，所以能够实现高频放大器的高输出化。
另外，在采用如图12的沟槽型的构造的情况下，能够排斥栅电极106正下方的2DEG，所以能够实现常关(normally-off)动作。常关动作在故障安全(fail-safe)的观点中是在功率开关元件中必要的要件，所以实施方式8的半导体装置不仅能够应用于高频放大器，而且还能够应用于功率开关元件。
<实施方式9>
图13、图14以及图15是概略地示出实施方式9所涉及的半导体装置的结构的例子的剖面图。在实施方式9中，将表面保护膜110设为具备均匀地覆盖该表面保护膜110的上表面的第4绝缘膜114(图13)、或者均匀地覆盖该表面保护膜110的下表面的第5绝缘膜115(图14)的层叠构造。另外，也可以如图15所示，表面保护膜110具备第4绝缘膜114以及第5绝缘膜115这两方。即，氮化物半导体层叠构造100具备第4绝缘膜114以及第5绝缘膜115中的至少一方即可。
在表面保护膜110中，除了第4绝缘膜114以及第5绝缘膜115以外的部分可以与实施方式1～9所示的部分相同。即，表面保护膜110的除了第4绝缘膜114以及第5绝缘膜115以外的部分由碳浓度分别不同的2种以上的绝缘膜构成，这2种绝缘膜在面内方向(从栅电极106朝向源电极104或者漏电极105的方向)上排列，这2种绝缘膜的碳浓度以在面内方向上具有梯度的方式，越接近栅电极106则变得越低。在实施方式9中，表面保护膜110的除了第4绝缘膜114以及第5绝缘膜115以外的部分与实施方式1同样地，由与栅电极106相接且碳浓度比较低的第1绝缘膜111、以及与其邻接且碳浓度比较高的第2绝缘膜112构成。
均匀地覆盖表面保护膜110的下表面的第4绝缘膜114既可以由与第1绝缘膜111或者第2绝缘膜112相同的材料或成分构成，也可以由与它们完全不同的材料构成。例如，第4绝缘膜114优选为是与氮化物半导体的亲和性以及表面封端能力高的SiNx、AlNx等氮化物材料，但只要能够得到以下的效果，则可以使用任意的材料。
根据图13的结构的半导体装置，除了与实施方式1同样的效果以外，通过在表面保护膜110的下表面(与氮化物半导体层叠构造100接合的部分)设置第4绝缘膜114(例如SiNx、AlNx等)，可得到如下效果：能够抑制在异种接合界面必然地生成的界面缺陷，并且抑制氮化物半导体层叠构造100的表面的氧化、变质。
均匀地覆盖表面保护膜110的上表面的第5绝缘膜115也既可以由与第1绝缘膜111或者第2绝缘膜112相同的材料或成分构成，也可以由与它们完全不同的材料构成。例如，第5绝缘膜115优选为是气体阻隔性高、并且与第1绝缘膜111或第2绝缘膜112的密接性以及亲和性高的材料。例如，在第1绝缘膜111以及第2绝缘膜112的材料是AlOx的情况下，第5绝缘膜115的材料优选为SiON、AlON、SiNx等材料，但只要能够得到以下的效果，则可以使用任意的材料。
根据图14的结构的半导体装置，除了与实施方式1同样的效果以外，还可得到通过第5绝缘膜115而使半导体装置的气体阻隔性变高这样的效果。另外，如实施方式5那样，也能够还附加机械性或者电气性的保护的功能。
另外，如图15所示，如果对表面保护膜110设置均匀地覆盖下表面的第5绝缘膜115和均匀地覆盖上表面的第5绝缘膜115这两方，则能够得到上述第4绝缘膜114的效果以及第5绝缘膜115的效果这两方。
<实施方式10>
图16是概略地示出实施方式10所涉及的半导体装置的结构的例子的剖面图。如图16所示，在实施方式10的表面保护膜110中，第1绝缘膜111不仅形成于与栅电极106相接的位置，而且还形成于与漏电极105邻接的位置。另外，第2绝缘膜112形成为邻接于与栅电极106相接的第1绝缘膜111以及与漏电极105邻接的第1绝缘膜111这两方。因此，表面保护膜110中的碳浓度不仅在栅电极106的附近具有梯度，而且在漏电极105的附近也具有梯度。
图16是表面保护膜110由第1绝缘膜111和第2绝缘膜112这2种绝缘膜构成的例子。虽然省略图示，在例如如图3那样由第1绝缘膜111、第2绝缘膜112以及第3绝缘膜113这3种绝缘膜构成表面保护膜110的情况下，第1绝缘膜111形成于与栅电极106相接的位置以及与漏电极105邻接的位置这两方。另外，第2绝缘膜112形成于与和栅电极106相接的第1绝缘膜111邻接的位置、以及与和漏电极105邻接的第1绝缘膜111邻接的位置这两方。并且，第3绝缘膜113形成于在这2个位置形成的第2绝缘膜112之间。
根据实施方式10的半导体装置，除了与实施方式1同样的效果以外，还能够得到如下效果：能够抑制在漏电极105侧产生的电流崩塌，能够使高频特性进一步提高。
输入到高频晶体管的动态负载线有时成为较强的截止状态，对漏电极施加50V～100V程度的电压，对栅电极施加-5V程度的电压。此时，在漏电极侧集中较强的电场，在元件耐压低时，根据情况而有时导致破坏。漏电极侧的较强的电场集中有时会诱发氮化物半导体表面或者氮化物半导体结晶中的电荷捕获而发生电流崩塌。另外，有时发生对漏电极与源电极之间提供脉冲时的漏极电流的过渡响应延迟的、漏极滞后(drain lag)这样的现象。实施方式10的半导体装置能够注意这样的问题的、特别是向表面侧的电荷捕获，能够抑制由碳所引起的向界面能级、缺陷能级等的捕获。
此外，实施方式1至实施方式10是与半导体装置的构造有关的内容，这些构造可组合。例如，图17示出组合实施方式1、2、3、5、6、7、9、10而成的半导体装置的结构的例子。即，在图17的半导体装置中，氮化物半导体层叠构造100由第1氮化物半导体层101、第2氮化物半导体层102以及覆盖层107构成。另外，表面保护膜110包括在面内方向上排列且碳浓度分别不同的3种绝缘膜即第1绝缘膜111、第2绝缘膜112、第3绝缘膜113，在栅电极106的附近和漏电极105的附近这两方具有碳浓度的梯度。而且，表面保护膜110具备均匀地覆盖下表面的第4绝缘膜114以及均匀地覆盖上表面的第5绝缘膜115。栅电极106在具有栅极场板106a的剖面视图中是T字型的形状，被表面保护膜110所覆盖。在图17的半导体装置中，可得到实施方式1、2、3、5、6、7、9、10的效果。
<实施方式11>
图18是示出实施方式11所涉及的半导体装置的制造方法的例子的流程图。该流程图与实施方式1的半导体装置(图1)的制造方法对应，通过如以下说明那样变更该流程图的一部分的工序，还能够应对其它实施方式的半导体装置的制造。
以下，根据图18，说明实施方式11所涉及的半导体装置的制造方法。此外，只要是实施方式1的半导体装置的结构不受损的范围，则也可以调换流程图所示的各工序的顺序、或者在各工序之间插入追加的工序。
在步骤S101的半导体层形成工序中，通过在基板10上利用外延结晶生长技术来形成第1氮化物半导体层101以及第2氮化物半导体层102，从而形成氮化物半导体层叠构造100。作为外延结晶生长技术，代表性的是MOCVD法、MBE法等。基板10可以是Si、SiC、蓝宝石、GaN、金刚石等。在步骤S101中，如果在第2氮化物半导体层102上通过外延生长还形成由GaN构成的覆盖层107，则能够如实施方式7(图10)那样形成具备覆盖层107的氮化物半导体层叠构造100。
在步骤S102的元件间分离工序中，将形成HEMT的元件区域121和其以外的分离区域122进行分离。作为代表性的元件间分离技术，有例如用高加速电压对分离区域施加Ar离子等而使氮化物半导体层的秩序性的结晶状态部分地破坏的离子注入技术、通过用反应性离子蚀刻法等来部分地去除存在于分离区域的氮化物半导体层从而使2DEG消失的方法等。在使用这样的技术的情况下，在利用光致抗蚀剂或硬掩模来保护元件区域121的状态下进行元件间分离工序。因此，元件区域121以及分离区域122被上述光致抗蚀剂或硬掩模的图案所规定。
在步骤S103的源电极以及漏电极形成工序中，在元件区域121的第2氮化物半导体层102上形成源电极104以及漏电极105。该工序包括形成用于得到欧姆性的半导体-金属接触的注入区域103的掺杂物注入工序、和形成源电极104以及漏电极105的金属电极形成工序。注入区域103的形成区域是由在掺杂物注入工序中被用作掩模的光致抗蚀剂或硬掩模的图案所规定的。另外，源电极104以及漏电极105是由在金属电极形成工序中对金属进行构图时被用作掩模的光致抗蚀剂或硬掩模的图案所规定的。这些光致抗蚀剂和硬掩模通过剥离技术、蚀刻技术等而被去除。
在步骤S104的保护膜形成工序中，根据半导体装置的表面保护的观点，以覆盖第2氮化物半导体层102的露出的区域(未形成有源电极104以及漏电极105的区域)的方式形成例如由SiNx等构成的保护膜。
在步骤S105的热处理工序中，通过进行被称为欧姆烧结(ohmic sintering)或者欧姆合金(ohmic alloy)的热处理，使第2氮化物半导体层102和源电极104以及漏电极105电连接。通过该工序，在第2氮化物半导体层102与源电极104以及漏电极105之间实现欧姆性的半导体-金属接触。在欧姆烧结中，需要高精度地控制升温、保温以及降温的退火系统。另外，用于得到欧姆性的最优温度较强地依赖于源电极104以及漏电极105的材料、层叠膜厚比率、第2氮化物半导体层102的组成等。高到必要以上的温度的热处理很可能会引发在步骤S102中形成的分离区域122的元件分离功能的降低，引发向氮化物半导体结晶的损伤以及向肖特基接合界面的损伤，所以优选为事先进行条件最优化。
在步骤S106的保护膜去除工序中，去除在步骤S104中形成的保护膜。如果保护膜是SiNx，则该工序能够通过利用氢氟酸等的湿蚀刻或者干蚀刻来进行。但是，该工序不可以是影响第2氮化物半导体层102、源电极104以及漏电极105的工序。另外，也可以省略步骤S106，将在步骤S104中形成的保护膜用作实施方式9(图13以及图15)所示的第4绝缘膜114。
在步骤S107的第1绝缘膜形成工序中，在第2氮化物半导体层102上形成碳浓度比较低的第1绝缘膜111。第1绝缘膜111形成为覆盖在后面的步骤S109中形成的栅电极106的形成区域的至少一部分。该工序是在用硬掩模或光致抗蚀剂等来覆盖未被第1绝缘膜111覆盖的区域的状态下进行的。在形成第1绝缘膜111之后，去除上述硬掩模或光致抗蚀剂。在步骤S107中，如果在与漏电极105相接的位置也形成第1绝缘膜111，则能够如实施方式10(图16)那样，在漏电极105的附近也使表面保护膜110中的碳浓度具有梯度。
在步骤S108的第2绝缘膜形成工序中，以与第1绝缘膜111邻接的方式形成碳浓度比第1绝缘膜111高的第2绝缘膜112。在使第2绝缘膜112仅在面内方向上与第1绝缘膜111邻接的情况下，在以与第1绝缘膜111重叠的方式形成硬掩模或光致抗蚀剂后，形成第2绝缘膜112。在第1绝缘膜111上也形成第2绝缘膜112的一部分的情况下，在以使第1绝缘膜111的上表面的一部分露出的方式形成硬掩模或光致抗蚀剂后，形成第2绝缘膜112。另外，通过使第2绝缘膜112的形成区域变窄，且一边变更绝缘膜的碳浓度一边将与步骤S108同样的工序再重复进行1次以上，从而能够如实施方式2(图3)那样形成由碳浓度不同的3种以上的绝缘膜构成的表面保护膜110。
在此，说明形成具有碳浓度的高低即梯度的绝缘膜的技术。例如，在用原子层沉积法来形成由AlOx构成的绝缘膜的情况下，作为有机金属前体而分别使用TMA和DMAH，从而能够分别制作碳浓度高的绝缘膜和碳浓度低的绝缘膜。使用DMAH来形成的AlOx膜相比于使用TMA来形成的AlOx膜，碳浓度低约50％。因此，将使用DMAH来形成的AlOx膜设为第1绝缘膜111，将使用TMA来形成的AlOx膜设为第2绝缘膜112即可。另外，有机金属前体的氧化剂优选为臭氧或水。其原因为，在使用等离子体氧时，根据其反应性的高度，不论使用哪种有机金属前体，碳浓度都有可能变得大致均匀。
另外，如上所述，关于在AlOx膜中残留的碳量(碳浓度)，如果使AlOx膜的成膜温度成为200℃以上，则相比于使成膜温度成为200℃以下时，具有AlOx膜中的碳浓度变低的倾向。因此，也可以将使成膜温度成为200℃以上而形成的AlOx膜设为第1绝缘膜111，将使成膜温度成为室温至200℃的范围而形成的AlOx膜设为第2绝缘膜112。
另外，如果将在AlOx膜的成膜中使用的氧化剂设为O2等离子体，则相比于使氧化剂成为O3时，呈现AlOx膜中的碳浓度变高的倾向。因此，也可以将使用等离子体氧作为氧化剂而形成的AlOx设为第1绝缘膜111，将使用臭氧作为氧化剂而形成的AlOx设为第2绝缘膜。
在步骤S109的表面保护膜开口工序中，在与源电极104和漏电极105之间的栅电极106的形成区域对应的表面保护膜110的部分，形成到达第2氮化物半导体层102的开口。作为绝缘膜开口技术，有反应性离子蚀刻、溶液法、电化学反应蚀刻、光电化学反应蚀刻等技术。此外，如果省略步骤S109、或者使开口成为未到达第2氮化物半导体层102的深度并在接下来的步骤S110中在第1绝缘膜111上形成栅电极106，则能够如实施方式8(图11)那样使栅极构造成为绝缘栅型(MIS型或者MOS型)。
在步骤S110的栅电极形成工序中，以嵌入到在步骤S109中形成的开口的方式形成栅电极106。需要留意的是，栅电极106的金属和第2氮化物半导体层102的接触成为肖特基性质的接触。栅电极106的金属能够使用溅射法、蒸镀法、喷墨法等来形成。使用光致抗蚀剂或硬掩模来构图栅电极106的金属。另外，剩余的金属需要通过选择剥离法、蚀刻法等适当的最优的方法来完全去除。在此，如果通过在比在步骤S109中形成的开口宽的区域中形成栅电极106，从而能够使栅电极106的一部分在表面保护膜110上也延伸，则能够制造实施方式3(图4)以及实施方式6(图8以及图9)的半导体装置。
如果在步骤S110之后追加形成源极场板104a的工序，则能够制造实施方式4(图5以及图6)的半导体装置。另外，也可以在步骤S110之后，根据需要而进行层间绝缘膜的形成、通孔的形成、布线电极的形成等。
根据实施方式11所涉及的半导体装置的制造方法，能够容易地制造实施方式1的半导体装置。
<实施方式12>
图19是示出实施方式12所涉及的半导体装置的制造方法的例子的流程图。该流程图与实施方式5的半导体装置(图7)的制造方法对应，但通过如以下说明那样变更该流程图的一部分工序，还能够应对其它实施方式的半导体装置的制造。
以下，根据图19来说明实施方式12所涉及的半导体装置的制造方法。此外，只要是实施方式5的半导体装置的结构不受损的范围，则也可以调换流程图所示的各工序的顺序、或者在各工序之间插入追加的工序。
在步骤S201的半导体层形成工序中，在基板10上利用外延结晶生长技术来形成第1氮化物半导体层101以及第2氮化物半导体层102，从而形成氮化物半导体层叠构造100。作为外延结晶生长技术，代表性的是MOCVD法、MBE法等。基板10可以是Si、SiC、蓝宝石、GaN、金刚石等。在步骤S201中，如果在第2氮化物半导体层102上通过外延生长还形成由GaN构成的覆盖层107，则能够如实施方式7(图10)那样形成具备覆盖层107的氮化物半导体层叠构造100。
在步骤S202的元件间分离工序中，将形成HEMT的元件区域121和其以外的分离区域122进行分离。作为代表性的元件间分离技术，有例如利用高加速电压对分离区域施加Ar离子等而使氮化物半导体层的秩序性的结晶状态部分地破坏的离子注入技术、通过用反应性离子蚀刻法等来部分地去除存在于分离区域的氮化物半导体层从而使2DEG消失的方法等。在使用这样的技术的情况下，在利用光致抗蚀剂或硬掩模来保护元件区域121的状态下进行元件间分离工序。因此，元件区域121以及分离区域122是由上述光致抗蚀剂或硬掩模的图案所规定的。
在步骤S203的源电极以及漏电极形成工序中，在元件区域121的第2氮化物半导体层102上形成源电极104以及漏电极105。该工序包括形成用于得到欧姆性的半导体-金属接触的注入区域103的掺杂物注入工序、和形成源电极104以及漏电极105的金属电极形成工序。注入区域103的形成区域是由在掺杂物注入工序中被用作掩模的光致抗蚀剂或硬掩模的图案所规定的。另外，源电极104以及漏电极105是由在金属电极形成工序中对金属进行构图时被用作掩模的光致抗蚀剂或硬掩模的图案所规定的。这些光致抗蚀剂或硬掩模通过剥离技术、蚀刻技术等来去除。
在步骤S204的保护膜形成工序中，根据半导体装置的表面保护的观点，以覆盖第2氮化物半导体层102的露出的区域(未形成有源电极104以及漏电极105的区域)的方式形成例如由SiNx等构成的保护膜。
在步骤S205的热处理工序中，通过进行被称为欧姆烧结或者欧姆合金的热处理，使第2氮化物半导体层102和源电极104以及漏电极105电连接。通过该工序，在第2氮化物半导体层102与源电极104以及漏电极105之间实现欧姆性的半导体-金属接触。在欧姆烧结中，需要高精度地控制升温、保温以及降温的退火系统。另外，用于得到欧姆性的最优温度较强地依赖于源电极104以及漏电极105的材料、层叠膜厚比率、第2氮化物半导体层102的组成等。高到必要以上的温度的热处理很可能会引发在步骤S202中形成的分离区域122的元件分离功能的降低，引发向氮化物半导体结晶的损伤以及向肖特基接合界面的损伤，所以优选为事先进行条件最优化。
在步骤S206的保护膜开口工序中，在步骤S204中形成的保护膜中的与栅电极106的形成区域对应的部分，形成到达第2氮化物半导体层102的开口。作为使保护膜部分地开口的方法，有反应性离子蚀刻、溶液法、电化学反应蚀刻、光电化学反应蚀刻等技术。此外，如果省略步骤S206、或者使开口成为未到达第2氮化物半导体层102的深度并在后面的步骤S110中在步骤S204中形成的保护膜上形成栅电极106，则能够如实施方式8(图11)那样使栅极构造成为绝缘栅型(MIS型或者MOS型)。
在步骤S207的栅电极形成工序中，以嵌入到在步骤S206中形成的开口的方式形成栅电极106。需要留意的是，栅电极106的金属和第2氮化物半导体层102的接触成为肖特基性质的接触。能够使用溅射法、蒸镀法、喷墨法等来形成栅电极106的金属。使用光致抗蚀剂或硬掩模来构图栅电极106的金属。另外，剩余的金属需要通过选择剥离法、蚀刻法等适当的最优的方法来完全去除。在此，如果通过在比在步骤S109中形成的开口宽的区域中形成栅电极106，从而能够使栅电极106的一部分在保护膜上也延伸，则能够制造实施方式3(图4)以及实施方式6(图8以及图9)的半导体装置。
接下来，在步骤S208的保护膜去除工序中，将在步骤S204中形成的保护膜全部去除。为了避免第2氮化物半导体层102的损伤，优选为并非通过干蚀刻法而是通过湿蚀刻法来进行该工序。但是，该保护膜由于经历了欧姆烧结的高温热历史，所以有时蚀刻速率变得极慢。在该情况下，优选为通过组合干蚀刻和湿蚀刻这两者，从而无损伤地高速去除保护膜。此时，源电极104、漏电极105和栅电极106、以及第2氮化物半导体层102的表面不能被去除。
接下来，在步骤S209的第1绝缘膜形成工序中，以覆盖栅电极106的方式，在第2氮化物半导体层102上形成碳浓度比较低的第1绝缘膜111。在用硬掩模或光致抗蚀剂等来覆盖未被第1绝缘膜111覆盖的区域的状态下进行该工序。在形成第1绝缘膜111之后，去除上述硬掩模或光致抗蚀剂。即，第1绝缘膜111的形成区域以及非形成区域是由光致抗蚀剂或硬掩模的图案所规定的。在以覆盖栅电极106的全部的方式形成第1绝缘膜的情况下，表面包覆性变得重要，所以溅射法等指向性高的成膜方法不适合。如果是一方的原子层沉积法，则由于是阶梯覆盖率优良的成膜技术，所以是优选的。在形成第1绝缘膜111之后，去除上述硬掩模或光致抗蚀剂。在步骤S209中，如果在与漏电极105相接的位置也形成第1绝缘膜111，则能够如实施方式10(图16)那样在漏电极105的附近也使表面保护膜110中的碳浓度具有梯度。
在步骤S210的第2绝缘膜形成工序中，以与第1绝缘膜111邻接的方式，形成碳浓度比第1绝缘膜111高的第2绝缘膜112。在使第2绝缘膜112仅在面内方向上与第1绝缘膜111邻接的情况下，在以与第1绝缘膜111重叠的方式形成硬掩模或光致抗蚀剂后，形成第2绝缘膜112。在第1绝缘膜111上也形成第2绝缘膜112的一部分的情况下，在以使第1绝缘膜111的上表面的一部分露出的方式形成硬掩模或光致抗蚀剂后，形成第2绝缘膜112。另外，通过使第2绝缘膜112的形成区域变窄，且一边变更绝缘膜的碳浓度一边将与步骤S210同样的工序再重复进行1次以上，从而能够如实施方式2(图3)那样形成由碳浓度不同的3种以上的绝缘膜构成的表面保护膜110。
在此，说明形成具有碳浓度的高低即梯度的绝缘膜的技术。例如，在用原子层沉积法来形成由AlOx构成的绝缘膜的情况下，作为有机金属前体而分别使用TMA和DMAH，从而能够分别制作碳浓度高的绝缘膜和碳浓度低的绝缘膜。使用DMAH来形成的AlOx膜相比于使用TMA来形成的AlOx膜，碳浓度低约50％。因此，将使用DMAH来形成的AlOx膜设为第1绝缘膜111，将使用TMA来形成的AlOx膜设为第2绝缘膜112即可。另外，有机金属前体的氧化剂优选为臭氧或水。其原因为，在使用等离子体氧时，根据其反应性的高度，不论使用哪种有机金属前体，碳浓度都有可能变得大致均匀。
另外，如上所述，关于在AlOx膜中残留的碳量(碳浓度)，如果使AlOx膜的成膜温度成为200℃以上，则相比于使成膜温度成为200℃以下时，呈现AlOx膜中的碳浓度变低的倾向。因此，也可以将使成膜温度成为200℃以上而形成的AlOx膜设为第1绝缘膜111，将使成膜温度成为室温至200℃的范围而形成的AlOx膜设为第2绝缘膜112。
另外，如果将在AlOx膜的成膜中使用的氧化剂设为O2等离子体，则相比于将氧化剂设为O3时，呈现AlOx膜中的碳浓度变高的倾向。因此，也可以将使用等离子体氧作为氧化剂而形成的AlOx设为第1绝缘膜111，将使用臭氧作为氧化剂而形成的AlOx设为第2绝缘膜。
根据实施方式12所涉及的半导体装置的制造方法，能够容易地形成实施方式5的图7的半导体装置的构造。
在以上记载的实施方式中，有时还记载各个构成要素的材质、材料、尺寸、形状、相对配置关系或者实施的条件等，但这些在所有方面中只是一个例子，不限于在本说明书中记载的例子。
因此，在本说明书公开的技术的范围内可以设想未例示的无数的变形例以及均等物。例如，包括将至少1个构成要素变形的情况、追加的情况或省略的情况、以及抽出至少1个实施方式中的至少1个构成要素并与其它实施方式的构成要素组合的情况。
另外，只要不产生矛盾，在以上记载的实施方式中记载为具备“1个”的构成要素也可以具备“1个以上”。
而且，以上记载的实施方式中的各个构成要素是概念性的单位，在本说明书公开的技术的范围内，包括1个构成要素由多个构造物构成的情况、1个构成要素与某个构造物的一部分对应的情况、以及多个构成要素设置于1个构造物的情况。
另外，在以上记载的实施方式中的各个构成要素中，只要发挥同一功能，则包括具有其它构造或者形状的构造物。
另外，本说明书中的说明是为了与本技术有关的所有的目的而被参照的，均不应认为是现有技术。
另外，在以上记载的实施方式中，在不特别指定而记载材料名等的情况下，只要不产生矛盾，则包括在该材料中包含其它添加物的例如合金等。
此外，能够自由地组合各实施方式，或者将各实施方式适当地变形、省略。

Claims (16)

1.一种半导体装置，具备：
基板；
氮化物半导体层叠构造，形成于所述基板上；
源电极以及漏电极，形成于所述氮化物半导体层叠构造上；
栅电极，形成于所述源电极与所述漏电极之间的所述氮化物半导体层叠构造上；以及
表面保护膜，覆盖在所述氮化物半导体层叠构造上，
所述氮化物半导体层叠构造包括：
第1氮化物半导体层，形成于所述基板上；以及
第2氮化物半导体层，形成于所述第1氮化物半导体层上，该第2氮化物半导体层的组成与所述第1氮化物半导体层不同，
在所述第1氮化物半导体层和所述第2氮化物半导体层的异质界面形成有二维电子气，
所述表面保护膜包括：
第1绝缘膜，以与所述栅电极相接的方式形成于所述氮化物半导体层叠构造上；以及
第2绝缘膜，以与所述第1绝缘膜邻接的方式形成于所述氮化物半导体层叠构造上，具有比所述第1绝缘膜高的碳浓度。
2.根据权利要求1所述的半导体装置，其中，
所述表面保护膜还包括第3绝缘膜，该第3绝缘膜以与所述第2绝缘膜邻接的方式形成于所述氮化物半导体层叠构造上，具有比所述第2绝缘膜高的碳浓度。
3.根据权利要求1所述的半导体装置，其中，
所述表面保护膜由包括所述第1绝缘膜以及所述第2绝缘膜在内的碳浓度分别不同的3种以上的绝缘膜构成，
所述3种以上的绝缘膜在面内方向上排列，关于所述3种以上的绝缘膜的碳浓度，越接近所述栅电极则越低。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述栅电极的一部分向所述漏电极的方向延伸而构成栅极场板。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述源电极的一部分向所述漏电极的方向延伸而构成源极场板。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述栅电极在剖面视图中具有T字型、Y字型或者Γ字型的形状。
7.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述表面保护膜覆盖所述栅电极。
8.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述表面保护膜介于所述栅电极与所述氮化物半导体层叠构造之间。
9.根据权利要求1至8中的任意一项所述的半导体装置，其中，
所述氮化物半导体层叠构造还包括覆盖层，该覆盖层形成于所述第2氮化物半导体层上且由组成与所述第2氮化物半导体层不同的氮化物半导体构成。
10.根据权利要求1至9中的任意一项所述的半导体装置，其中，
所述表面保护膜还包括均匀地覆盖所述表面保护膜的上表面的第4绝缘膜以及均匀地覆盖所述表面保护膜的下表面的第5绝缘膜中的一方或者两方。
11.根据权利要求1至10中的任意一项所述的半导体装置，其中，
所述第1绝缘膜还形成于与所述漏电极邻接的位置，
所述第2绝缘膜还形成于与和所述漏电极邻接的所述第1绝缘膜邻接的位置。
12.一种半导体装置的制造方法，具备：
在基板上形成包括第1氮化物半导体层以及组成与所述第1氮化物半导体层不同的第2氮化物半导体层的氮化物半导体层叠构造的工序；
在所述氮化物半导体层叠构造上形成源电极以及漏电极的工序；
形成覆盖所述氮化物半导体层叠构造、所述源电极以及所述漏电极的保护膜的工序；
在形成所述保护膜之后，进行使所述源电极以及所述漏电极与所述氮化物半导体层叠构造电连接的热处理的工序；
在所述热处理之后，去除所述保护膜的工序；
在去除所述保护膜之后，在所述氮化物半导体层叠构造的上表面形成包括第1绝缘膜以及碳浓度比所述第1绝缘膜大的第2绝缘膜的表面保护膜的工序；以及
在所述源电极与所述漏电极之间形成与所述第1绝缘膜相接的栅电极的工序。
13.根据权利要求12所述的半导体装置的制造方法，其中，还具备：
在形成所述栅电极之前，在所述表面保护膜中的所述源电极与所述漏电极之间的所述第1绝缘膜的部分，形成到达所述氮化物半导体层叠构造的开口的工序，
所述栅电极形成为嵌入到所述开口。
14.根据权利要求12所述的半导体装置的制造方法，其中，
所述栅电极形成于所述表面保护膜的所述第1绝缘膜上。
15.一种半导体装置的制造方法，具备：
在基板上形成包括第1氮化物半导体层以及组成与所述第1氮化物半导体层不同的第2氮化物半导体层的氮化物半导体层叠构造的工序；
在所述氮化物半导体层叠构造上形成源电极以及漏电极的工序；
形成覆盖所述氮化物半导体层叠构造、所述源电极以及所述漏电极的保护膜的工序；
在形成所述保护膜之后，进行使所述源电极以及所述漏电极与所述氮化物半导体层叠构造电连接的热处理的工序；
在所述保护膜中的所述源电极与所述漏电极之间的部分，形成到达所述氮化物半导体层叠构造的开口的工序；
在所述开口内形成栅电极的工序；
在形成所述栅电极之后，去除所述保护膜的工序；以及
在去除所述保护膜之后，在所述氮化物半导体层叠构造的上表面形成包括第1绝缘膜以及碳浓度比所述第1绝缘膜大的第2绝缘膜的表面保护膜的工序。
16.根据权利要求15所述的半导体装置的制造方法，其中，
在形成所述表面保护膜的工序中，以覆盖所述栅电极的方式形成所述第1绝缘膜。
CN202080091781.3A 2020-01-10 2020-01-10 半导体装置及其制造方法 Pending CN114930509A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000552 WO2021140632A1 (ja) 2020-01-10 2020-01-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN114930509A true CN114930509A (zh) 2022-08-19

Family

ID=73544737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080091781.3A Pending CN114930509A (zh) 2020-01-10 2020-01-10 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20220416031A1 (zh)
JP (1) JP6793887B1 (zh)
CN (1) CN114930509A (zh)
DE (1) DE112020006478T5 (zh)
WO (1) WO2021140632A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116936628A (zh) * 2022-04-11 2023-10-24 联华电子股份有限公司 高电子迁移率晶体管器件
TWI861978B (zh) * 2023-07-03 2024-11-11 力晶積成電子製造股份有限公司 電晶體結構

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251456A (ja) * 2009-04-14 2010-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014045174A (ja) * 2012-08-01 2014-03-13 Sharp Corp 窒化物半導体装置
US9917182B1 (en) * 2016-09-09 2018-03-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2018163923A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
US20190385859A1 (en) * 2018-06-13 2019-12-19 Sumitomo Electric Device Innovations, Inc. Semiconductor device manufacturing method and semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7037773B2 (en) * 2004-03-29 2006-05-02 United Microelectronics Corp. Method of manufacturing metal-oxide-semiconductor transistor
JP2005286135A (ja) 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP2006165081A (ja) * 2004-12-03 2006-06-22 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP2006261252A (ja) 2005-03-15 2006-09-28 Eudyna Devices Inc 半導体装置及びその製造方法
JP2007048866A (ja) 2005-08-09 2007-02-22 Toshiba Corp 窒化物半導体素子
JP5347228B2 (ja) * 2007-03-05 2013-11-20 日本電気株式会社 電界効果トランジスタ
JP5224741B2 (ja) * 2007-07-18 2013-07-03 三菱電機株式会社 半導体装置及びその製造方法
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5866769B2 (ja) * 2011-02-16 2016-02-17 富士通株式会社 半導体装置、電源装置及び増幅器
JP2012234984A (ja) 2011-05-02 2012-11-29 Panasonic Corp 半導体装置
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
JP2014229767A (ja) * 2013-05-23 2014-12-08 三菱電機株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2017034019A (ja) * 2015-07-30 2017-02-09 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
JP2018056379A (ja) * 2016-09-29 2018-04-05 富士通株式会社 化合物半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251456A (ja) * 2009-04-14 2010-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011044647A (ja) * 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP2013168433A (ja) * 2012-02-14 2013-08-29 Toshiba Corp 窒化物半導体装置および窒化物半導体装置の製造方法
JP2014045174A (ja) * 2012-08-01 2014-03-13 Sharp Corp 窒化物半導体装置
US9917182B1 (en) * 2016-09-09 2018-03-13 Kabushiki Kaisha Toshiba Semiconductor device
JP2018163923A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
US20190385859A1 (en) * 2018-06-13 2019-12-19 Sumitomo Electric Device Innovations, Inc. Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JPWO2021140632A1 (zh) 2021-07-15
WO2021140632A1 (ja) 2021-07-15
DE112020006478T5 (de) 2022-11-10
JP6793887B1 (ja) 2020-12-02
US20220416031A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
CN101969071B (zh) 具有混合电极的晶体管与整流器及其制造方法
TWI512993B (zh) 電晶體與其形成方法與半導體元件
EP2157612B1 (en) Semiconductor device
JP5577681B2 (ja) 半導体装置
US10784361B2 (en) Semiconductor device and method for manufacturing the same
JP2016167600A (ja) フィールドプレートを有する半導体デバイス
JP2008235613A (ja) 半導体装置
JP2012523701A (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
CN104022151B (zh) 半导体器件及其制造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
CN101924128A (zh) 场效应晶体管
CN108649071A (zh) 半导体器件及其制造方法
CN107204367A (zh) 半导体结构及其制造方法
TW201417153A (zh) 化合物半導體裝置及其製造方法
US10243049B2 (en) Nitride semiconductor device
US10872967B2 (en) Manufacturing method of semiconductor device
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
JP6793887B1 (ja) 半導体装置およびその製造方法
US12046669B2 (en) HEMT and method of fabricating the same
JP2002329863A (ja) 半導体装置及びその製造方法
JP2017143231A (ja) 半導体装置
CN105470304B (zh) 半导体装置及其制造方法
CN106558601A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination