JP5347228B2

JP5347228B2 - 電界効果トランジスタ

Info

Publication number: JP5347228B2
Application number: JP2007053889A
Authority: JP
Inventors: 広信宮本; 裕二安藤; 隆井上; 達峰中山; 康宏岡本; 彰男分島; 一樹大田; 康裕村瀬; 勝己山之口
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2013-11-20
Anticipated expiration: 2027-03-05
Also published as: JP2008218696A

Description

本発明は、電界効果トランジスタに関し、特にＳｉＮ膜などの絶縁膜によって表面が被覆された窒化物半導体電界効果トランジスタに関するものである。

図６は、従来技術によるヘテロ接合電界効果トランジスタ（Hetero-Junction Field Effect Transistor;以下HJFETという）の断面構造図である。このような従来技術のHJFETは、例えば非特許文献１に報告されている。このHJFETは、サファイアあるいはＳｉＣからなる基板１の上に緩衝層２が形成されている。緩衝層2の上にGａNチャネル層3が形成され、その上にＡｌGａN電子供給層4が形成されている。その上にソース電極5とドレイン電極6が形成されており、これらの電極はＡｌＧａN電子供給層4にオーム性接触している。また、ソース電極5とドレイン電極6の間にゲート電極7が形成され、このゲート電極はＡｌGａN電子供給層4にショットキー性接触している。最上層には表面保護膜としてＳｉN膜１０が形成されている。

このようなＡｌＧａＮ/ＧａＮＨＪＦＥＴにおいては、電流コラプス量とゲート耐圧の間にトレードオフが存在し、その制御が非常に困難である。ＡｌＧａＮ/ＧａＮヘテロ接合においては、自発分極とＡｌＧａＮ層とＧａＮ層の格子不整合に起因するストレスによってピエゾ分極が発生し、ＡｌＧａＮ/ＧａＮ界面に2次元電子ガスが供給される。そのため表面電荷に敏感となり、ＡｌＧａＮ表面状態がＨＪＦＥＴの素子特性に大きな影響を与える。コラプスとは、ＨＪＦＥＴが大信号動作する際に、表面トラップの応答によって表面に負電荷が蓄積された状態になり、最大ドレイン電流が抑制される現象である。コラプスが顕著になると大信号動作時のドレイン電流が抑制されるため、飽和出力が低下する。図６は、コラプス量を示すコラプス係数の算出方法を説明するための説明図である。コラプス係数（ＣＦ）は、Ｖｄｓが10Ｖを越えることのない条件でトランジスタを動作させた後のＶｄｓ＝10Ｖとしたときの最大電流：Ｉｍａｘ（10Ｖ）と、Ｖｄｓを80Ｖに達するまで上昇させてトランジスタを動作させた後にＶｄｓ＝10Ｖとしたときの最大電流：との変化の割合を示す係数である。すなわち、ＣＦ＝［｛Ｉｍａｘ（10Ｖ）−Ｉｍａｘ（80Ｖ）｝/Ｉｍａｘ（10Ｖ）］ｘ100である。このコラプス係数は素子表面にＳｉＮ膜がない場合（膜厚0nm）では60%以上であるが、ＳｉＮ膜厚100nmでは10％以下に抑制できる。このように、素子の表面状態に敏感なＧａＮトランジスタでは、素子の表面にＳｉＮ膜を形成すると、ＳｉＮ膜によってＡｌＧａＮ表面が保護されるため、表面準位による負電荷の発生を抑制する効果があり、コラプス量を減らすことができるのである。一方、適度な表面負電荷はゲート-ドレイン間の電界集中を緩和し、ゲート耐圧を高める効果がある。このため、ＳｉＮ膜でＡｌＧａＮ表面を保護した場合、表面負電荷が打ち消されると、ゲート-ドレイン間の電界集中が顕著になり、ゲートリーク電流が増加する問題があった。

ゲートリーク電流が増加する機構は現在明らかにされていないが、ＳｉN/ＡｌＧａNの界面準位が低くゲート電極のドレイン端に電界集中が発生して起こるという考えやＳｉＮ/ＡｌＧａＮ表面にＮ空孔が発生して高濃度のn型層となるためトンネル電流が流れる等の考えがある。この課題を解決するための技術として、例えば特許文献１には、ＳｉＮ保護膜中の水素含有量を１５％以下すると、ＳｉＮ保護膜中に水素が存在することで生じる窒化物半導体表面の状態変化と表面欠陥準位の荷電状態の変化が抑制され、ゲート漏れ電流と電流コラプスとをユーザの特性要求を満足させるレベルにまで抑制することが可能となることが開示されている。
Y.Ando et al., IEDM 01-381〜384, ２００１特開２００５−２８６１３５号公報

上記したように、窒化物半導体の表面をＳｉＮ膜で被覆した電界効果トランジスタでは、電流コラプスは低減することができるもののゲート漏れ電流が増加してしまうという問題があった。一方、特許文献１に開示されたように、ＳｉＮ保護膜中の水素含有量を１５％以下すると、ゲート漏れ電流と電流コラプスとをユーザの特性要求を満たすレベルにまで抑制することが可能である。しかし、通常のシランガス（ＳｉＨ_４）、アンモニアガス（ＮＨ_３）、窒素ガス（Ｎ_２）を用いたプラズマCVD成長方法では、成膜したＳｉＮ膜には１５％前後の水素が含有されやすく水素濃度低減にはアンモニアガス（ＮＨ_３）対する窒素ガス（Ｎ_２）の比率を大幅に上げる必要がある。この時、Ｎ_２ガスはＮＨ_３に比べて分解しにくくＳｉＮ膜に対して十分なＮが供給できずにＳｉＮ膜のＮが不足して十分な絶縁性が再現性良く得られないことが問題となる。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、電流コラプスとゲートリーク電流のトレードオフを解決し高い高周波パワー特性を有する窒化物半導体トランジスタを制御性良く提供できるようにすることである。

上記の目的を達成するため、本発明によれば、第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上にこれと接してフッ素を含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ、が提供される。

また、上記の目的を達成するため、本発明によれば、第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上にこれと接してフッ素とカーボンを含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ、が提供される。

また、上記の目的を達成するため、本発明によれば、第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第２の窒化物半導体に接する第１層がフッ素を含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ、が提供される。

また、上記の目的を達成するため、本発明によれば、第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第２の窒化物半導体に接する第１層がフッ素とカーボンを含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ、が提供される。

そして、好ましくは、前記フッ素を含有する絶縁膜でのフッ素の含有量が５atom ％以下である。また、一層好ましくは、前記フッ素を含有する絶縁膜でのフッ素の含有量が0.001atom ％以上である。

ＡｌＧａＮ電子供給層の表面をＳｉＮ膜で被覆した従来例では、図１（ｂ）のエネルギーバンド図に示すように、ＡｌＧａＮ電子供給層の界面電位が低下し、ＡｌＧａＮ層とＳｉＮ膜との界面に電荷がたまる。その結果、図６に示されるように、大きな表面リーク電流１１が流れる。而して、本発明によると、ＳｉＮ膜などの表面保護絶縁膜にフッ素が添加される。アイイーイーイーエレクトロンデバイスレター２６巻７号４３５ページには、ゲート電極形成前に直下のＡｌGaN表面にフッ素（F)を含む反応性ガスのプラズマ処理をすることによりＡｌGaN層中にフッ素（F）が進入して負の電荷が形成され、ゲート電極形成後しきい値電圧が正側に移動することが報告されている。本発明の構成を用いれば、ゲート電極直下ではなく、ソース電極、ゲート電極、ドレイン電極間の絶縁膜/ＡｌＧａＮ電子供給層４界面に存在するイオン化したフッ素（F)およびＡｌＧａＮ電子供給層４中に拡散したフッ素（F)イオンにより、従来の絶縁膜で問題となった絶縁膜/ＡｌＧａＮ電子供給層４界面電位の低下を防ぐことができる。すなわち、フッ素が添加されたことにより、図１（ａ）のエネルギーバンド図に示されるように、ＡｌＧａＮ電子供給層の界面電位が持ち上げられ界面電荷が解消される。このため、逆方向電圧印加時にゲート電極界面に電界が集中するのが抑えられ、逆方向リーク電流が低減できる。本発明によると、表面リーク電流が従来構成の1/100程度ないしそれ以下に低減され、高電圧動作が可能となり高周波の出力特性が格段に向上する。その一方で、本発明の電界効果トランジスタではＡｌＧａＮ電子供給層の表面がＳｉＮ膜によって被覆されているので、電流コラプスを低減することができる。また、このＳｉＮ膜は、容易に再現性よく形成することができる。よって、本発明によると、電流コラプスが低くかつゲートリーク電流が低減した、高周波パワー特性の良好なトランジスタを再現性良く提供することが可能になる。

次に、本発明の実施の形態を図面を参照して詳細に説明する。
（第1の実施の形態)
図２は、本発明の窒化物半導体電界効果トランジスタの第１の実施の形態を示す断面図である。図２に示されるように、基板1上には、緩衝層２、ＧａＮチャネル層３、ＡｌＧａＮ電子供給層４が順次成長させられている。ＡｌＧａＮ電子供給層４の表面にはソース電極５、ドレイン電極６およびゲート電極７が形成され、露出したＡｌＧａＮ電子供給層４の表面は、フッ素を含むフッ素含有絶縁膜８により被われている。
ここで、基板としては、ＳｉＣ基板、サファイア基板、シリコン基板、ＺｎＯ基板等、ＧａＮを結晶成長させることのできる基板であれば利用可能である。また、緩衝層２としては、ＧａＮあるいはＡｌNなどの格子定数がＧａNに近い材料が選択される。フッ素含有絶縁膜８の絶縁物材料としては、ＳｉNが好ましく用いられるが、Ａｌ_２Ｏ_３やＨｆＯ膜などの高誘電率、高エネルギーバンドギャップ材料も使用が可能である。フッ素含有絶縁膜８の望ましい膜厚は50〜200ｎｍである。

フッ素含有絶縁膜８内での望ましいフッ素濃度は、５atom％以下である。これ以上になると、絶縁膜の特性が劣化して絶縁膜本来の電気的絶縁性、表面形状、耐湿性を維持できなくなるからである。
一方で、絶縁膜中のフッ素濃度は表面電位を持ち上げるのに十分な値が必要であり、以下のように下限値が選定される。ｄ１はフッ素を含む絶縁膜の厚さ、Ｎはフッ素濃度とするとＡｌＧａＮ電子供給層４の表面に発生する分極電荷は１ｘ１０^１３ｃｍ^−２程度であり、この値を表面状態によって変化させるのであるから、絶縁膜の厚さｄ１とフッ素濃度Ｎの積ｄ１ｘＮが１ｘ１０^１３ｃｍ^−２以上であることが必要となる。例えば絶縁膜の厚さが１００ｎｍであるとすると、必要なフッ素濃度は１ｘ１０^１８ｃｍ^−３以上となる。ここで、絶縁膜母材の原子密度が１ｘ１０^２３ｃｍ^−３であると見積もると、上記１ｘ１０^１８ｃｍ^−３以上は、0.001atom％以上に相当することになる。
フッ素含有絶縁膜８には、フッ素に加えカーボン（C）を添加されていてもよい。フッ素含有絶縁膜８内での望ましいC濃度は、５atom％以下である。これ以上添加しても特に特性の改善は望めず、かえって、絶縁膜の特性が劣化して絶縁膜本来の電気的絶縁性、表面形状、耐湿性を維持できなくなるからである。

（第２の実施の形態)
図３は、本発明の窒化物半導体電界効果トランジスタの第２の実施の形態を示す断面図である。図３に示されるように、基板1上には、緩衝層２、ＧａＮチャネル層３、ＡｌＧａＮ電子供給層４が順次成長させられている。ＡｌＧａＮ電子供給層４の表面にはソース電極５、ドレイン電極６およびゲート電極７が形成され、露出したＡｌＧａＮ電子供給層４は、フッ素を含むフッ素含有絶縁膜８とその上を覆う上層絶縁膜９とからなる多層絶縁膜により被われている。
ここで、トランジスタ表面を覆う保護絶縁膜以外の構成は、図２に示される第１の実施の形態の場合と同様であるので、多層絶縁膜についてのみ説明することにする。フッ素含有絶縁膜８の絶縁物材料としては、ＳｉNが好ましく用いられるが、Ａｌ_２Ｏ_３やＨｆＯ膜などの高誘電率、高エネルギーバンドギャップ材料も使用が可能である。フッ素含有絶縁膜８の望ましい膜厚は50〜150ｎｍである。フッ素含有絶縁膜８内での望ましいフッ素濃度は、第１の実施の形態の場合と同様に、0.001atom％以上、５atom％以下である。フッ素含有絶縁膜８には、５atom％以下の濃度でカーボンが添加されていてもよい。
上層絶縁膜９は、フッ素が添加されていない絶縁膜で構成され、好ましくはＳｉＮ、ＳｉＯＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＨｆＯなどにより形成される。その望ましい膜厚は、30〜150ｎｍである。例えば、寄生容量を低く抑えたい用途の場合、誘電率の低いＳｉＯ_２を用いて、ＳｉＮ-Ｆ/ＳｉＯ_２構造の多層膜を用い、また、耐湿性を高めたいのであれば、ＳｉＮ-Ｆ/ＳｉN構造の多層膜を用いるなど、用途に応じて適宜の材料を選定すればよい。また、上記の絶縁材料を組み合わせ使用して、上層絶縁膜９自体を２層以上の多層膜として、様々な要求に応えられるようにしてもよい。例えば、ＳｉＮ-Ｆ/ＳｉＯ_２/ＳｉＮ、ＳｉＮ-Ｆ/Ａｌ_２Ｏ_３/ＳｉＮ、ＳｉＮ-Ｆ/ＨｆＯ/ＳｉＮなどにより表面保護膜を構成してもよい。

次に、具体的な実施例について説明する。実施例１のデバイス構造は、図２に示される第1の実施の形態のものである。基板1として高抵抗ＳｉC基板を用い、緩衝層２として、ＡｌNバッファ層を4nm、ＧａＮチャネル層３としてＧａＮ層を２０００ｎｍ、ＡｌＧａＮ電子供給層４としてＡｌ組成比0.25のＡｌＧａＮを厚さ30nmに、それぞれ有機金属気相成長法により、結晶成長させた。ソース電極５、ドレイン電極６としてここではＴｉ、Ａｌを蒸着し、リフトオフ工程を用いてパターン形成した後窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μｍのゲート電極７を、Ｎｉを２０ｎｍ、Ａｕを２００ｎｍを蒸着し、リフトオフして形成した。
その後、フッ素含有絶縁膜８としてＳｉN-Fをここでは１００ｎｍの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＳｉF_４ガスは０．１から５ＳＣＣＭの範囲、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＰＲパワー２００Ｗで形成した。

本発明の効果を比較するために、その後フッ素を含まない絶縁膜としてＳｉN膜１０を、並行平板電極を有するプラズマCVD装置を用いて、N_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＲＦパワー２００Ｗで、100ｎｍの膜厚に形成し、図6のデバイス構造のトランジスタを形成した。また、比較のために表面保護膜を形成しない試料も従来例として用意した。
図４に、フッ素（Ｆ）を含むＳｉＮ膜をＳｉF_４のガス流量０．２ＳＣＣＭで成膜した本実施例のトランジスタと従来構造のトランジスタとのゲートリーク電流特性評価結果を示す。本実施例トランジスタのＳｉＮ膜中のＦ濃度は、分析の結果１ｘ１０^１９ｃｍ^−３であった。従来技術のＦを含まないＳｉＮを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本発明の実施例では、リーク電流が大幅に低減されるため（概略２桁）、良好な高周波の出力特性が得られた。
上記実施例ではにフッ素（Ｆ）を含むＳｉＮ膜をＳｉF_４のガス流量０．２ＳＣＣＭで成膜したが、成膜時のＳｉF_４ガス流量を４ＳＣＣＭとした試料ではＳｉＮ中のＦ濃度が８％となりそのときのＳｉＮは表面形状が粗く、電気的抵抗も十分高く無くゲートリーク電流増加した。

実施例２のデバイス構造を図２に示す。基板1として高抵抗ＳｉC基板を用い、緩衝層２としてＡｌNバッファ層を4nm、ＧａＮチャネル層３としてＧａＮ層を２０００ｎｍ、ＡｌＧａＮ電子供給層４としてＡｌ組成比0.25のＡｌＧａＮ層を30nmの厚さに、それぞれ有機金属気相成長法により形成した。ソース電極５、ドレイン電極６としてここではＴｉ、Ａｌ金属を蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μｍのゲート電極７を、Ｎｉを２０ｎｍ、Ａｕを２００ｎｍの膜厚にそれぞれ蒸着し、リフトオフして形成した。その後フッ素含有絶縁膜８としてＳｉN -Ｃ−Fを例えば並行平板電極を有するプラズマCVD法を用いてN_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＣＦ_４ガスは、０．１から５ＳＣＣＭの範囲、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＰＲパワー２００Ｗで形成した。

本発明の効果を比較するため、フッ素を含まないＳｉＮ膜１０としてＳｉNを、並行平板電極を有するプラズマCVD装置を用いて、N_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＲＦパワー２００Ｗで膜厚100ｎｍに形成し、図６に示されるデバイス構造のトランジスタを形成した。また、比較のために、表面保護膜を形成しない試料も従来例として用意した。
図５に、本実施例のトランジスタと従来構造のトランジスタのゲートリーク電流特性評価結果を示す。本実施例トランジスタのＳｉN -Ｃ−F膜中のＦ濃度、Ｃ濃度は分析の結果それぞれ１ｘ１０^１９ｃｍ^−３、５ｘ１０^１８ｃｍ^−３であった。ＳｉＮ膜中にＦだけでなく、電子を捕らえる準位を形成する不純物Ｃを含み、捕らえられた電子の負の電荷によりＳｉＮ/ＡｌＧａＮ界面が持ち上げられるため更にゲートリーク電流が低減できた。従来技術のＦを含まないＳｉＮを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方本発明の実施例では、リーク電流が1/100以下に低減されるため、良好な高周波の出力特性が得られた。

実施例3のデバイス構造を図３に示す。基板1として高抵抗ＳｉＣ基板を用い、緩衝層２としてＡｌNバッファ層を4nm、ＧａＮチャネル層３としてＧａＮ層を２０００ｎｍ、ＡｌＧａＮ電子供給層４としてＡｌ組成比0.25のＡｌＧａＮ層を、30nmの厚さにそれぞれ有機金属気相成長法により形成した。ソース電極５、ドレイン電極６としてここではＴｉ、Ａｌを蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μｍのゲート電極７を例えばＮｉを２０ｎｍ、Ａｕを２００ｎｍの膜厚に蒸着し、リフトオフして形成した。その後、フッ素含有絶縁膜８としてＳｉN -Fを、５０ｎｍの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＳｉF_４ガス０．２ＳＣＣＭ、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＲＦパワー２００Ｗで形成し、一度放電を停止してＳｉF_４ガスの流量のみを０ＳＣＣＭとし他の条件を変えることなく再び成膜を開始して上層絶縁膜９としてＳｉＮ膜を５０ｎｍの膜厚に形成した。

本発明の効果を比較するため、その後フッ素を含まない絶縁膜としてＳｉN膜１０を１００ｎｍの厚さに、並行平板電極を有するプラズマCVD装置を用いて、N_２希釈２％のＳｉH_４ガス２００ＳＣＣＭ、１００％ＮＨ_３ガス５０ＳＣＣＭ、N_２ガス５００ＳＣＣＭを流して基板温度３００℃、ＰＲパワー２００Ｗで形成し、図６に示されるデバイス構造のトランジスタを形成した。
フッ素（Ｆ）を含むＳｉＮ膜をＳｉF_４のガス流量０．２ＳＣＣＭで成膜した本発明のトランジスタと従来構造のトランジスタのゲートリーク電流特性を評価した。ＳｉＮ−Ｆ膜中のＦ濃度は分析の結果１ｘ１０^１９ｃｍ^−３であった。図４と同様に従来技術のＦを含まないＳｉＮを有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本実施例では、リーク電流が大幅に低減されるため、良好な高周波の出力特性が得られた。また表面のＳｉＮ膜は従来成長条件の中から長期信頼性に優れた条件にて成膜も可能となる利点を有している。

実施例４のデバイス構造を図２に示す。基板1として高抵抗ＳｉＣ基板を用い、緩衝層２としてＡｌNバッファ層を4nm、ＧａＮチャネル層３としてＧａＮ層を２０００ｎｍ、ＡｌＧａＮ電子供給層４としてＡｌ組成比0.25のＡｌＧａＮ層を30nmの厚さに、それぞれ有機金属気相成長法により形成した。ソース電極５、ドレイン電極６としてここではＴｉ、Ａｌを蒸着し、リフトオフ工程を用いてパターン形成した後、窒素雰囲気中650℃で熱処理することによりオーミックコンタクトを形成した。ゲート長Lg=0.5μｍのゲート電極７を、Ｎｉを２０ｎｍ、Ａｕを２００ｎｍの膜厚に蒸着し、リフトオフして形成した。その後フッ素含有絶縁膜８としてＡｌ_２Ｏ_３-Fをここでは１００ｎｍの厚さに、Ａｌ_２Ｏ_３をターゲットとしてＥＣＲ（Electron Cyclotron Resonance）スパッタ法を用いて、Ａｒガス２０ＳＣＣＭ、ＣＦ_４ガス０．２ＳＣＣＭ、基板温度２００℃、ＥＣＲパワー２００Ｗで形成した。

本発明の効果を比較するため、実施例４と同一構造のトランジスタ上にフッ素を含まない絶縁膜としてＡｌ_２Ｏ_３膜を１００ｎｍの厚さに、Ａｌ_２Ｏ_３をターゲットとしてＥＣＲスパッタ法を用いてＡｒガス２０ＳＣＣＭ、基板温度２００℃、ＥＣＲパワー２００Ｗで形成した試料を用意した。
フッ素（Ｆ）を含むＡｌ_２Ｏ_３膜を成膜した本実施例のトランジスタと従来構造のトランジスタのゲートリーク電流特性評価を行なった。膜中のＦ濃度は分析の結果４ｘ１０^１８ｃｍ^−３であった。図４と同様に従来技術のＦを含まないＡｌ_２Ｏ_３を有するトランジスタではゲートリーク電流が多く良好な高周波の出力特性が得られなかった。一方、本発明の実施例では、リーク電流が大幅に低減されるため、良好な高周波の出力特性が得られた。またＡｌ_２Ｏ_３の代わりにＥＣＲスパッタ法により成膜したＨｆＯ膜でも同様のＦ添加効果があった。また、Ａｌ_２Ｏ_３膜やＨｆＯ膜にフッ素に加えカーボンを添加しても同様の効果があった。

本発明の効果と従来例の問題点を説明するための、本発明と従来のトランジスタとのエネルギーバンド図。本発明の第１の実施の形態の構造を示す断面図。本発明の第２の実施の形態の構造を示す断面図。本発明の実施例１と従来例のゲートリーク電流特性図。本発明の実施例２と従来例のゲートリーク電流特性図。従来例の構造断面図。従来技術の問題点である電流コラプスを説明する図。

符号の説明

１基板
２緩衝層
３ＧａＮチャネル層
４ＡｌＧａＮ電子供給層
５ソース電極
６ドレイン電極
７ゲート電極
８フッ素含有絶縁膜
９上層絶縁膜
１０ＳｉＮ膜
１１表面リーク電流

Claims

第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上にこれと接してフッ素を含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ。
第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上にこれと接してフッ素とカーボンを含有する絶縁膜を備えている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ。
第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第２の窒化物半導体に接する第１層がフッ素を含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素を含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ。
第１の窒化物半導体上にこれと接して該第１の窒化物半導体よりもエネルギーバンドギャップが広い第２の窒化物半導体が形成され、該第２の窒化物半導体に接してソース電極、ドレイン電極およびゲート電極が形成され、前記第２の窒化物半導体の結晶表面上に多層構造の絶縁膜が形成され前記第２の窒化物半導体に接する第１層がフッ素とカーボンを含有する絶縁膜で構成されている電界効果トランジスタにおいて、前記フッ素とカーボンを含有する絶縁膜でのフッ素の含有量が５atom ％以下、0.001atom ％以上であることを特徴とする電界効果トランジスタ。
前記カーボンを含有する絶縁膜でのカーボンの含有量が５atom ％以下であることを特徴とする請求項２または４のいずれかに記載の電界効果トランジスタ。
前記フッ素を含有する絶縁膜、または、前記フッ素とカーボンを含有する絶縁膜が、窒化珪素（ＳｉＮ）膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜または酸化ハフニウム（ＨｆＯ）膜のいずれかであることを特徴とする請求項１から５のいずれかに記載の電界効果トランジスタ。
前記多層構造の絶縁膜を構成するために、前記フッ素を含有する絶縁膜、または、前記フッ素とカーボンを含有する絶縁膜と積層された他の絶縁膜が、酸化珪素（ＳｉＯ_２）膜、酸窒化珪素（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ_２Ｏ_３）膜、酸化ハフニウム（ＨｆＯ）膜または窒化珪素（ＳｉＮ）膜の中のいずれか１層または複数層であることを特徴とする請求項３から６のいずれかに記載の電界効果トランジスタ。