JP2008078526A

JP2008078526A - 窒化物半導体装置及びその製造方法

Info

Publication number: JP2008078526A
Application number: JP2006258367A
Authority: JP
Inventors: Atsushi Nakagawa; 敦中川
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2006-09-25
Filing date: 2006-09-25
Publication date: 2008-04-03

Abstract

【課題】リーク電流を低減して高耐圧化を実現し、また周波数分散の制御を可能とし、さらにまた閾値電圧の制御が容易な窒化物半導体装置及びその製造方法を提供する。
【解決手段】基板上に積層したIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、第１の窒化物半導体層上に第１の窒化物半導体層の成膜温度より低い温度で積層したIII−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層と、制御電極形成領域の第２の窒化物半導体層上に積層したIII−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層と、第３の窒化物半導体層にオーミック接触する制御電極とを備える。
【選択図】図１

Description

本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（Field Effect Transistor）のような制御電極を有するノーマリーオフ型の窒化物半導体装置及びその製造方法に関する。

図７は、従来のIII−Ｖ族窒化物半導体からなる窒化物半導体装置の断面図を示している。図７に示す窒化物半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０４、ノンドープ窒化アルミニウムガリウムからなるショットキ層１０５が順次積層した構造となっており、チャネル層１０３とキャリア供給層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。この窒化物半導体装置では、ショットキ層１０５の一部にリセス構造１０８を設け、このリセス構造１０８内にショットキ接触するゲート電極１０６（制御電極）に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。またリセス構造１０８を備えることにより、ノーマリーオフ動作を可能としている。この種の半導体装置は、例えば非特許文献１に開示されているような様々な構造が提案されている。
T. Kawasaki他２名「Normally-off AlGaN/GaN HENT with Recessed Gate for High Power Applications」、Extended Abstracts of the 2005 International Conference on SOLID STATE DEVICES AND MATERIALS,KOBE,2005、応用物理学会固体素子・材料コンファレンス、２００５年９月１３日、ｐ．２０６−２０７

このような従来の窒化物半導体装置の耐圧は、ゲート金属と窒化物半導体層との接触で形成されるショットキ特性に大きく左右されていた。一般的に窒化物半導体層、例えば窒化アルミニウムガリウム層や窒化ガリウム層上に形成されるゲート金属のショットキ特性は、高いゲートリーク電流が見られ、これが衝突イオン化のトリガーとなり、高出力素子の窒化物半導体装置の重要なパラメータであるオフ耐圧（ＦＥＴがオフ状態でのドレイン耐圧）を予想される数値よりも低下させて、ワイドギャップ材料の高耐圧という性能を十分に引き出すことができないという問題があった。

また窒化アルミニウムガリウム層や窒化ガリウム層などの窒化物半導体層上にゲート電極を形成した半導体装置は、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぎ、電流−電圧特性の周波数分散が生じるという問題があった。

さらにリセス構造のゲート電極を備えるノーマリーオフ動作の窒化物半導体装置では、厚さ２５ｎｍ程度のショットキ層１０５を、厚さ１０ｎｍ程度までドライエッチングしてリセス構造を形成していた。しかし、その制御性は不十分であり、閾値電圧(Ｖｔｈ)の制御が困難であった。またドライエッチングによるダメージにより、ゲートリーク電流が増大する課題も抱えていた。さらにまたショットキ障壁が１.０ｅＶ程度であるので、ゲート電極に印加できる正電圧は１．５Ｖ程度と小さい値であるので、ノーマリーオフ動作のＦＥＴの閾値電圧（Ｖｔｈ）をシリコンＭＯＳＦＥＥＴやＩＧＢＴのように１Ｖを超えるような大きな値にすることが困難であり、また十分なドレイン電流が得られないという問題があった。

本発明は、窒化物半導体層に形成される制御電極のリーク電流を大幅に低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現することができる窒化物半導体装置及びその製造方法を提供することを目的とする。また、周波数分散の抑制を可能とし、再現性良くノーマリーオフ動作を実現できる窒化物半導体装置及びその製造方法を提供することを目的とする。さらにまた本発明は、閾値電圧の制御が容易な窒化物半導体装置及びその製造方法を提供することを目的とする。

上記目的を達成するため、本願請求項１に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層上に前記第１の窒化物半導体層の成膜温度より低い温度で積層した前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層と、制御電極形成領域の前記第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層と、前記第３の窒化物半導体層にオーミック接触する制御電極とを備えたことを特徴とするものである。

本願請求項２に係る発明は、請求項１記載の窒化物半導体装置において、前記第３の窒化物半導体層は、前記制御電極形成領域のみ前記第２の窒化物半導体層を除去して露出した前記第１の窒化物半導体層上、あるいは更に表面の一部を除去した前記第１の窒化物半導体層上に積層していることを特徴とするものである。

本願請求項３に係る発明は、請求項１または２いずれか記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を備えたことを特徴とするものである。

本願請求項４に係る発明は、請求項１乃至３いずれか記載の窒化物半導体装置において、前記第２の窒化物半導体層上にオーミック接触するオーミック電極を備えたことを特徴とするものである。

また本願請求項５に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、該第２の窒化物半導体層上に、制御電極形成領域を開口したマスク膜を形成する工程と、該マスク膜を用いて前記第２の窒化物半導体層上に、あるいは該マスク膜を用いて前記開口内の前記第２の窒化物半導体層を除去して露出した前記第１の窒化物半導体層上に、あるいは更に表面の一部を除去した前記第１の窒化物半導体層上に、前記III−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層を選択的に形成する工程と、該第３の窒化物半導体層上に、該第３の窒化物半導体層とオーミック接触する制御電極を形成する工程とを含むことを特徴とするものである。

本願請求項６に係る発明は、請求項５記載の窒化物半導体装置の製造方法において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップをもつ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を形成する工程を含むことを特徴とするものである。

本願請求項７に係る発明は、請求項５または６いずれか記載の窒化物半導体装置の製造方法において、前記第２の窒化物半導体層上にオーミック接触するオーミック電極を形成する工程を含むことを特徴とするものである。

本発明の窒化物半導体装置は、ｐ型の導電性を有する窒化物半導体層（第３の窒化物半導体層）とこれにオーミック接触する制御電極を、少なくともアルミニウムを含まない、絶縁性の高い微結晶構造の窒化物半導体層（第２の窒化物半導体層）に接触させる構造とするため、リーク電流を少なくすることができる。

本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極を形成することができ、低オン抵抗化を実現することができる。

また本発明によれば、拡散電位が大きくなり（具体的は、ｐ型ＧａＮ上に制御電極を形成した場合、拡散電位は３Ｖ以上）、従来のショットキ接合の制御電極と比べて、容易にノーマリーオフ動作を実現することができ、またノーマリーオフ動作にもかかわらず、高いドレイン電流が得られることも確認された。

また本発明の窒化物半導体装置は、少なくともアルミニウムを含まない、絶縁性の高い微結晶構造の窒化物半導体層（第２の窒化物半導体層）の一部を除去して、ｐ型の導電性を有する窒化物半導体層（第３の窒化物半導体層）とこれにオーミック接触する制御電極を、下層の窒化物半導体層（第１の窒化物半導体層）に直接接触させる構造とする場合でも、リーク電流を少なくすることができる。

本発明の制御電極をＦＥＴあるいはＨＥＭＴ等のゲート電極とした場合も、ゲートリーク電流が減少する。さらにチャネルでの衝突イオン化が抑制されることにより、高耐圧化を実現できる。またゲート−ドレイン電極の間に絶縁性の高い微結晶構造からなる窒化物半導体層を備える構造とするため、ゲート−ドレイン電極の間の表面準位にトラップされる電子の抑制若しくは表面準位密度の低減により電流コラプス現象が抑制され、高周波特性も改善される。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極を形成することもでき、低オン抵抗化を実現することもできる。

特に第３の窒化物半導体層を第１の窒化物半導体層に接触させる構造とした場合、閾値電圧を１Ｖ以上の大きな値とすることができ、ノイズに強いスイッチングトランジスタとして好適となる。

さらに本発明の窒化物半導体装置の製造方法は、通常の半導体装置の製造工程に従い形成することができ、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。

以下、本発明の窒化物半導体装置及びその製造方法について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例に取り、詳細に説明する。

図１は本発明の第１の実施例のＨＥＭＴの断面図、図２はその製造方法の説明図である。以下、製造工程に従い、説明する。まず、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（有機金属化学的気相堆積）法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するバリヤ層（キャリア供給層）のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３（第４の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ２５ｎｍのノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバリヤ層１４（第１の窒化物半導体層）とを基板温度１０８０℃で順次積層成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなるキャップ層１５（第２の窒化物半導体層）を成長させる（図２ａ）。

キャップ層１５上にプラズマＣＶＤ法等により酸化珪素（ＳｉＯ₂）膜からなる誘電体膜１６を形成し、ゲート電極形成領域を開口するように誘電体膜１６をドライエッチングにより除去して凹部１６ａを形成する。この誘電体膜１６（マスク膜）をマスクとして使用し、ＭＯＣＶＤ法により、成長温度１０８０℃として厚さ５０ｎｍのｐ型不純物としてマグネシウム（Ｍｇ）を５×１０¹⁹／ｃｍ³ドープしたｐ型窒化ガリウム層１７（第３の窒化物半導体層）を凹部１６ａのみに選択的に成長させる（図２ｂ）。

通常のリソグラフィー技術を用いて凹部１６a上にフォトレジストの開口部を形成してニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなる金属を蒸着し、リフトオフ法によりｐ型窒化ガリウム１７にゲート電極１８形成する。その後、熱処理を行い、ｐ型窒化ガリウム層１７にゲート電極１８をオーミック接触させる（図２ｃ）。キャップ層１５上に形成された誘電体膜１６をエッチング除去し、露出したキャップ層１５上にチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）からなるソース電極１９ａ、ドレイン電極１９ｂを形成する。その後、熱処理を行い、キャップ層１５にオーミック接触を形成し、図１に示す構造の窒化物半導体装置を形成することができる（図２ｄ）。

キャップ層１５は、ＭＯＣＶＤ法によりバリヤ層１４の成膜温度より５００℃程度低い温度で成膜することにより、微結晶構造からなり、高い絶縁性の窒化物半導体層となる。具体的には、比抵抗が１０⁹Ωｃｍ以上の高抵抗となっている。

このように形成した窒化物半導体装置のゲート−ソース電極間の電流−電圧特性を図３に示す。図３において、横軸はゲート−ソース電圧Ｖｇｓ（Ｖ）を、縦軸はゲート電流Ｉｇ（Ａ）を示している。比較のため、キャップ層１５をバリヤ層１４と同じ温度、成膜条件で成膜させたノンドープ窒化アルミニウムガリウムからなる窒化物半導体層とし、同じ構造のゲート電極を形成した場合の電流−電圧特性を従来例として示している。両者を比較した場合、本実施例の窒化物半導体装置の方が、絶縁特性が優れているため、２桁以上ゲート電流（ゲートリーク電流）が低減していることがわかる。ゲートリーク電流の低減に伴い、チャネルでの衝突イオン化が抑制でき、その結果、オフ耐圧が従来の９０Ｖから１５０Ｖに改善された。窒化物半導体ＨＥＭＴのオフ耐圧は熱暴走ではなく、衝突イオン化が起因しており、ショットキ電極からチャネルに流れ込むトンネル電流に大きく支配されていることが報告されている（International Conference on Nitride Semiconductor, Nara, 2003, Tu-P2.067）。

図４は、ドレイン電流−電圧特性を示しており、ドレインのスイープ電圧が０Ｖ〜２０Ｖであり、ゲート電圧は０Ｖから＋３Ｖまでステップ１Ｖで変化させており、ノーマリーオフ動作が確認できた。また測定周期は１０ｍｓ、ゲート電圧はパルス幅３００μｓｅｃで印加され、ドレイン電圧はステップ的に０Ｖから４０Ｖに昇圧されたパルスＩ−Ｖ測定においても従来構造に比べて大幅に電流コラプスが抑制されることが確認できた。さらにまた、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

次に第２の実施例について図５を用いて説明する。前述の第１の実施例同様、炭化珪素（ＳｉＣ）からなる基板１１上に、ＭＯＣＶＤ（有機金属化学的気相堆積）法により、厚さ１００ｎｍ程度の窒化アルミニウム（ＡｌＮ）からなるバッファ層１２、後述するバリヤ層のエネルギーギャップより小さいエネルギーギャップを持ち厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３（第４の窒化物半導体層）、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１０ｎｍのノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバリヤ層１４（第１の窒化物半導体層）とを基板温度１０８０℃で順次積層成長させる。その後、基板温度を５５０℃として、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウムからなるキャップ層１５（第２の窒化物半導体層）を成長させる（図５a）。

キャップ層１５上にプラズマＣＶＤ法等により酸化珪素（ＳｉＯ₂）膜からなる誘電体膜１６を形成し、ゲート電極形成領域を開口するように誘電体膜１６をドライエッチングにより除去して凹部１６aを形成する。この誘電体膜１６（マスク膜）をマスクとして使用し、キャップ層１５をエッチング除去してバリヤ層１４を露出させる。その後、誘電体膜１６をマスクとして使用し、ＭＯＣＶＤ法により、成長温度１０８０℃として厚さ５０ｎｍのｐ型不純物としてマグネシウム（Ｍｇ）を５×１０¹⁹／ｃｍ³ドープしたｐ型窒化ガリウム層１７（第３の窒化物半導体層）を凹部１６aのみに選択的に成長させる（図５ｂ）。

通常のリソグラフィー技術を用いて凹部１６a上にフォトレジストの開口部を形成してニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなる金属を蒸着し、リフトオフ法によりｐ型窒化ガリウム１７にゲート電極１８を形成する。その後、熱処理を行い、ｐ型窒化ガリウム層１７にゲート電極１８をオーミック接触させる（図５ｃ）。キャップ層１５上に形成された誘電体膜１６をエッチング除去し、露出したキャップ層１５上にチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）からなるソース電極１９ａ、ドレイン電極１９ｂを形成する。その後、熱処理を行い、キャップ層１５にオーミック接触を形成することで、本実施例の窒化物半導体装置を形成することができる（図５ｄ）。

本実施例においても、上述の第１の実施例同様、ノーマリーオフ動作及び電流コラプスの抑制を確認できた。また、微結晶構造に窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。

次に第３の実施例について説明する。上述の実施例では、ゲート電極１８をキャップ層１５若しくはキャップ層１５のみを除去してバリヤ層１４上に形成する場合について説明した。しかし実施例では、図６に示すように、キャップ層１５を除去して露出したバリヤ層１４の一部を更にエッチングしてリセス構造とし、バリヤ層１４上にｐ型窒化ガリウム層１７を成長した構造とすることもできる。このような構造の窒化物半導体装置の製造工程では、上述の第２の実施例同様、誘電体膜１６をマスクとして使用し、キャップ層１５をエッチング除去してバリヤ層１４を露出させた後、露出したバリヤ層１４を所定の深さエッチング除去する工程を付加すればよい。その後、上述の第２の実施例同様、誘電体膜１６をマスクとして使用し、ＭＯＣＶＤ方により成長温度１０８０℃として厚さ５０ｎｍのｐ型窒化ガリウム層１７を選択的に成長させる。さらに、凹部１６a上にフォトレジストの開口部を形成してニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなる金属を蒸着し、リフトオフ法によりｐ型窒化ガリウム１７にゲート電極１８を形成し、熱処理を行い、オーミック接触させることにより制御電極を形成することができる。

本実施例においても、上述の第１及び第２の実施例同様、ノーマリーオフ動作及び電流コラプスの抑制が確認できた。また、微結晶構造の窒化物半導体層にオーミック接触する構造となり、低コンタクト抵抗のオーミック電極が形成できることが確認できた。更に本実施例では、リセス構造を導入することにより、ショットキ構造のＦＥＴの場合と比較して、1Ｖを超える閾値電圧を容易に実現できることが確認できた。

またリセス構造とすることにより、ｐ型窒化ガリウム１７上に形成したゲート電極１８の拡散電位が３Ｖ以上あることにより容易に１Ｖ以上の閾値電圧（Ｖｔｈ）を実現でき、同時に、ゲート・ソース間の２次元電子ガス濃度も十分であるので、ゲート・ソース間抵抗を小さくすることができることにより、高周波数特性やオン抵抗を改善できる。また従来のショットキゲートの１．０Ｖ程度のショットキ障壁高に比べて、本発明のゲート電極の拡散電位が３Ｖ以上あるので、要求されるリセス量の制御性も緩和される。

以上本発明の実施例について説明したが、本発明はこれらに限定されるものでなく、種々変更可能である。例えば、制御電極、オーミック電極の種類、キャップ層やバリヤ層の厚さ及び不純物濃度は、適宜選択、設定することができる。また、ＨＥＭＴ構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層（チャネル層、第１の窒化物半導体層に相当）とし、その上に上述のキャップ層１５（第２の窒化物半導体層に相当）が形成された構造のＦＥＴ構造とすることも可能である。また窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものではなく、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶化合物からなる層で形成することができる。上記実施例において使用した炭化珪素（ＳｉＣ）基板の代わりにサファイア基板を用いてもかまわない。その場合はバッファ層１２として低温成長の窒化ガリウム（ＧａＮ）を用いる方が好ましい。また炭化珪素（ＳｉＣ）基板の代わりにシリコン基板（Ｓｉ）を用いても構わない。

なお第２の窒化物半導体層について微結晶構造と説明したが、これは微結晶粒の集合体あるいはそれらの再配列化した構造であり、成長温度、成長時の雰囲気ガス組成、成長させる基板の種類などによって、結晶粒の大きさや配列等は変わるものであり、所望の絶縁特性（許容できるゲートリーク電流）が得られる範囲で、成長温度を制御することによって得られるものである。第２の窒化物半導体層の成長温度は、第１の窒化物半導体層の成長温度より４００℃程度以上低い温度に設定すると、ＨＥＭＴあるいはＦＥＴの制御電極を形成する場合に好適である。

本発明の第１の実施例である窒化物半導体装置の断面図である。本発明の第１の実施例である窒化物半導体装置の製造方法の説明図である。本発明の効果を説明するゲート・ソース間の電流−電圧特性を示す図である。本発明の効果を説明するドレイン電流-電圧特性を示す図である。本発明の第２の実施例である窒化物半導体装置の製造方法の説明図である。本発明の第３の実施例である窒化物半導体装置の断面図である。従来のこの種の窒化物半導体装置の断面図である。

符号の説明

１１；基板、１２；バッファ層、１３；チャネル層、１４；バリヤ層、１５；キャップ層、１６；誘電体膜、１６a；凹部、１７；ｐ型窒化ガリウム層、１８；ゲート電極、１９ａ；ソース電極、１９ｂ；ドレイン電極

Claims

ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、
基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層上に前記第１の窒化物半導体層の成膜温度より低い温度で積層した前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層と、制御電極形成領域の前記第２の窒化物半導体層上に積層した前記III−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層と、前記第３の窒化物半導体層にオーミック接触する制御電極とを備えたことを特徴とする窒化物半導体装置。
請求項１記載の窒化物半導体装置において、前記第３の窒化物半導体層は、前記制御電極形成領域のみ前記第２の窒化物半導体層を除去して露出した前記第１の窒化物半導体層上、あるいは更に表面の一部を除去した前記第１の窒化物半導体層上に積層していることを特徴とする窒化物半導体装置。
請求項１または２いずれか記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を備えたことを特徴とする窒化物半導体装置。
請求項１乃至３いずれか記載の窒化物半導体装置において、前記第２の窒化物半導体層上にオーミック接触するオーミック電極を備えたことを特徴とする窒化物半導体装置。
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうちの少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、
基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層上に、制御電極形成領域を開口したマスク膜を形成する工程と、
該マスク膜を用いて前記第２の窒化物半導体層上に、あるいは該マスク膜を用いて前記開口内の前記第２の窒化物半導体層を除去して露出した前記第１の窒化物半導体層上に、あるいは更に表面の一部を除去した前記第１の窒化物半導体層上に、前記III−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層を選択的に形成する工程と、
該第３の窒化物半導体層上に、該第３の窒化物半導体層とオーミック接触する制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
請求項５記載の窒化物半導体装置の製造方法において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップをもつ、前記III−Ｖ族窒化物半導体層からなる第４の窒化物半導体層を形成する工程を含むことを特徴とする窒化物半導体装置の製造方法。
請求項５または６いずれか記載の窒化物半導体装置の製造方法において、前記第２の窒化物半導体層上にオーミック接触するオーミック電極を形成する工程を含むことを特徴とする窒化物半導体装置の製造方法。