[go: up one dir, main page]

JP7446214B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7446214B2
JP7446214B2 JP2020208394A JP2020208394A JP7446214B2 JP 7446214 B2 JP7446214 B2 JP 7446214B2 JP 2020208394 A JP2020208394 A JP 2020208394A JP 2020208394 A JP2020208394 A JP 2020208394A JP 7446214 B2 JP7446214 B2 JP 7446214B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
electrode
compound
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020208394A
Other languages
English (en)
Other versions
JP2022095207A (ja
Inventor
マシュー デイビッド スミス
浩志 大野
瑛祐 梶原
章 向井
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020208394A priority Critical patent/JP7446214B2/ja
Priority to US17/158,078 priority patent/US11563114B2/en
Publication of JP2022095207A publication Critical patent/JP2022095207A/ja
Priority to JP2024024296A priority patent/JP7622270B2/ja
Application granted granted Critical
Publication of JP7446214B2 publication Critical patent/JP7446214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２０１９－０２１７５３号公報
本発明の実施形態は、特性を向上できる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、及び、第１化合物部材を含む。前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記半導体部材は、第１半導体領域及び第２半導体領域を含む。前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う。前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にある。前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にある。前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体領域は、第１半導体部分及び第２半導体部分を含む。前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第１化合物部材は、アルミニウム、シリコン及び酸素を含む。前記第１化合物部材は、第１化合物領域、第２化合物領域及び第３化合物領域を含む。前記第１化合物領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にある。前記第２化合物領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にある。前記第３化合物領域は、前記第２方向において前記第３部分領域と前記第３電極との間にある。前記第１化合物領域は、前記第３部分領域と対向する第１面と、前記第４部分領域と対向する第１側面と、を含む。前記第１面と前記第１側面との間の第１角度は９０度よりも小さい。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、半導体装置の特性を例示するグラフ図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４（ａ）～図４（ｃ）は、半導体装置の特性を例示するグラフ図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第１実施形態に係る半導体装置を例示するグラフ図である。 図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャートである。 図８（ａ）～図８（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図９（ａ）～図９（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１０（ａ）及び図１０（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、及び、第１化合物部材４１を含む。この例では、半導体装置１１０は、第２化合物部材４２を含む。第２化合物部材４２は、必要に応じて設けられ、省略されても良い。
第１電極５１から第２電極５２への方向を第１方向とする。第１方向は、例えば、Ｘ軸方向である。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向（Ｘ軸方向）における第３電極５３の位置は、第１方向における第１電極５１の位置と、第１方向における第２電極５２の位置と、の間にある。例えば、第３電極５３の少なくとも一部は、第１方向において、第１電極５１と第２電極５２との間にある。
半導体部材１０Ｍは、第１半導体領域１０及び第２半導体領域２０を含む。
第１半導体領域１０は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体領域１０は、例えばＧａＮを含む。第１半導体領域１０におけるＡｌの組成比は、例えば、０以上０．０５以下である。
第１半導体領域１０は、第１部分領域１１、第２部分領域１２、第３部分領域１３、第４部分領域１４及び第５部分領域１５を含む。第１部分領域１１から第１電極５１への第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。
第２部分領域１２から第２電極５２への方向は、第２方向に沿う。第３部分領域１３から第３電極５３への方向は、第２方向に沿う。
第４部分領域１４の第１方向（Ｘ軸方向）における位置は、第１部分領域１１の第１方向における位置と、第３部分領域１３の第１方向における位置との間にある。第５部分領域１５の第１方向における位置は、第３部分領域１３の第１方向における位置と、第２部分領域１２の第１方向における位置との間にある。上記の部分領域は、例えば、連続している。
第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体領域２０は、例えばＡｌＧａＮを含む。第２半導体領域２０におけるＡｌの組成比は、例えば、０．０５よりも高く１以下である。
第２半導体領域２０は、第１半導体部分２１及び第２半導体部分２２を含む。第４部分領域１４から第１半導体部分２１への方向は、第２方向（例えばＺ軸方向）に沿う。第５部分領域１５から第２半導体部分２２への方向は、第２方向に沿う。
第１化合物部材４１は、アルミニウム、シリコン及び酸素を含む。第１化合物部材４１は、例えば、ＡｌＳｉＯを含む。例えば、第１化合物部材４１は、Ａｌ１－ｚ２Ｓｉｚ２Ｏ（０＜ｚ２＜１）を含む。後述するように、第１化合物部材４１におけるＳｉの組成比ｚ２は、０．２以上０．８以下でも良い。
第１化合物部材４１は、第１化合物領域４１ａ、第２化合物領域４１ｂ及び第３化合物領域４１ｃを含む。第１化合物領域４１ａは、第１方向（Ｘ軸方向）において、第４部分領域１４と第３電極５３の少なくとも一部との間にある。第２化合物領域４１ｂは、第１方向において、第３電極５３の上記の少なくとも一部と、第５部分領域１５と、の間にある。第３化合物領域４１ｃは、第２方向（Ｚ軸方向）において、第３部分領域１３と第３電極５３との間にある。これらの化合物領域は、互いに連続して良い。
第２化合物部材４２が設けられる場合、第２化合物部材４２は、第２方向（Ｚ軸方向）において第３部分領域１３と第３化合物領域４１ｃとの間に設けられる。第２化合物部材４２は、ガリウム及び酸素を含む。第２化合物部材４２は、例えば、ＧａＯを含む。第２化合物部材４２は、例えば、ＧａＯｘを含んでも良い。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御される。第３電極５３の電位は、例えば、第１電極５１の電位を基準とした電位である。第１電極５１及び第２電極５２の一方は、例えば、ソース電極である。第１電極５１及び第２電極５２の他方は、例えば、ドレイン電極である。第３電極５３は、例えば、ゲート電極である。第２化合物部材４２は、例えば、ゲート絶縁膜の一部となる。第１化合物部材４１は、例えば、ゲート絶縁膜の別の一部となる。半導体装置１１０は、例えばトランジスタである。例えば、第１半導体領域１０は、第２半導体領域２０と対向する部分を含む。この部分に、キャリア領域（例えば２次元電子ガス）が生じる。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron. Mobility Transistor）である。
例えば、半導体部材１０Ｍのｃ軸方向は、第２方向（Ｚ軸方向）に沿う。ｃ軸方向とＺ軸方向との間の角度は、１０度以下である。第１半導体領域１０と第２半導体領域２０とにおける組成の差により、上記のキャリア領域が形成される。
第１電極５１は、例えば、第１半導体部分２１と電気的に接続される。第２電極５２は、例えば、第２半導体部分２２と電気的に接続される。
図１に示すように、実施形態において、第１化合物領域４１ａの外側の側面は、逆テーパ状である。この例では、第２化合物領域４１ｂの外側の側面も、逆テーパ状である。
例えば、第１化合物領域４１ａは、第１面Ｆ１及び第１側面ＳＦ１を含む。第１面Ｆ１は、第３部分領域１３と対向する。第２化合物部材４２が設けられる場合、第１面Ｆ１は、第２化合物部材４２と対向する。第１側面ＳＦ１は、第４部分領域１４と対向する。第１面Ｆ１と第１側面ＳＦ１との間の角度を第１角度θ１とする。第１角度θ１は、９０度よりも小さい。第１角度θ１は、例えば８８度以下でも良い。第１角度θ１は、例えば８５度以下でも良い。
このように、第１化合物部材４１の外側の側面が逆テーパ状であることで、例えば、高いしきい値が得られることが分かった。実施形態によれば、例えば、特性を向上できる半導体装置を提供できる。
図２は、半導体装置の特性を例示するグラフ図である。
図２の横軸は、第３電極５３に印加されるバイアス電圧Ｖｂである。バイアス電圧Ｖｂは、第１電極５１の電位を規準にした電圧である。図２の縦軸は、第１電極５１と第２電極５２との間に流れる電流Ｉ１である。図２には、第１試料ＳＰ１及び第２試料ＳＰ２についての測定結果が例示されている。第１試料ＳＰ１においては、上記の第１角度θ１は、９０度よりも小さい。第１試料ＳＰ１において、第１角度θ１は、８５度である。第２試料ＳＰ２においては、上記の第１角度θ１は、９０度よりも大きい。第２試料ＳＰ２において、第１角度θ１は、１５０度である。
図２に示す通り、第１試料ＳＰ１においけるしきい値電圧は、第２試料ＳＰ２におけるしきい値電圧よりも大きい。このように、ゲート絶縁膜の側面（例えば、第１化合物領域４１ａの第１側面ＳＦ１）が逆テーパ状であると、高いしきい値が得られる。
例えば、ゲート絶縁膜の側面（例えば、第１化合物領域４１ａの第１側面ＳＦ１）が逆テーパ状であると、例えば、第４部分領域１４の、第３電極５３と対向する部分においては、局所的ポテンシャルが上昇し、その結果、電流が流れ難くなる。
例えば、第１半導体領域１０から第２半導体領域２０への向きは、半導体部材１０Ｍの＋ｃ軸方向に沿う。これにより、第１半導体領域１０の第２半導体領域２０と対向する部分にキャリア領域が形成される。例えば、第４部分領域１４の上面の近傍にキャリア領域が形成される。第１側面ＳＦ１が逆テーパ状であると、第４部分領域１４の、第３電極５３と対向する部分において、＋ｃ軸方向とは逆向きの分極が生じると考えられる。これにより、ゲート領域においてソースとドレインとの間の電流経路が壊れるため、第４部分領域１４の、第３電極５３と対向する部分において、電流が流れ難くなると考えられる。
図１に示すように、第１化合物領域４１ａは、第１部分ｐ１及び第２部分ｐ２を含む。第２部分ｐ２の第２方向（Ｚ軸方向）における位置は、第３化合物領域４１ｃの第２方向における位置と、第１部分ｐ１の第２方向における位置と、の間にある。第１部分ｐ１は、例えば、頂部である。第２部分ｐ２は、例えば、底部である。
第１部分ｐ１の第１方向（Ｘ軸方向）に沿う厚さ（長さ）を第１厚さｔ１とする。第２部分ｐ２の第１方向に沿う厚さ（長さ）を第２厚さｔ２とする。第１厚さｔ１は、第２厚さｔ２よりも薄い。第２厚さｔ２が厚いことで、しきい値電圧がより安定して高くできる。
例えば、第３化合物領域４１ｃの第２方向（例えばＺ軸方向））に沿う厚さ（長さ）を第３厚さｔ３とする。第３厚さｔ３は、第２厚さｔ２とは異なる。例えば、第２厚さｔ２は、第３厚さｔ３よりも厚い。
第１厚さｔ１は、例えば、２ｎｍ以上３０ｎｍ以下である。第２厚さｔ２は、例えば、５ｎｍ以上１００ｎｍ以下である。第３厚さｔ３は、例えば、５ｎｍ以上１００ｎｍ以下である。例えば、第２部分ｐ２は、第３化合物領域４１ｃと接する。例えば、第２化合物領域４１ｂの外側の別の側面は、第５部分領域１５と対向する。この別の側面と、第１面Ｆ１と、間の角度は、第１角度θ１と実質的に同じでも良い。
図１に示すように、例えば、第３化合物領域４１ｃは、第２化合物部材４２と接する。第１化合物領域４１ａは、第４部分領域１４、及び、第３電極５３の上記の少なくとも一部と接する。第２化合物領域４１ｂは、第５部分領域１５、及び、第３電極５３の上記の少なくとも一部と接する。
実施形態において、第２化合物部材４２の第２方向（Ｚ軸方向）に沿う厚さｔ４は、例えば、０．１ｎｍ以上３０ｎｍ以下である。第２化合物部材４２の厚さｔ４が０．５ｎｍ以上であることで、例えば、低い界面準位密度が得られる。第２化合物部材４２の厚さｔ４が３０ｎｍ以下であることで、例えば、高いスイッチング特性（例えば、高いトランスコンダクタンス）が得られる。厚さｔ４は、例えば、０．１ｎｍ以上０．５ｎｍ以下でも良い。薄い第２化合物部材４２においても、例えば、第２化合物部材４２と第３部分領域１３との間の界面の近傍の準位密度が減少する。例えば、しきい値電圧を安定化できる。
図１に示すように、半導体装置１１０は、第３化合物部材４３を含んでも良い。第３化合物部材４３は、シリコンと窒素とを含む。第３化合物部材４３は、例えば、窒化シリコンを含む。第３化合物部材４３の少なくとも一部は、例えば、Ｓｉ３Ｎ４を含む。第３化合物部材４３は、第１絶縁部分４３ａ及び第２絶縁部分４３ｂを含む。第１半導体部分２１は、第２方向（Ｚ軸方向）において、第４部分領域１４と第１絶縁部分４３ａとの間にある。第２半導体部分２２は、第２方向において、第５部分領域１５と第２絶縁部分４３ｂとの間にある。第３化合物部材４３により、例えば、半導体部材１０Ｍが保護される。より高い安定が得られる。
図１に示すように、半導体部材１０Ｍは、基体１０ｓ及びバッファ層１８を含んでも良い。基体１０ｓは、例えば、シリコン、炭化シリコン、サファイア、窒化アルミニウム及び窒化ガリウムよりなる群から選択された少なくとも１つを含む。基体１０ｓの上にバッファ層１８が設けられる。バッファ層１８は、例えば、窒化物半導体を含む。バッファ層１８の上に第１半導体領域１０が設けられる。第１半導体領域１０の上に第２半導体領域２０が設けられる。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１１１においては、第１化合物部材４１の側面の形状が、半導体装置１１０における第１化合物部材４１の側面の形状とは異なる。これを除く半導体装置１１１の構成は、半導体装置１１０の構成と同様で良い。
半導体装置１１１において、第１化合物領域４１ａは、第２側面ＳＦ２を含む。第２側面ＳＦ２は、第１方向（Ｘ軸方向）において、第３電極５３の上記の少なくとも一部と対向する。
第２側面ＳＦ２と第１面Ｆ１との間の角度を第２角度θ２とする。第２角度θ２は、９０度よりも大きい。第２側面ＳＦ２は、例えば、順テーパ状である。
このような第２側面ＳＦ２により、第１厚さｔ１は、第２厚さｔ２よりも薄い。第２厚さｔ２が厚いことで、しきい値電圧がより安定して高くできる。第２角度θ２は、例えば、９２度以上である。第２角度θ２は、例えば、９５度以上でも良い。
半導体装置１１１において、高いしきい値がより安定して得られる。半導体装置１１１によれば、特性を向上できる半導体装置が提供できる。
図４（ａ）～図４（ｃ）は、半導体装置の特性を例示するグラフ図である。
これらの図は、第１化合物部材４１におけるＳｉの組成比を変えたときの特性の実験結果を例示している。これらの図において、第１化合物部材４１の形成後の熱処理の温度Ｔｍが変更される。図４（ａ）において、温度Ｔｍは９００℃である。図４（ｂ）において、温度Ｔｍは、８００℃である。図４（ｃ）において、温度Ｔｍは、７００℃である。第１化合物部材４１は、Ａｌ１－ｚ２Ｓｉｚ２Ｏを含む。横軸は、Ｓｉの組成比ｚ２である。Ｓｉの組成比ｚ２が１のとき、第１化合物部材４１は、ＳｉＯ２を含む。Ｓｉの組成比ｚ２が０のとき、第１化合物部材４１は、Ａｌ２Ｏ３を含む。縦軸は、ヒステリシスＨｒ（相対値）である。ヒステリシスＨｒは、バイアス電圧Ｖｂを上昇させたときの半導体部材１０Ｍと第３電極５３との間の電気容量の特性と、バイアス電圧Ｖｂを低下させたときの半導体部材１０Ｍと第３電極５３との間の電気容量の特性と、の差に対応する。
図４（ａ）～図４（ｃ）からわかるように、Ｓｉの組成比ｚ２が０．２以上０．８以下のときに、小さいヒステリシスＨｒが得られる。例えば、Ｓｉの組成比ｚ２が０．２２以上０．７７以下のときに、小さいヒステリシスＨｒが得られる。実施形態において、Ｓｉの組成比ｚ２が０．２以上０．８以下であることが好ましい。実施形態において、Ｓｉの組成比ｚ２は０．２２以上０．７７以下でも良い。例えば、小さいヒステリシスが得られる。Ｓｉの組成比ｚ２は０．２３以上でも良い。Ｓｉの組成比ｚ２が０．２以上おいて、熱処理の温度Ｔｍに関係なく、小さいヒステリシスＨｒが得られる。高い耐熱性が得られる。
実施形態においては、上記の第１化合物部材４１が設けられる。このような構成により、より安定した特性が得られる。第２化合物部材４２が設けられることで、より安定した特性が得られる。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１１２においては、第２化合物部材４２が省略される。半導体装置１１２におけるこれ以外の構成は、半導体装置１１０と同様で良い。半導体装置１１２においても、特性を向上できる。図３に例示した半導体装置１１１において、第２化合物部材４２が省略されても良い。
実施形態において、第１電極５１及び第２電極５２は、例えば、Ｔｉ、Ａｌ、Ｎｉ、Ａｕ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｃｕ及びＣｒよりなる群から選択された少なくとも１つを含む。第３電極５３は、例えば、ＴｉＮ、Ｎｉ、Ｐｔ、Ａｕ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ及びＣｕよりなる群から選択された少なくとも１つを含む。
図６は、第１実施形態に係る半導体装置を例示するグラフ図である。
図６は、実施形態に係る半導体装置１１３における元素のプロファイルの例を示している。半導体装置１１３は、上記の半導体装置１１０～１１２のいずれかの構成を有して良い。半導体装置１１３において、第３部分領域１３を含む第１半導体領域１０と、第３化合物領域４１ｃを含む第１化合物部材４１と、が設けられる（図１、図３及び図５などを参照）。半導体装置１１３において、第２化合物部材４２が設けられても良い。半導体装置１１３において、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、及び、第１化合物部材４１の構成は、半導体装置１１０～１１２のいずれかの構成と同様で良い。
図６は、第３部分領域１３及び第３化合物領域４１ｃを含む領域のＸＰＳ（X-ray Photoelectron Spectroscopy）分析結果を示す。図６の横軸は、Ｚ軸方向に沿う位置ｐＺである。縦軸は、元素の濃度Ｃｘである。図６には、Ｇａ、Ａｌ、Ｎ、Ｓｉ及びＯの濃度Ｃｘが示されている。
図６に示すように、半導体装置１１３は、中間領域ＩＲを含んでも良い。中間領域ＩＲは、第３部分領域１３と第３化合物領域４１ｃとの間にある。中間領域ＩＲの少なくとも一部は、第２化合物部材４２の少なくとも一部でも良い。
中間領域ＩＲは、第１中間位置ｐＲ１と、第２中間位置ｐＲ２と、を含む。第２中間位置ｐＲ２は、第２方向（Ｚ軸方向）において、第１中間位置ｐＲ１と第３化合物領域４１ｃとの間にある。
図６に示すように、第１中間位置ｐＲ１と第２中間位置ｐＲ２とで、組成が異なっても良い。例えば、第１中間位置ｐＲ１と第２中間位置ｐＲ２とで、Ａｌの濃度が異なっても良い。例えば、例えば、第１中間位置ｐＲ１と第２中間位置ｐＲ２とで、Ｓｉの濃度が異なっても良い。
例えば、第１中間位置ｐＲ１は、Ｇａ、Ｎ、Ｏ及びＡｌを含む。第２中間位置ｐＲ２は、Ｇａ、Ｎ、Ｏ、Ａｌ及びＳｉを含む。例えば、第１中間位置ｐＲ１は、Ｓｉを含まない。または、第１中間位置ｐＲ１におけるＳｉの濃度は、第２中間位置ｐＲ２におけるＳｉの濃度よりも低い。
例えば、第３部分領域１３に近い第１中間位置ｐＲ１において、Ｓｉの濃度が低いことで、第３部分領域１３における結晶の品質が高く維持できる。例えば、より低いオン抵抗が得易くなる。特性をより向上できる。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図７は、第２実施形態に係る半導体装置の製造方法を例示するフローチャートである。 図８（ａ）～図８（ｃ）、図９（ａ）～図９（ｃ）、図１０（ａ）及び図１０（ｂ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置の製造方法は、ステップＳ１１０～Ｓ１５０を含む。ステップＳ１１０では、第１構造体が準備される。第１構造体は、半導体部材１０Ｍの一部を含むベース半導体層を含む。ステップＳ１２０では、ベース半導体層の一部が露出される。ステップＳ１３０では、半導体部材１０Ｍの他部が成長される。ステップＳ１４０では、穴が形成される。ステップＳ１５０では、導電部材が埋め込まれる。
例えば、図８（ａ）に示すように、この例では、ベース半導体層１０ａの上面１０ｕに第２化合物部材４２が形成される。ベース半導体層１０ａは、例えば、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１）を含む。第２化合物部材４２は、ガリウムと酸素とを含む。第２化合物部材４２は、例えば、スパッタ、ＣＶＤ（chemical vapour deposition）、または、原子堆積法などにより形成される。
例えば、図８（ｂ）に示すように、第２化合物部材４２の上に、第１化合物部材４１が形成される。第１化合物部材４１は、アルミニウムとシリコンと酸素とを含む。第１化合物部材４１は、例えば、スパッタ、ＣＶＤ、または、原子堆積法などにより形成される。
これにより、第１構造体ＳＢ１が形成される。第１構造体ＳＢ１は、Ａｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１）を含み上面１０ｕを含むベース半導体層１０ａを含む。第１構造体ＳＢ１は、例えば、上面１０ｕに設けられた第１化合物部材４１を含む。第１化合物部材４１は、アルミニウムとシリコンと酸素とを含む。第１構造体ＳＢ１は、第２化合物部材４２を含んでも良い。第２化合物部材４２は、上面１０ｕと第１化合物部材４１との間に設けられる。第２化合物部材４２は、ガリウムと酸素とを含む第２化合物部材４２を含む。
このように、第１構造体ＳＢ１の準備は、ベース半導体層１０ａの上に第２化合物部材４２を形成することを含んでも良い。第１構造体ＳＢ１の準備は、第２化合物部材４２の上に第１化合物部材４１を形成することを含んでも良い。
図８（ｃ）に示すように、第１化合物部材４１の一部を除去する。残った第１化合物部材４１の側面は、順テーパ状である。このように、第１化合物部材４１の一部の除去により形成された、第１化合物部材４１の第１側面ＳＦ１は、上面１０ｕに対して順テーパ状に傾斜している。
図９（ａ）に示すように、第２化合物部材４２の一部を除去して、ベース半導体層１０ａの一部１０ｐを露出させる。
図９（ｂ）に示すように、露出させたベース半導体層１０ａの一部１０ｐから半導体部材１０Ｍの他部を成長させる。半導体部材１０Ｍの他部は、ベース半導体層１０ａの一部１０ｐの上に設けられたＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域１０を含む。半導体部材１０Ｍの他部は、第１半導体領域１０の上に設けられた第２半導体領域２０を含む。第２半導体領域２０は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２、ｘ３＜ｘ２）含む。
図９（ｂ）に示すように、半導体部材１０Ｍの他部の側面１０ＳＦは、第１側面ＳＦ１と対向する。半導体部材１０Ｍの他部の側面１０ＳＦは、逆テーパ状である。
図９（ｃ）に示すように、シリコンと窒素とを含む第３化合物部材４３がさらに形成される。
図１０（ａ）に示すように、半導体部材１０Ｍの他部の成長の後に、第１化合物部材４１に穴４１ｈを形成する。例えば、穴４１ｈの側面４１ｓｆは、順テーパ状に傾斜している。
このように、この例では、半導体装置の製造方法は、半導体部材１０Ｍの他部の成長の後で、穴４１ｈの形成の前に、半導体部材１０Ｍの他部の上に第３化合物部材４３を形成することを含んでも良い。
図１０（ｂ）に示すように、穴４１ｈに導電部材５３Ｍを埋める。これにより、第３電極５３が形成される。例えば、第３化合物部材４３の一部を除去して、第１電極５１及び第２電極５２を形成する。これにより、例えば、半導体装置１１１が得られる。
実施形態に係る半導体装置の製造方法によれば、特性を向上できる半導体装置の製造方法が提供できる。
上記の製造方法において、第２化合物部材４２は、スパッタ、ＣＶＤ、または、原子堆積法などにより形成されなくても良い。ベース半導体層１０ａの上に第１化合物部材４１が形成され、熱処理などにより、第２化合物部材４２が形成されても良い。この場合、第２化合物部材４２の厚さ（例えば厚さｔ４）は、０．１ｎｍ以上０．８ｎｍ以下（または、０．１ｎｍ以上０．５ｎｍ以下）で良い。
実施形態において、例えば、第１化合物部材４１の厚さ（例えば第３厚さｔ３）及び第２化合物部材４２の厚さ（例えば厚さｔ４）などは、電子顕微鏡観察により得られても良い。第１化合物部材４１の厚さ（例えば第３厚さｔ３）及び第２化合物部材４２の厚さ（例えば厚さｔ４）などは、ＸＰＳから得られる強度プロファイルにより得られても良い。
実施形態によれば、特性を向上できる半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部材、電極、窒化物部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、 １０Ｍ…半導体部材、 １０ＳＦ…側面、 １０ａ…ベース半導体層、 １０ｐ…一部、 １０ｓ…基体、 １０ｕ…上面、 １１～１５…第１～第５部分領域、 １８…バッファ層、 ２０…第２半導体領域、 ２１、２２…第１、第２半導体部分、 ４１～４３…第１～第３化合物部材、 ４１ａ～４１ｃ…第１～第３化合物領域、 ４１ｈ…穴、 ４１ｓｆ…側面、 ４３ａ、４３ｂ…第１、第２絶縁部分、 ５１～５３…第１～第３電極、 ５３Ｍ…導電部材、 θ１、θ２…第１、第２角度、 １１０、１１１、１１２…半導体装置、 Ｆ１…第１面、 Ｈｒ…ヒステリシス、 Ｉ１…電流、 ＩＲ…中間領域、 ＳＢ１…第１構造体、 ＳＦ１、ＳＦ２…第１、第２側面、 ＳＰ１、ＳＰ２…第１、第２試料、 Ｔｍ…温度、 Ｖｂ…バイアス電圧、 ｐ１、ｐ２…第１、第２部分、 ｐＲ１、ｐＲ２…第１、第２中間位置、 ｔ１～ｔ３…第１～第３厚さ、 ｔ４…厚さ、 ｚ２…組成比

Claims (19)

  1. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にあり、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記半導体部材と、
    アルミニウム、シリコン及び酸素を含む第１化合物部材であって、前記第１化合物部材は、第１化合物領域、第２化合物領域及び第３化合物領域を含み、前記第１化合物領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にあり、前記第２化合物領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にあり、前記第３化合物領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１化合物領域は、前記第３部分領域と対向する第１面と、前記第４部分領域と対向する第１側面と、を含み、前記第１面と前記第１側面との間の第１角度は９０度よりも小さい、前記第１化合物部材と、
    を備え、
    前記第１化合物領域は、第２側面を含み、
    前記第２側面は、前記第１方向において前記第３電極の前記少なくとも一部と対向し、
    前記第２側面と前記第１面との間の第２角度は、９０度よりも大きい、半導体装置。
  2. 前記第１角度は、８５度以下である、請求項１記載の半導体装置。
  3. 前記第２角度は、９５度以上である、請求項１または２に記載の半導体装置。
  4. 前記第１化合物領域は、第１部分及び第２部分を含み、
    前記第２部分の前記第２方向における位置は、前記第３化合物領域の前記第２方向における位置と、前記第１部分の前記第２方向における位置と、の間にあり、
    前記第１部分の前記第１方向に沿う第１厚さは、前記第２部分の前記第１方向に沿う第２厚さよりも薄い、請求項１～３のいずれか１つに記載の半導体装置。
  5. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にあり、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記半導体部材と、
    アルミニウム、シリコン及び酸素を含む第１化合物部材であって、前記第１化合物部材は、第１化合物領域、第２化合物領域及び第３化合物領域を含み、前記第１化合物領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にあり、前記第２化合物領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にあり、前記第３化合物領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１化合物領域は、前記第３部分領域と対向する第１面と、前記第４部分領域と対向する第１側面と、を含み、前記第１面と前記第１側面との間の第１角度は９０度よりも小さい、前記第１化合物部材と、
    を備え、
    前記第１化合物領域は、第１部分及び第２部分を含み、
    前記第２部分の前記第２方向における位置は、前記第３化合物領域の前記第２方向における位置と、前記第１部分の前記第２方向における位置と、の間にあり、
    前記第１部分の前記第１方向に沿う第１厚さは、前記第２部分の前記第１方向に沿う第２厚さよりも薄い、半導体装置。
  6. 前記第３化合物領域の前記第２方向に沿う第３厚さは、前記第２厚さとは異なる、請求項４または５に記載の半導体装置。
  7. 前記第２厚さは、前記第３厚さよりも厚い、請求項６記載の半導体装置。
  8. 前記第２部分は、前記第３化合物領域と接する、請求項５～７のいずれか１つに記載の半導体装置。
  9. 前記第１化合物部材は、Ａｌ１－ｚ２Ｓｉｚ２Ｏ（０．２≦ｚ２≦０．８）を含む、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第１化合物領域は、前記第４部分領域、及び、前記第３電極の前記少なくとも一部と接する、請求項１～９のいずれか１つに記載の半導体装置。
  11. ガリウム及び酸素を含む第２化合物部材をさらに備え、
    前記第２化合物部材は、前記第２方向において前記第３部分領域と前記第３化合物領域との間に設けられる、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第３化合物領域は、前記第２化合物部材と接する、請求項１１記載の半導体装置。
  13. シリコンと窒素とを含む第３化合物部材をさらに備え、
    前記第３化合物部材は、第１絶縁部分及び第２絶縁部分を含み、
    前記第１半導体部分は、前記第２方向において、前記第４部分領域と前記第１絶縁部分との間にあり、
    前記第２半導体部分は、前記第２方向において、前記第５部分領域と前記第２絶縁部分との間にある、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 第１電極と、
    第２電極と、
    第３電極であって、前記第１電極から前記第２電極への第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    第１半導体領域及び第２半導体領域を含む半導体部材であって、
    前記第１半導体領域は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における位置と前記第３部分領域の前記第１方向における位置との間にあり、前記第５部分領域の前記第１方向における位置は、前記第３部分領域の前記第１方向における前記位置と前記第２部分領域の前記第１方向における位置との間にあり、
    前記第２半導体領域は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含み、前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、前記第４部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記半導体部材と、
    アルミニウム、シリコン及び酸素を含む第１化合物部材であって、前記第１化合物部材は、第１化合物領域、第２化合物領域及び第３化合物領域を含み、前記第１化合物領域は、前記第１方向において前記第４部分領域と前記第３電極の少なくとも一部との間にあり、前記第２化合物領域は、前記第１方向において前記第３電極の前記少なくとも一部と前記第５部分領域との間にあり、前記第３化合物領域は、前記第２方向において前記第３部分領域と前記第３電極との間にあり、前記第１化合物領域は、前記第３部分領域と対向する第１面と、前記第４部分領域と対向する第１側面と、を含み、前記第１面と前記第１側面との間の第１角度は９０度よりも小さい、前記第１化合物部材と、
    前記第３部分領域と前記第３化合物領域との間の中間領域であって、前記中間領域は、第１中間位置と、第２中間位置と、を含み、前記第２中間位置は、前記第２方向において前記第１中間位置と前記第３化合物領域との間にあり、前記第１中間位置は、Ｇａ、Ｎ、Ｏ及びＡｌを含み、前記第２中間位置は、Ｇａ、Ｎ、Ｏ、Ａｌ及びＳｉを含み、前記第１中間位置は、Ｓｉを含まない、または、前記第１中間位置におけるＳｉの濃度は、前記第２中間位置におけるＳｉの濃度よりも低い、前記中間領域と、
    を備えた半導体装置。
  15. 第１構造体を準備し、前記第１構造体は、半導体部材の一部であり上面を含むベース半導体層と、前記上面に設けられた第１化合物部材と、を含み、前記ベース半導体層はＡｌｘ３Ｇａ１－ｘ３Ｎ（０≦ｘ３＜１）を含み、前記第１化合物部材は、アルミニウムとシリコンと酸素とを含み、
    前記第１化合物部材の一部を除去して、前記ベース半導体層の一部を露出させ、
    前記露出させた前記ベース半導体層の前記一部から前記半導体部材の他部を成長させ、前記半導体部材は、前記ベース半導体層の前記一部の上に設けられたＡｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、前記第１半導体領域の上に設けられ、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２、ｘ３＜ｘ２）含む第２半導体領域と、を含み、
    前記半導体部材の前記他部の前記成長の後に、前記第１化合物部材に穴を形成し、
    前記穴に導電部材を埋め、
    前記第１化合物部材の前記一部の前記除去により形成された、前記第１化合物部材の第１側面は、前記上面に対して順テーパ状に傾斜している、半導体装置の製造方法。
  16. 前記半導体部材の前記他部の側面は、前記第１側面と対向し、
    前記半導体部材の前記他部の前記側面は、逆テーパ状である、請求項１５記載の半導体装置の製造方法。
  17. 前記穴の側面は、順テーパ状に傾斜している、請求項１５または１６に記載の半導体装置の製造方法。
  18. 前記第１構造体は、前記上面と前記第１化合物部材との間に設けられた第２化合物部材を含み、
    前記第２化合物部材は、ガリウムと酸素とを含み、
    前記ベース半導体層の前記一部の前記露出は、前記第２化合物部材の一部を除去して前記ベース半導体層の前記一部を露出させることを含む、請求項１５～１７のいずれか１つに記載の半導体装置の製造方法。
  19. 前記半導体部材の前記他部の前記成長の後で前記穴の前記形成の前に、前記半導体部材の前記他部の上に、シリコンと窒素とを含む第３化合物部材をさらに形成する、請求項１５～１８のいずれか１つに記載の半導体装置の製造方法。
JP2020208394A 2020-12-16 2020-12-16 半導体装置及びその製造方法 Active JP7446214B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020208394A JP7446214B2 (ja) 2020-12-16 2020-12-16 半導体装置及びその製造方法
US17/158,078 US11563114B2 (en) 2020-12-16 2021-01-26 Semiconductor device and method of manufacturing the same
JP2024024296A JP7622270B2 (ja) 2020-12-16 2024-02-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020208394A JP7446214B2 (ja) 2020-12-16 2020-12-16 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024024296A Division JP7622270B2 (ja) 2020-12-16 2024-02-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022095207A JP2022095207A (ja) 2022-06-28
JP7446214B2 true JP7446214B2 (ja) 2024-03-08

Family

ID=81941669

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020208394A Active JP7446214B2 (ja) 2020-12-16 2020-12-16 半導体装置及びその製造方法
JP2024024296A Active JP7622270B2 (ja) 2020-12-16 2024-02-21 半導体装置及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024024296A Active JP7622270B2 (ja) 2020-12-16 2024-02-21 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US11563114B2 (ja)
JP (2) JP7446214B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7564753B2 (ja) * 2021-04-15 2024-10-09 株式会社東芝 半導体装置
CN115810663A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 高电子迁移率晶体管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114567A1 (en) 2005-11-18 2007-05-24 General Electric Company Vertical heterostructure field effect transistor and associated method
JP2008210836A (ja) 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2014183080A (ja) 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016028445A (ja) 2015-10-16 2016-02-25 ローム株式会社 窒化物半導体装置
JP2018101667A (ja) 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JP2020126892A (ja) 2019-02-01 2020-08-20 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
CN112614889A (zh) 2020-12-16 2021-04-06 西安电子科技大学 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326489A (ja) * 1996-06-06 1997-12-16 Nec Corp Ｍｏｓｆｅｔおよびその製造方法
KR100912592B1 (ko) * 2007-09-19 2009-08-19 전자부품연구원 고전자 이동도 트랜지스터 및 그 제조방법
US20110019873A1 (en) 2008-02-04 2011-01-27 Konica Minolta Holdings, Inc. Periphery monitoring device and periphery monitoring method
JP5415806B2 (ja) 2009-03-31 2014-02-12 古河電気工業株式会社 電界効果トランジスタ
JP2011192834A (ja) 2010-03-15 2011-09-29 Advanced Power Device Research Association 半導体装置および半導体装置の製造方法
KR101808226B1 (ko) 2011-12-19 2017-12-12 인텔 코포레이션 전력 관리 및 무선 주파수 회로를 집적한 시스템 온 칩(soc) 구조용 iii족-n 트랜지스터
US9653613B2 (en) 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108604597B (zh) * 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
WO2018037530A1 (ja) 2016-08-25 2018-03-01 三菱電機株式会社 半導体装置およびその製造方法
JP2019021753A (ja) 2017-07-14 2019-02-07 トヨタ自動車株式会社 ゲートスイッチング素子とその製造方法
US10797153B2 (en) 2018-07-02 2020-10-06 Semiconductor Components Industries, Llc Process of forming an electronic device including an access region
JP7204491B2 (ja) 2019-01-08 2023-01-16 株式会社東芝 半導体装置
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
JP7446727B2 (ja) * 2019-07-04 2024-03-11 株式会社東芝 半導体装置
JP6773873B2 (ja) 2019-11-19 2020-10-21 株式会社東芝 半導体装置
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114567A1 (en) 2005-11-18 2007-05-24 General Electric Company Vertical heterostructure field effect transistor and associated method
JP2008210836A (ja) 2007-02-23 2008-09-11 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2014183080A (ja) 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2016028445A (ja) 2015-10-16 2016-02-25 ローム株式会社 窒化物半導体装置
JP2018101667A (ja) 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JP2020126892A (ja) 2019-02-01 2020-08-20 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
CN112614889A (zh) 2020-12-16 2021-04-06 西安电子科技大学 基于纵向肖特基源隧穿结的全垂直场效应晶体管及方法

Also Published As

Publication number Publication date
US20220190150A1 (en) 2022-06-16
JP2022095207A (ja) 2022-06-28
US11563114B2 (en) 2023-01-24
JP2024045678A (ja) 2024-04-02
JP7622270B2 (ja) 2025-01-27

Similar Documents

Publication Publication Date Title
JP7622270B2 (ja) 半導体装置及びその製造方法
CN103178107B (zh) 具有改进的击穿电压性能的高电子迁移率晶体管结构
US11967641B2 (en) Semiconductor device including different nitride regions improving characteristics of the semiconductor device
CN100563032C (zh) 半导体装置及其制造方法
JP5823138B2 (ja) 窒化物半導体デバイス
JP5355692B2 (ja) 半導体装置及びその製造方法
TWI608605B (zh) 半導體裝置
TW201733118A (zh) 半導體結構及其製造方法
JP2019062115A (ja) 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP6225584B2 (ja) 半導体装置の評価方法、並びに半導体装置およびその製造方法
KR20170101932A (ko) 전자 디바이스용 에피택셜 기판, 전자 디바이스, 전자 디바이스용 에피택셜 기판의 제조 방법, 그리고 전자 디바이스의 제조 방법
JP7421611B2 (ja) 半導体装置及びその製造方法
US20220130986A1 (en) Semiconductor device
JP7261196B2 (ja) 半導体装置
JP5531538B2 (ja) ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法
CN113113465A (zh) 半导体器件和制造半导体器件的方法
CN101043003B (zh) 用以制作具有金属控制电极的半导体组件的方法及半导体组件
JP7534269B2 (ja) 半導体装置
JP7437346B2 (ja) 半導体装置及びその製造方法
US20150255559A1 (en) Semiconductor device and method for manufacturing the same
JP7621995B2 (ja) 半導体装置
US12218232B2 (en) Semiconductor device including compound and nitride members
US11563115B2 (en) Semiconductor device
US20220140125A1 (en) Semiconductor device
JP7564753B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240227

R151 Written notification of patent or utility model registration

Ref document number: 7446214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151