[go: up one dir, main page]

JP7437346B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7437346B2
JP7437346B2 JP2021068885A JP2021068885A JP7437346B2 JP 7437346 B2 JP7437346 B2 JP 7437346B2 JP 2021068885 A JP2021068885 A JP 2021068885A JP 2021068885 A JP2021068885 A JP 2021068885A JP 7437346 B2 JP7437346 B2 JP 7437346B2
Authority
JP
Japan
Prior art keywords
insulating
electrode
semiconductor
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021068885A
Other languages
English (en)
Other versions
JP2022163823A (ja
Inventor
浩志 大野
瑛祐 梶原
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021068885A priority Critical patent/JP7437346B2/ja
Priority to US17/454,306 priority patent/US12154966B2/en
Publication of JP2022163823A publication Critical patent/JP2022163823A/ja
Application granted granted Critical
Publication of JP7437346B2 publication Critical patent/JP7437346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、安定した特性が望まれる。
特開２０１３－１３８１３７号公報
本発明の実施形態は、安定した特性が得られる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、半導体部材と、第１導電部材と、第１電極と、第１絶縁部材と、第２絶縁部材と、を含む。前記半導体部材は、第１部分領域、第２部分領域及び第３部分領域を含む。前記第２部分領域から前記第３部分領域への第１方向における前記第１部分領域の位置は、前記第１方向における前記第２部分領域の位置と、前記第１方向における前記第３部分領域の位置と、の間にある。前記第１導電部材は、第１導電部分を含む。前記第１導電部分は、前記第１方向において前記第２部分領域と前記第３部分領域との間にある。前記第１部分領域から前記第１導電部分への方向は、前記第１方向と交差する第２方向に沿う。前記第１電極は、前記第１導電部材と電気的に接続される。前記第１電極は、第１電極部分、第２電極部分及び第３電極部分を含む。前記第１電極部分は、前記第２方向において、前記第１部分領域と前記第１導電部分との間にある。前記第２電極部分は、前記第１方向において、前記第２部分領域と前記第１導電部分との間にある。前記第３電極部分は、前記第１方向において、前記第１導電部分と前記第３部分領域との間にある。前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含む。前記第１絶縁領域は、前記第２方向において前記第１部分領域と前記第１電極部分との間にある。前記第２絶縁領域は、前記第１方向において前記第２部分領域と前記第２電極部分との間にある。前記第３絶縁領域は、前記第１方向において前記第３電極部分と前記第３部分領域との間にある。前記第２絶縁部材は、第１絶縁部分及び第２絶縁部分を含む。前記第１絶縁部分は、前記第１方向において前記第２電極部分と前記第１導電部分との間にある。前記第２絶縁部分は、前記第１方向において前記第１導電部分と前記第３電極部分との間にある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。 図３は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。 図４（ａ）～図４（ｄ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図５（ａ）～図５（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態にかかる半導体装置１１０は、半導体部材１０と、第１導電部材６１と、第１電極５１と、第１絶縁部材４１と、第２絶縁部材４２と、を含む。
半導体部材１０は、第１部分領域１０ａ、第２部分領域１０ｂ及び第３部分領域１０ｃを含む。第２部分領域１０ｂから第３部分領域１０ｃへの方向を第１方向とする。第１方向における第１部分領域１０ａの位置は、第１方向における第２部分領域１０ｂの位置と、第１方向における第３部分領域１０ｃの位置と、の間にある。
第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１導電部材６１は、第１導電部分６１ａを含む。第１導電部分６１ａは、第１方向（Ｚ軸方向）において第２部分領域１０ｂと第３部分領域１０ｃとの間にある。第１部分領域１０ａから第１導電部分６１ａへの方向は、第２方向に沿う。第２方向は、第１方向と交差する。第２方向は、例えば、Ｚ軸方向である。
第１電極５１は、第１導電部材６１と電気的に接続される。第１電極５１は、第１電極部分５１ａ、第２電極部分５１ｂ及び第３電極部分５１ｃを含む。第１電極部分５１ａは、第２方向（例えばＺ軸方向）において、第１部分領域１０ａと第１導電部分６１ａとの間にある。第２電極部分５１ｂは、第１方向（Ｘ軸方向）において、第２部分領域１０ｂと第１導電部分６１ａとの間にある。第３電極部分５１ｃは、第１方向において、第１導電部分６１ａと第３部分領域１０ｃとの間にある。
第１絶縁部材４１は、第１絶縁領域４１ａ、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第１絶縁領域４１ａは、第２方向（Ｚ軸方向）において第１部分領域１０ａと第１電極部分５１ａとの間にある。第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において第２部分領域１０ｂと第２電極部分５１ｂとの間にある。第３絶縁領域４１ｃは、第１方向において第３電極部分５１ｃと第３部分領域１０ｃとの間にある。
第２絶縁部材４２は、第１絶縁部分４２ａ及び第２絶縁部分４２ｂを含む。第１絶縁部分４２ａは、第１方向（Ｘ軸方向）において、第２電極部分５１ｂと第１導電部分６１ａとの間にある。第２絶縁部分４２ｂは、第１方向において第１導電部分６１ａと第３電極部分５１ｃとの間にある。
例えば、半導体部材１０は、第１半導体領域１１及び第２半導体領域１２を含んでよい。第１半導体領域１１は、例えば、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第２半導体領域１２は、例えば、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む。組成比ｘ１は、例えば、０以上０．１５未満である。組成比ｘ２は、例えば、０．１５以上０．５以下である。第１半導体領域１１は、例えば、ＧａＮである。第２半導体領域１２は、ＡｌＧａＮである。
第１半導体領域１１は、第１部分１１ａ、第２部分１１ｂ、及び、第３部分１１ｃを含む。第２半導体領域１２は、第１半導体部分１２ａ及び第２半導体部分１２ｂを含む。第１部分１１ａは、上記の第１部分領域１０ａに含まれる。第２部分１１ｂから第１半導体部分１２ａへの方向は、第２方向（例えばＺ軸方向）に沿う。第３部分１１ｃから第２半導体部分１２ｂへの方向は、第２方向に沿う。第２部分１１ｂ及び第１半導体部分１２ａは、上記の第２部分領域１０ｂに含まれる。第３部分１１ｃ及び第２半導体部分１２ｂは、上記の第３部分領域１０ｃに含まれる。
半導体装置１１０は、例えば、基体１０Ｓ及び窒化物層１０Ｂを含んでも良い。窒化物層１０Ｂは、基体１０Ｓと半導体部材１０との間に設けられる。基体１０Ｓは、例えば、基板（例えばシリコン基板など）である。窒化物層１０Ｂは、例えば、バッファ層である。窒化物層１０Ｂは、例えば、窒化物半導体を含む。
基体１０Ｓの上に窒化物層１０Ｂが設けられる。窒化物層１０Ｂの上に半導体部材１０が設けられる。第１半導体領域１１の一部の上に第２半導体領域１２が設けられる。
半導体装置１１０は、第２電極５２及び第３電極５３をさらに含んでも良い。第１電極５１の第１方向（Ｘ軸方向）における位置は、第２電極５２の第１方向における位置と、第３電極５３の第１方向における位置と、の間にある。第１半導体部分１２ａは、第１方向において、第２電極５２の少なくとも一部と、第２絶縁領域４１ｂと、の間にある。第２半導体部分１２ｂは、第１方向において、第３絶縁領域４１ｃと、第３電極５３の少なくとも一部と、の間にある。第２電極５２は、例えば、第２部分１１ｂと電気的に接続される。第３電極５３は、第３部分１１ｃと電気的に接続される。
第２電極５２と第３電極５３との間に流れる電流は、例えば、第１電極５１の電位により制御できる。第１電極５１の電位は、例えば、第２電極５２の電位を基準とした電位である。第１電極５１は、例えば、ゲート電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ドレイン電極として機能する。半導体装置１１０は、例えば、トランジスタである。
第１半導体領域１１と第２半導体領域１２との間を界面の近傍にキャリア領域が形成される。キャリア領域は、例えば、２次元電子ガスである。半導体装置１１０は、例えばＨＥＭＴ（High Electron Mobility Transistor）である。
実施形態において、例えば、第１電極５１の少なくとも一部は、第２方向（Ｘ軸方向において）、半導体部材１０の間にある。第１電極５１は、リセス型のゲート電極である。これにより、より高いしきい値電圧が得られる。例えば、ノーマリオフの特性が得られる。
第１導電部材６１は、第１電極５１と接続された配線電極である。実施形態においては、上記のように、第１絶縁部分４２ａ及び第２絶縁部分４２ｂを含む第２絶縁部材４２が設けられる。第１絶縁部分４２ａは、第１方向（Ｘ軸方向）において、第２電極部分５１ｂと第１導電部分６１ａとの間に設けられる。第２絶縁部分４２ｂは、第１方向において第１導電部分６１ａと第３電極部分５１ｃとの間に設けられる。第１絶縁部分４２ａ及び第２絶縁部分４２ｂは、リセス型のゲート電極のコーナ部に対応する位置に設けられる。
これにより、例えば、第１導電部材６１の特性がより安定化する。
以下、第２絶縁部材４２の形状の１つの例について説明する。
図２は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図２に示すように、第１電極部分５１ａは、第１面ｆ１及び第２面ｆ２を含む。第１面ｆ１は、第２方向（Ｚ軸方向）において第１導電部分６１ａと対向する。第２面ｆ２は、第１方向（Ｘ軸方向）において第１絶縁部分４２ａと対向する。第１絶縁部分４２ａは、第１方向において第１導電部分６１ａと対向する第３面ｆ３を含む。
第３面ｆ３と第１面ｆ１との間の角度を第１角度θ１とする。第２面ｆ２と第１面ｆ１との間の角度を第２角度θ２とする。第１角度θ１は、第２角度θ２よりも大きい。第１角度θ１及び第２角度θ２は、９０度以上である。例えば、第３面ｆ３の傾斜は、第２面ｆ２の傾斜よりも緩やかである。
このような第１絶縁部分４２ａ（第２絶縁部材４２）の上に第１導電部材６１が設けられる。これにより、例えば、第１導電部材６１の特性がより安定になる。
例えば、第２絶縁部材４２が設けられない第１参考例がある。第１参考例においては、第１電極部分５１ａ（底部）の上に形成された導電部分は、第２電極部分５１ｂ（側部）の上に形成された導電部分と不連続になりやすい。これにより、第１導電部材６１の特性がより安定になりやすい。
これに対して、実施形態においては、第１絶縁部分４２ａ及び第２絶縁部分４２ｂが設けられることで、それらの上に設けられる導電部材は滑らかに形成される。より均一な第１導電部材６１が得やすい。実施形態によれば、安定した特性が得られる半導体装置を提供できる。
第１絶縁部分４２ａ及び第２絶縁部分４２ｂが設けられることで、第１電極５１のコーナ部分の特性が安定化しやすい。例えば、上記の第１参考例においては、第１電極５１と第１導電部材６１とは、リセス型のゲート電極のコーナ部においても接する。これにより、コーナ部において、第１導電部材６１の影響により第１電極５１の材料及び構成が変化しやすい。例えば、第１電極５１に含まれる元素の一部が、第１導電部材６１に移動しやすい。例えば、第１導電部材６１に含まれる元素が第１電極５１に移動しやすい。これにより、第１電極５１の特性（例えば仕事関数など）が変動しやすい。第１電極５１の特性が変化すると、しきい値電圧が変化する。
しきい値電圧は、第１電極５１（リセス型のゲート電極）のコーナ部の特性の変化の特性を特に敏感に受ける。このため、第１参考例においては、コーナ部の特性に起因したしきい値電圧の変化が大きい。
これに対して、実施形態においては、第１電極５１（リセス型のゲート電極）のコーナ部の特性が変化しにくい。これにより、より安定したしきい値電圧が得られる。実施形態によれば、安定した特性が得られる半導体装置を提供できる。
実施形態においては、第１絶縁部分４２ａ及び第２絶縁部分４２ｂが設けられることで、第１導電部材６１に生じる歪みが抑制しやすい。これにより、より安定した特性が得られる。実施形態によれば、安定した特性が得られる半導体装置を提供できる。
図１に示すように、第１導電部材６１は、第２導電部分６１ｂ及び第３導電部分６１ｃをさらに含んで良い。第１絶縁部分４２ａは、第２方向（例えばＺ軸方向）において第１電極部分５１ａの一部と第２導電部分６１ｂの少なくとも一部との間にある。第２絶縁部分４２ｂは、第２方向において第１電極部分５１ａの他部と第３導電部分６１ｃの少なくとも一部と、の間にある。
図１に示すように、この例では、第２電極部分５１ｂは、第２方向（Ｚ軸方向）において第１部分領域１０ａと第２導電部分６１ｂとの間にある。第３電極部分５１ｃは、第２方向において第１部分領域１０ａと第３導電部分６１ｃとの間にある。
例えば、第２電極部分５１ｂは、第２導電部分６１ｂと電気的に接続される。第３電極部分５１ｃは、第３導電部分６１ｃと電気的に接続される。例えば、第２電極部分５１ｂは、第２導電部分６１ｂと接する。第３電極部分５１ｃは、第３導電部分６１ｃと接する。例えば、第１電極部分５１ａは、第１導電部分６１ａと接して良い。
図１に示すように、第２絶縁部材４２は、第３絶縁部分４２ｃ及び第４絶縁部分４２ｄをさらに含んでも良い。第１半導体部分１２ａは、第２方向（例えばＺ軸方向）において第２部分１１ｂと第３絶縁部分４２ｃとの間にある。第２半導体部分１２ｂは、第２方向において第３部分１１ｃと第４絶縁部分４２ｄとの間にある。
図１に示すように、第１電極５１は、第４電極部分５１ｄ及び第５電極部分５１ｅをさらに含んでも良い。第４電極部分５１ｄの少なくとも一部は、第２方向（Ｚ軸方向）において第１半導体部分１２ａと第３絶縁部分４２ｃとの間にある。第５電極部分５１ｅの少なくとも一部は、第２方向において第２半導体部分１２ｂと第４絶縁部分４２ｄとの間にある。
図１に示すように、半導体装置１１０は、第３絶縁部材４３をさらに含んでも良い。第３絶縁部材４３の一部４３ｐは、第２方向（例えばＺ軸方向）において第１半導体部分１２ａと第４電極部分５１ｄとの間にある。第３絶縁部材４３の別の一部４３ｑは、第２方向において第２半導体部分１２ｂと第５電極部分５１ｅとの間にある。
１つの例において、第１絶縁部材４１は、シリコン及び酸素を含む。第２絶縁部材４２は、シリコン及び酸素を含む。第３絶縁部材４３は、シリコン及び窒素を含む。例えば、第１絶縁部材４１及び第２絶縁部材４２は、窒素を含まない。または、第１絶縁部材４１及び第２絶縁部材４２における窒素の濃度は、第３絶縁部材４３における窒素の濃度よりも低い。
例えば、第１絶縁部材４１及び第２絶縁部材４２は、酸化シリコン（例えば、ＳｉＯ２）を含む。これにより、より安定した電気的特性が得やすい。例えば、第３絶縁部材４３は、窒化シリコン（例えばＳｉＮ）を含む。このような第３絶縁部材４３が設けられることで、例えば、半導体部材１０の特性が安定化しやすい。
図１に示すように、第１絶縁部材４１は、第４絶縁領域４１ｄ及び第５絶縁領域４１ｅを含んでも良い。例えば、第４絶縁領域４１ｄの少なくとも一部は、第３絶縁部材４３の一部４３ｐと、第４電極部分５１ｄと、の間にある。例えば、第５絶縁領域４１ｅの少なくとも一部は、第３絶縁部材４３の別の一部４３ｑと、第５電極部分５１ｅと、の間にある。
図１に示すように、半導体装置１１０は、窒化物部材４５をさらに含んでも良い。窒化物部材４５は、Ａｌ及び窒素を含む。窒化物部材４５は、例えば、ＡｌＮを含む。窒化物部材４５は、例えば、第１窒化物部分４５ａ、第２窒化物部分４５ｂ及び第３窒化物部分４５ｃを含む。第１窒化物部分４５ａは、第１部分領域１０ａと第１絶縁領域４１ａとの間にある。第２窒化物部分４５ｂは、第２部分領域１０ｂと第２絶縁領域４１ｂとの間にある。第３窒化物部分４５ｃは、第３絶縁領域４１ｃと第３部分領域１０ｃとの間にある。このような窒化物部材４５が設けられることで、半導体部材１０の特性がより安定になる。
図２に示すように、第１導電部分６１ａは、第１コーナ部６１Ｐを含む。第１コーナ部６１Ｐは、第２方向（Ｚ軸方向）において第１電極部分５１ａと対向し、第１方向（Ｘ軸方向）において第２部分領域１０ｂと対向する。第１絶縁部分４２ａの少なくとも一部は、第１コーナ部６１Ｐと第２電極部分５１ｂとの間にある。
図３は、第１実施形態に係る半導体装置の一部を例示する模式的断面図である。
図３に示すように、第１導電部材６１（例えば第１導電部分６１ａ）は、第１膜６５ａ及び第２膜６５ｂを含んでも良い。第１導電部分６１ａは、第３膜６５ｃをさらに含んでも良い。第１膜６５ａは、第１電極部分５１ａと第２膜６５ｂとの間にある。第２膜６５ｂは、第１膜６５ａと第３膜６５ｃとの間にある。
例えば、第１膜６５ａは、第１電極５１に含まれる金属元素を含んで良い。例えば、第１電極５１は、チタン（Ｔｉ）及び窒素を含む。第１電極５１は、例えばＴｉＮを含む。第１膜６５ａは、例えばＴｉを含む。第２膜６５ｂは、Ｐｔを含む。第３膜６５ｃが、例えばＡｌ及びＡｕよりなる群から選択された少なくとも１つを含む。このような構成より、より安定な特性が得られる。
（第２実施形態）
第２実施形態は、半導体装置の製造方法に係る。
図４（ａ）～図４（ｄ）、及び、図５（ａ）～図５（ｃ）は、第２実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図４（ａ）に示すように、半導体部材１０が準備される。半導体部材１０は、穴１８を含む。穴１８は、底部１８ｂ及び側部１８ｓを含む。
図４（ｂ）に示すように、穴１８の底部１８ｂ及び側部１８ｓに第１絶縁部材４１が設けられる。第１絶縁部材４１の形成の前に、必要に応じて、第３絶縁部材４３（例えばＳｉＮ）となる膜が形成され、その膜の一部が除去されても良い。さらに、第１絶縁部材４１の形成の前に、必要に応じて窒化物部材４５（例えばＡｌＮ）となる膜が形成されても良い。
図４（ｃ）に示すように、第１絶縁部材４１の上に第１電極５１が形成される。
図４（ｄ）に示すように、第１電極５１の上、及び、半導体部材１０の上に絶縁膜４２Ｆが形成される。絶縁膜４２Ｆは、底部１８ｂの上の底絶縁部分４２Ｆｂと、底部１８ｂ及び側部１８ｓの上のコーナ絶縁部分４２Ｆｃと、を含む。
図５（ａ）に示すように、開口部４７ｏを有するマスク材４７を形成する。
図５（ｂ）に示すように、マスク材４７をマスクとして用いて、絶縁膜４２Ｆの一部を除去する。除去には、例えば、ドライエッチングが用いられる。これにより、コーナ絶縁部分４２Ｆｃを残しつつ、底絶縁部分４２Ｆｂが除去される。
図５（ｃ）に示すように、第１電極５１の上の及びコーナ絶縁部分４２Ｆｃの上に第１導電部材６１が形成される。第２電極５２及び第３電極５３が適宜形成される。
実施形態に係る製造方法によれば、安定した特性が得られる半導体装置の製造方法が提供できる。
実施形態によれば、安定した特性が得られる半導体装置及びその製造方法が提供できる。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成比の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体部材、電極、導電部材及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １０Ｂ…窒化物層、 １０Ｓ…基体、 １０ａ～１０ｃ…第１～第３部分領域、 １１…第１半導体領域、 １１ａ～１１ｃ…第１～第３部分、 １２…第２半導体領域、 １２ａ、１２ｂ…第１、第２半導体部分、 １８…穴、 １８ｂ…底部、 １８ｓ…側部、 ４１…第１絶縁部材、 ４１ａ～４１ｅ…第１～第５絶縁領域、 ４２…第２絶縁部材、 ４２Ｆ…絶縁膜、 ４２Ｆｂ…底絶縁部分、 ４２Ｆｃ…コーナ絶縁部分、 ４２ａ～４２ｄ…第１～第４絶縁部分、 ４３…第３絶縁部材、 ４３ｐ、４３ｑ…一部、 ４５…窒化物部材、 ４５ａ～４５ｃ…第１～第３窒化物部分、 ４７…マスク材、 ４７ｏ…開口部、 ５１…第１電極、 ５１ａ～５１ｅ…第１～第５電極部分、 ５２…第２電極、 ５３…第３電極、 ６１…導電部分、 ６１Ｐ…第１コーナ部、 ６１ａ～６１ｃ…第１～第３導電部分、 ６５ａ～６５ｃ…第１～第３膜、 θ１、θ２…第１、第２角度、 １１０…半導体装置、 ｆ１～ｆ３…第１～第３面

Claims (20)

  1. 第１部分領域、第２部分領域及び第３部分領域を含む半導体部材であって、前記第２部分領域から前記第３部分領域への第１方向における前記第１部分領域の位置は、前記第１方向における前記第２部分領域の位置と、前記第１方向における前記第３部分領域の位置と、の間にある、前記半導体部材と、
    第１導電部分を含む第１導電部材であって、前記第１導電部分は、前記第１方向において前記第２部分領域と前記第３部分領域との間にあり、前記第１部分領域から前記第１導電部分への方向は、前記第１方向と交差する第２方向に沿う、前記第１導電部材と、
    前記第１導電部材と電気的に接続された第１電極であって、前記第１電極は、第１電極部分、第２電極部分及び第３電極部分を含み、前記第１電極部分は、前記第２方向において、前記第１部分領域と前記第１導電部分との間にあり、前記第２電極部分は、前記第１方向において、前記第２部分領域と前記第１導電部分との間にあり、前記第３電極部分は、前記第１方向において、前記第１導電部分と前記第３部分領域との間にある、前記第１電極と、
    第１絶縁部材であって、前記第１絶縁部材は、第１絶縁領域、第２絶縁領域及び第３絶縁領域を含み、前記第１絶縁領域は、前記第２方向において前記第１部分領域と前記第１電極部分との間にあり、前記第２絶縁領域は、前記第１方向において前記第２部分領域と前記第２電極部分との間にあり、前記第３絶縁領域は、前記第１方向において前記第３電極部分と前記第３部分領域との間にある、前記第１絶縁部材と、
    第２絶縁部材であって、前記第２絶縁部材は、第１絶縁部分及び第２絶縁部分を含み、前記第１絶縁部分は、前記第１方向において前記第２電極部分と前記第１導電部分との間にあり、前記第２絶縁部分は、前記第１方向において前記第１導電部分と前記第３電極部分との間にある、前記第２絶縁部材と、
    を備えた半導体装置。
  2. 前記第１導電部材は、第２導電部分及び第３導電部分をさらに含み、
    前記第１絶縁部分は、前記第２方向において前記第１電極部分の一部と前記第２導電部分の少なくとも一部との間にあり、
    前記第２絶縁部分は、前記第２方向において前記第１電極部分の他部と前記第３導電部分の少なくとも一部と、の間にある、請求項１記載の半導体装置。
  3. 前記第２電極部分は、前記第２方向において前記第１部分領域と前記第２導電部分との間にあり、
    前記第３電極部分は、前記第２方向において前記第１部分領域と前記第３導電部分との間にある、請求項２記載の半導体装置。
  4. 前記第２電極部分は、前記第２導電部分と電気的に接続され、
    前記第３電極部分は、前記第３導電部分と電気的に接続された、請求項２または３に記載の半導体装置。
  5. 前記第２電極部分は、前記第２導電部分と接し、
    前記第３電極部分は、前記第３導電部分と接した、請求項２～４のいずれか１つに記載の半導体装置。
  6. 前記第１電極部分は、前記第１導電部分と接した、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記半導体部材は、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２≦１）を含む第２半導体領域と、を含み、
    前記第１半導体領域は、第１部分、第２部分、及び、第３部分を含み、
    前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、
    前記第１部分は、前記第１部分領域に含まれ、
    前記第２部分から前記第１半導体部分への方向は、前記第２方向に沿い、
    前記第３部分から前記第２半導体部分への方向は、前記第２方向に沿い、
    前記第２部分及び前記第１半導体部分は、前記第２部分領域に含まれ、
    前記第３部分及び前記第２半導体部分は、前記第３部分領域に含まれる、請求項１～６のいずれか１つに記載の半導体装置。
  8. 第２電極及び第３電極をさらに備え、
    前記第１電極の前記第１方向における位置は、前記第２電極の前記第１方向における位置と、前記第３電極の前記第１方向における位置と、の間にあり、
    前記第１半導体部分は、前記第１方向において、前記第２電極の少なくとも一部と、前記第２絶縁領域と、の間にあり、
    前記第２半導体部分は、前記第１方向において、前記第３絶縁領域と、前記第３電極の少なくとも一部と、の間にある、請求項７記載の半導体装置。
  9. 前記第２電極は、前記第２部分と電気的に接続され、
    前記第３電極は、前記第３部分と電気的に接続された、請求項８記載の半導体装置。
  10. 前記第２絶縁部材は、第３絶縁部分及び第４絶縁部分をさらに含み、
    前記第１半導体部分は、前記第２方向において前記第２部分と前記第３絶縁部分との間にあり、
    前記第２半導体部分は、前記第２方向において前記第３部分と前記第４絶縁部分との間にある、請求項７～９のいずれか１つに記載の半導体装置。
  11. 前記第１電極は、第４電極部分及び第５電極部分をさらに含み、
    前記第４電極部分の少なくとも一部は、前記第２方向において前記第１半導体部分と前記第３絶縁部分との間にあり、
    前記第５電極部分の少なくとも一部は、前記第２方向において前記第２半導体部分と前記第４絶縁部分との間にある、請求項１０記載の半導体装置。
  12. 第３絶縁部材をさらに備え、
    前記第３絶縁部材の一部は、前記第２方向において前記第１半導体部分と前記第４電極部分との間にあり、
    前記第３絶縁部材の別の一部は、前記第２方向において前記第２半導体部分と前記第５電極部分との間にある、請求項１１記載の半導体装置。
  13. 前記第１絶縁部材は、シリコン及び酸素を含み、
    前記第２絶縁部材は、シリコン及び酸素を含み、
    前記第３絶縁部材は、シリコン及び窒素を含み、
    前記第１絶縁部材及び前記第２絶縁部材は、窒素を含まない、または、前記第１絶縁部材及び前記第２絶縁部材における窒素の濃度は、前記第３絶縁部材における窒素の濃度よりも低い、請求項１２記載の半導体装置。
  14. Ａｌ及び窒素を含む窒化物部材をさらに備え、
    前記窒化物部材は、第１窒化物部分、第２窒化物部分及び第３窒化物部分を含み、
    前記第１窒化物部分は、前記第１部分領域と前記第１絶縁領域との間にあり、
    前記第２窒化物部分は、前記第２部分領域と前記第２絶縁領域との間にあり、
    前記第３窒化物部分は、前記第３絶縁領域と前記第３部分領域との間にある、請求項１～１３のいずれか１つに記載の半導体装置。
  15. 前記第１電極部分は、第１面及び第２面を含み、
    前記第１面は、前記第２方向において前記第１導電部分と対向し、
    前記第２面は、前記第１方向において前記第１絶縁部分と対向し、
    前記第１絶縁部分は、前記第１方向において前記第１導電部分と対向する第３面を含み、
    前記第３面と前記第１面との間の第１角度は、前記第２面と前記第１面との間の第２角度よりも大きい、請求項１～１４のいずれか１つに記載の半導体装置。
  16. 前記第１導電部分は、第１コーナ部を含み、
    前記第１コーナ部は、前記第２方向において前記第１電極部分と対向し、前記第１方向において前記第２部分領域と対向し、
    前記第１絶縁部分の少なくとも一部は、前記第１コーナ部と前記第２電極部分との間にある、請求項１～１５のいずれか１つに記載の半導体装置。
  17. 前記第１電極は、チタン及び窒素を含む、請求項１～１６のいずれか１つに記載の半導体装置。
  18. 前記第１導電部分は、第１膜及び第２膜を含み、
    前記第１膜は、前記第１電極部分と前記第２膜との間にあり、
    前記第１膜は、前記第１電極に含まれる金属元素を含む、請求項１７記載の半導体装置。
  19. 穴を含む半導体部材の前記穴の底部及び側部に設けられた第１絶縁部材の上に第１電極を形成し、
    前記第１電極の上及び前記半導体部材の上に絶縁膜を形成し、前記絶縁膜は、底部の上の底絶縁部分と、前記底部及び前記側部の上のコーナ絶縁部分と、を含み、
    前記コーナ絶縁部分を残しつつ前記底絶縁部分を除去し、
    前記第１電極及び前記コーナ絶縁部分の上に第１導電部材を形成する、半導体装置の製造方法。
  20. 前記コーナ絶縁部分の前記底部を基準にした傾斜は、前記側部の前記底部を基準にした傾斜よりも緩やかである、請求項１９記載の半導体装置の製造方法。
JP2021068885A 2021-04-15 2021-04-15 半導体装置及びその製造方法 Active JP7437346B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021068885A JP7437346B2 (ja) 2021-04-15 2021-04-15 半導体装置及びその製造方法
US17/454,306 US12154966B2 (en) 2021-04-15 2021-11-10 Semiconductor device that includes a conductive member and an electrode and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021068885A JP7437346B2 (ja) 2021-04-15 2021-04-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022163823A JP2022163823A (ja) 2022-10-27
JP7437346B2 true JP7437346B2 (ja) 2024-02-22

Family

ID=83601741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021068885A Active JP7437346B2 (ja) 2021-04-15 2021-04-15 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US12154966B2 (ja)
JP (1) JP7437346B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077123A (ja) 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲート電極の形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
JP2013138137A (ja) 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置
US20200168502A1 (en) 2018-11-26 2020-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical Connection for Semiconductor Devices
JP2021009886A (ja) 2019-06-28 2021-01-28 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2513016A1 (fr) 1981-09-14 1983-03-18 Radiotechnique Compelec Transistor v mos haute tension, et son procede de fabrication
JPS6421968A (en) 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Vertical type mosfet device and manufacture thereof
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
US6437425B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp Semiconductor devices which utilize low K dielectrics
US6590295B1 (en) * 2002-06-11 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic device with a spacer redistribution layer via and method of making the same
JP4389962B2 (ja) * 2007-04-26 2009-12-24 ソニー株式会社 半導体装置、電子機器、および半導体装置の製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5866773B2 (ja) 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP6270572B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
TWI661555B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
US10566466B2 (en) * 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
JP7368107B2 (ja) 2019-05-22 2023-10-24 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077123A (ja) 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd ゲート電極の形成方法、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法及びＡｌＧａＮ／ＧａＮ−ＨＥＭＴ
JP2013138137A (ja) 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置
US20200168502A1 (en) 2018-11-26 2020-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical Connection for Semiconductor Devices
JP2021009886A (ja) 2019-06-28 2021-01-28 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US12154966B2 (en) 2024-11-26
US20220336630A1 (en) 2022-10-20
JP2022163823A (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
JP7448314B2 (ja) 半導体装置
US11715778B2 (en) Semiconductor device
US11189718B2 (en) Semiconductor device with suppressed self-turn-on
JP2007273856A (ja) 半導体装置
JP7622270B2 (ja) 半導体装置及びその製造方法
JP6640762B2 (ja) 半導体装置
US20220130986A1 (en) Semiconductor device
JP2024177562A (ja) 半導体装置
JP7437346B2 (ja) 半導体装置及びその製造方法
US11476358B2 (en) Semiconductor device
US20180374942A1 (en) Semiconductor device and method for manufacturing the same
US10937875B2 (en) Semiconductor device
CN114975595A (zh) 半导体器件
US12080765B2 (en) Semiconductor device
US12087823B2 (en) Semiconductor device
US20220384629A1 (en) Semiconductor device
TWI702724B (zh) 在閘極切割期間使用源／汲極接觸蓋
US11563115B2 (en) Semiconductor device
US11329135B2 (en) Semiconductor device
JP7524140B2 (ja) 半導体装置
JP7564753B2 (ja) 半導体装置
US20220140125A1 (en) Semiconductor device
JP7621995B2 (ja) 半導体装置
JP7561704B2 (ja) 半導体装置
US20230006058A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R151 Written notification of patent or utility model registration

Ref document number: 7437346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151