JP7561704B2 - 半導体装置 - Google Patents

Description

本発明の実施形態は、半導体装置に関する。

例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。

特許第６４７０４８０号公報

本発明の実施形態は、特性の向上が可能な半導体装置を提供する。

本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体層、第２半導体層、第１部材及び第１絶縁部材を含む。前記第１電極から前記第２電極への方向は第１方向に沿う。前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある。前記第１半導体層は、Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含む。前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿う。前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にある。前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にある。前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある。前記第２半導体層は、Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。前記第２半導体層は、第１半導体部分及び第２半導体部分を含む。前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿う。前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う。前記第１絶縁部材は、第１絶縁領域を含み第１材料を含む。前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にある。前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接する。前記第１部材は、第１部分を含み前記第１材料とは異なる第２材料を含む。前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある。

図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置の特性を例示するグラフ図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図８は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１５は、第４実施形態に係る半導体装置を例示する模式的断面図である。 図１６は、第４実施形態に係る半導体装置を例示する模式的断面図である。 図１７は、第４実施形態に係る半導体装置を例示する模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１部材４５及び第１絶縁部材４１を含む。この例では、半導体装置１１０は、基板１０Ｓ及び半導体層１０Ｂを含む。

第１電極５１から第２電極５２への方向は、第１方向に沿う、第１方向は、例えば、Ｘ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。

第１方向における第３電極５３の位置は、第１方向における第１電極５１の位置と、第１方向における第２電極５２の位置と、の間にある。第１～第３電極５１～５３の少なくとも一部は、Ｙ軸方向に沿って延びる。

第１半導体層１０は、Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１０におけるＡｌの組成比ｘ１は、例えば、０以上０．０５以下である。第１半導体層１０は、例えばＧａＮを含む。

第１半導体層１０は、第１部分領域１１、第２部分領域１２、第３部分領域１３、第４部分領域１４、第５部分領域１５及び第６部分領域１６を含む。第１部分領域１１から第１電極５１への方向は、第１方向と交差する第２方向に沿う。第２方向は、例えば、Ｚ軸方向である。第２部分領域１２から第２電極５２への方向は、第２方向に沿う。第３部分領域１３から第３電極５３の一部５３ａへの方向は、第２方向に沿う。第４部分領域１４から第３電極５３の別の一部５３ｂへの方向は、第２方向に沿う。

第３電極５３の一部５３ａの第１方向（例えばＸ軸方向）における位置は、第１電極５１の第１方向における位置と、第３電極５３の別の一部５３ｂの第１方向における位置と、の間にある。第３部分領域１３の第１方向（例えばＸ軸方向）における位置は、第１部分領域１１の第１方向における位置と、第４部分領域１４の第１方向における位置と、の間にある。第４部分領域１４は、第３部分領域１３と第２部分領域１２との間にある。

第５部分領域１５の第１方向における位置は、第１部分領域１１の第１方向における位置と、第３部分領域１３の第１方向における位置と、の間にある。第６部分領域１６の第１方向における位置は、第４部分領域１４の第１方向における位置と、第２部分領域１２の第１方向における位置と、の間にある。

第２半導体層２０は、Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む。第２半導体層２０におけるＡｌの組成比ｘ２は、例えば、０．０５を越え０．８以下である。第２半導体層２０は、例えば、ＡｌＧａＮを含む。

第２半導体層２０は、第１半導体部分２１及び第２半導体部分２２を含む。第５部分領域１５から第１半導体部分２１への方向は、第２方向（例えばＺ軸方向）に沿う。第６部分領域１６から第２半導体部分２２への方向は、第２方向（例えばＺ軸方向）に沿う。

例えば、第１半導体部分２１は、第１電極５１と電気的に接続される。例えば、第１部分領域１１は、第１電極５１と電気的に接続される。例えば、第２半導体部分２２は、第２電極５２と電気的に接続される。

第１絶縁部材４１は、第１絶縁領域４１ａを含む。第１絶縁部材４１は、第１材料を含む。第１材料は、例えば、シリコンと酸素とを含む。第１絶縁部材４１は、例えば、酸化シリコンを含む。第１絶縁部材４１は、例えば、ＳｉＯ_２を含む。

第１絶縁領域４１ａは、第２方向（例えばＺ軸方向）において、第３部分領域１３と、第３電極５３の上記の一部５３ａとの間、及び、第２方向（例えばＺ軸方向）において、第４部分領域１４と第３電極５３の上記の別の一部５３ｂとの間にある。第１絶縁領域４１ａは、第３部分領域１３及び第３電極５３の上記の一部５３ａと接する。

第１部材４５は、第１部分４５ａを含む。第１部材４５は、第２材料を含む。第２材料は、第１材料とは異なる。第２材料は、例えば、第３材料、第４材料及び第５材料のいずれかを含む。第３材料は、アルミニウムと窒素とを含む。第４材料は、シリコンと窒素とを含む。第５材料は、アルミニウム及びシリコンよりなる群から選択された少なくとも１つと、窒素及び酸素よりなる群から選択された少なくとも１つと、を含む。

１つの例において、第１材料は、シリコンと酸素とを含み、第２材料は、アルミニウムと窒素とを含む。第２材料は、ＡｌＮを含む。例えば、第１半導体層１０は、結晶を含む。第１部材４５の少なくとも一部は、結晶を含む。

第１部材４５の第１部分４５ａは、第４部分領域１４と、第３電極５３の上記の別の一部５３ｂと、の間にある。例えば、第１部分４５ａは、第４部分領域１４と接する。

基板１０Ｓは、例えば、シリコン基板などでよい。半導体層１０Ｂは、基板１０Ｓと第１半導体層１０との間に設けられる。半導体層１０Ｂは、例えば、バッファ層である。半導体層１０Ｂは、例えば、窒化物半導体を含む。半導体層１０Ｂは、例えば、Ａｌ、Ｇａ及びＮを含む。

第１半導体層１０の第２半導体層２０の側の一部に、キャリア領域が形成される。キャリア領域は、例えば２次元電子ガスである。第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第１電極５１は、例えば、ソース電極として機能する。第２電極５２は、例えば、ドレイン電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。第１絶縁部材４１は、例えば、ゲート絶縁膜として機能する。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）である。

図１に示すように、第３電極５３の少なくとも一部は、第１方向（Ｘ軸方向）において、第１半導体部分２１と第２半導体部分２２との間にある。第３電極５３の少なくとも一部は、第１方向（Ｘ軸方向）において、第５部分領域１５と第６部分領域１６との間にある。このような構成により、例えば、しきい値電圧を高くできる。例えば、ノーマリオフの特性が得易くなる。

実施形態においては、例えば、第１絶縁部材４１とは異なる材料を含む第１部材４５が、第１半導体層１０と第３電極５３との間の一部に設けられる。これにより、オン抵抗を低くできる。例えば、高いしきい値が得られ、低いオン抵抗が得られる。実施形態によれば、特性の向上が可能な半導体装置が提供される。

例えば、第１部材４５の第１部分４５ａが設けられる部分において、キャリア領域（例えば２次元電子ガス）が局所的に形成されると考えられる。第１部分４５ａが設けられない領域においては、キャリア領域が形成されない。キャリア領域は、第１電極５１と第２電極５２との間の全体には設けられない。このため、高いしきい値が得られる。第１部材４５の第１部分４５ａに基づくキャリア領域により、低いオン抵抗が得られる。

図１に示すように、第１絶縁部材４１は、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含む。第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において、第１半導体部分２１と第３電極５３との間にある。第３絶縁領域４１ｃは、第１方向（Ｘ軸方向）において、第３電極５３と第２半導体部分２２との間にある。良好な絶縁性が得られる。

この例では、第１部材４５は、第２部分４５ｂをさらに含む。第２部分４５ｂは、第３絶縁領域４１ｃと第２半導体部分２２との間にある。例えば、第２部分４５ｂは、第１部分４５ａと接して良い。

この例では、第１部材４５は、第３部分４５ｃをさらに含む。第２半導体部分２２は、第６部分領域１６と第３部分４５ｃとの間にある。

例えば、第１絶縁部材４１は、第４絶縁領域４１ｄを含む。第３部分４５ｃは、第２半導体部分２２と第４絶縁領域４１ｄとの間にある。

この例では、半導体装置１１０は、第２絶縁部材４２をさらに含む。第２絶縁部材４２は、シリコンと窒素とを含む。第２絶縁部材４２は、例えば、ＳｉＮ（例えば、Ｓｉ_３Ｎ_４）を含む。第２絶縁部材４２は、第１絶縁部分４２ａを含む。第１絶縁部分４２ａは、第２半導体部分２２と第３部分４５ｃとの間にある。

図１に示すように、第１絶縁部材４１は、第５絶縁領域４１ｅを含んでも良い。第１半導体部分２１は、第５部分領域１５と第５絶縁領域４１ｅとの間に設けられる。第２絶縁部材４２は、第２絶縁部分４２ｂを含んでも良い。第２絶縁部分４２ｂは、第１半導体部分２１と第５絶縁領域４１ｅとの間にある。

図２は、第１実施形態に係る半導体装置の特性を例示するグラフ図である。
図２は、半導体装置１１０の特性のシミュレーション結果の例を示している。図２の横軸は、Ｘ軸方向に沿う位置ｐＸである。縦軸は、ピエゾ電荷密度Ｑｐである。図２において、第１～第４領域Ｒ１～Ｒ４が示されている。第１領域Ｒ１は、第５部分領域１５及び第１半導体部分２１が設けられる領域である。第２領域Ｒ２は、第１絶縁領域４１ａが、第３部分領域１３、及び、第３電極５３の一部５３ａと接する領域である。第３領域Ｒ３は、第１部材４５の第１部分４５ａが設けられる部分である。第４領域Ｒ４は、第６部分領域１６及び第２半導体部分２２が設けられる領域である。

図２に示すように、第１領域Ｒ１の、第２領域Ｒ２の側の部分において、正のピエゾ電荷が生じる。第３領域Ｒ３と第４領域Ｒ４との間の近傍において、負のピエゾ電荷と正のピエゾ電荷が生じる。

第１領域Ｒ１に生じる正のピエゾ電荷により、伝導帯が変化し、例えば、キャリアが生じる。第３領域Ｒ３と第４領域Ｒ４との間の近傍に生じる負のピエゾ電荷及び正のピエゾ電荷により、伝導帯が変化し、例えば、キャリアが局所的に生じると考えられる。

既に説明したように、実施形態に係る半導体装置１１０においては、高いしきい値電圧と低いオン抵抗が得られる。例えば、第２領域Ｒ２においては、キャリア領域が生成されない。これにより、高いしきい値が得られると考えられる。一方、第３領域Ｒ３においては、局所的にキャリア領域が生じると考えられる。高いしきい値と低いオン抵抗が得られる。

例えば、第１部材４５が設けられない第１参考例においては、オン抵抗が高い。一方、第１部材４５が、第１半導体層１０と第１絶縁部材４１との間の全体に設けられる第２参考例においては、しきい値電圧が低い。第２参考例は、例えば、ノーマリオフの動作が行われる。実施形態においては、高いしきい値と低いオン抵抗が得られる。

図１に例示した半導体装置１１０は、例えば、第１部材４５となる膜を半導体層の全体に設けた後に、その膜の一部を除去し、さらに、第１絶縁部材４１及び第３電極５３を形成することにより得られる。または、リフトオフなどの方法により、第１部材４５となる膜を半導体層の一部に形成し、さらに、第１絶縁部材４１及び第３電極５３を形成することにより得られても良い。

図１に示すように、第１電極５１と第３電極５３との間の第１方向（Ｘ軸方向）に沿う距離は、第３電極５３と第２電極５２との間の第１方向に沿う距離よりも短い。安定した動作が得られる。

実施形態において、第１部材４５は、ドレイン電極側に設けられて良い。実施形態において、第１部材４５は、ソース電極側に設けられても良い。

図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、第１部分４５ａの第２方向（Ｚ軸方向）に沿う厚さを厚さｔ１とする。実施形態において、厚さｔ１は、例えば、０．２ｎｍ以上５ｎｍ以下であることが好ましい。厚さｔ１が０．２ｎｍ以上であることにより、例えば、低いオン抵抗が安定して得られる。厚さｔ１が５ｎｍ以下であることにより、例えば、高いしきい値が安定して得られる。厚さｔ１は、１０ｎｍ以下でも良い。

図３に示すように、第１絶縁領域４１ａの第１方向（Ｘ軸方向）に沿う長さを長さＬ１とする。第１部分４５ａの第１方向（Ｘ軸方向）に沿う長さを長さＬ２とする。長さＬ２は、長さＬ１の０．０５倍以上０．９倍以下で良い。長さＬ２は、長さＬ１の０．５倍以下でも良い。例えば、長さＬ１の０．３倍以下でも良い。

例えば、第１部分４５ａは、第１半導体層１０と、第１絶縁領域４１ａの第２電極５２の側の端部と、の間に設けられれば良い。これにより、局所的なキャリア領域が安定して得られる。

図１に例示した半導体装置１１０は、例えば、第１部材４５となる膜を半導体層の全体に設けた後に、その膜の一部を除去し、さらに、第１絶縁部材４１及び第３電極５３を形成することに得られる。半導体装置１１０は、他の手法により得られても良い。

図４及び図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、半導体装置１１１においては、第３部分４５ｃが省略される。図５に示すように、半導体装置１１２においては、第２部分４５ｂ及び第３部分４５ｃが省略される。半導体装置１１１及び１１２においても、例えば、高いしきい値電圧と低いオン抵抗とが得られる。

（第２実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１２０においても、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１部材４５及び第１絶縁部材４１が設けられる。半導体装置１２０において、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０及び第１絶縁部材４１の構成は、半導体装置１１０におけるそれらの構成と同様で良い。

例えば、第１絶縁部材４１は、第１絶縁領域４１ａを含む。第１絶縁領域４１ａは、第２方向（Ｚ軸方向）において、第３部分領域１３と、第３電極５３の一部５３ａと、の間、及び、第２方向（Ｚ軸方向）において、第４部分領域１４と、第３電極５３の別の一部５３ｂと、の間にある。第１絶縁領域４１ａは、第３部分領域１３及び第３電極５３の上記の一部５３ａと接する。第１部材４５の第１部分４５ａは、第４部分領域１４と、第３電極５３の上記の別の一部５３ｂと、の間にある。半導体装置１２０においては、第１部材４５の材料は第１絶縁部材４１と同様でも良い。

半導体装置１２０においては、第１絶縁領域４１ａは、圧縮応力及び引っ張り応力の一方を有する。第１部分４５ａは、圧縮応力及び引っ張り応力の他方を有する。これにより、第１部分４５ａが設けられる領域と、第１部分４５ａが設けらない領域と、で応力の極性が異なる。これにより、キャリア領域が局所的に形成できる。半導体装置１２０においても、高いしきい値電圧と、低いオン抵抗と、が得られる。

例えば、第１絶縁部材４１及び第１部材４５が同じ材料を含む場合においても、第１絶縁部材４１の形成条件と、第１部材４５の形成条件と、が互いに異なる。これにより、応力が変更できる。

第２実施形態において、第１実施形態に関して説明した構成が適用できる。第２実施形態において、第２部分４５ｂまたは第３部分４５ｃが省略されても良い。

実施形態は、以下の構成を含んで良い。
（構成１）
第１電極と、
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
第１絶縁領域を含み第１材料を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
第１部分を含み前記第１材料とは異なる第２材料を含む第１部材であって、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
を備えた半導体装置。

（構成２）
前記第１材料は、シリコンと酸素とを含み、
前記第２材料は、第３材料、第４材料及び第５材料の少なくともいずれかを含み、
前記第３材料は、アルミニウムと窒素とを含み、
前記第４材料は、シリコンと窒素とを含み、
前記第５材料は、アルミニウム及びシリコンよりなる群から選択された少なくとも１つと、窒素及び酸素よりなる群から選択された少なくとも１つと、を含む、構成１記載の半導体装置。

（構成３）
前記第１材料は、シリコンと酸素とを含み、
前記第２材料は、アルミニウムと窒素とを含む、構成１記載の半導体装置。

（構成４）
第１電極と、
第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
第１部分を含む第１部材であって、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
を備え、
前記第１絶縁領域は、圧縮応力及び引っ張り応力の一方を有し、
前記第１部分は、圧縮応力及び引っ張り応力の他方を有する、半導体装置。

（構成５）
前記第３電極の少なくとも一部は、前記第１方向において、前記第５部分領域と前記第６部分領域との間にある、構成１～４のいずれか１つに記載の半導体装置。

（構成６）
前記第３電極の少なくとも一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にある、構成１～４のいずれか１つに記載の半導体装置。

（構成７）
前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
前記第２絶縁領域は、前記第１方向において、前記第１半導体部分と前記第３電極との間にあり、
前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第２半導体部分との間にある、構成６記載の半導体装置。

（構成８）
前記第１部材は、第２部分をさらに含み、
前記第２部分は、前記第３絶縁領域と前記第２半導体部分との間にある、構成７記載の半導体装置。

（構成９）
前記第２部分は、前記第１部分と接した、構成８記載の半導体装置。

（構成１０）
前記第１部材は、第３部分をさらに含み、
前記第２半導体部分は、前記第６部分領域と前記第３部分との間にある、構成１～９のいずれか１つに記載の半導体装置。

（構成１１）
前記第１絶縁部材は、第４絶縁領域を含み、
前記第３部分は、前記第２半導体部分と前記第４絶縁領域との間にある、構成１０記載の半導体装置。

（構成１２）
シリコンと窒素とを含む第２絶縁部材をさらに備え、
前記第２絶縁部材は、第１絶縁部分を含み、
前記第１絶縁部分は、前記第２半導体部分と前記第３部分との間にある、構成１１記載の半導体装置。

（構成１３）
前記第１絶縁部材は、第５絶縁領域を含み、
前記第１半導体部分は、前記第５部分領域と前記第５絶縁領域との間に設けられた、構成１２記載の半導体装置。

（構成１４）
前記第２絶縁部材は、第２絶縁部分を含み、
前記第２絶縁部分は、前記第１半導体部分と前記第５絶縁領域との間にある、構成１３記載の半導体装置。

（構成１５）
前記第１電極と前記第３電極との間の前記第１方向に沿う距離は、前記第３電極と前記第２電極との間の前記第１方向に沿う距離よりも短い、構成１～１４のいずれか１つに記載の半導体装置。

（構成１６）
前記第１部分の前記第２方向に沿う厚さは、０．２ｎｍ以上５ｎｍ以下である、構成１～１５のいずれか１つに記載の半導体装置。

（構成１７）
前記第１部分は、前記第１半導体層と、前記第１絶縁領域の前記第２電極の側の端部と、の間にある、構成１～１６のいずれか１つに記載の半導体装置。

（構成１８）
前記第１部分の前記第１方向に沿う長さは、前記第１絶縁領域の前記第１方向に沿う長さの０．０５倍以上０．９倍以下である、構成１～１７のいずれか１つに記載の半導体装置。

（構成１９）
前記第１半導体層は、結晶を含み、
前記第１部材の少なくとも一部は、結晶を含む、構成１～１８のいずれか１つに記載の半導体装置。

（構成２０）
前記ｘ１は、０以上０．０５以下であり、
前記ｘ２は、０．０５を越え０．８以下である、構成１～１９のいずれか１つに記載の半導体装置。

（第３実施形態）
図７は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１０、第２半導体層２０、第１部材４５及び第１絶縁部材４１を含む。半導体装置１３０においては、第１部材４５は、Ａｌ_ｚ１Ｇａ_１－ｚ１Ｎ（０＜ｚ１≦１、ｘ１＜ｚ１）を含む。半導体装置１３０におけるこれ以外の構成は、第１実施形態または第２実施形態に係る半導体装置の構成と同様で良い。

半導体装置１３０において、第１部材４５は、ＡｌＧａＮを含む。第１部材４５は、第１部分４５ａを含む。第１部分４５ａは、第４部分領域１４と、第３電極５３の上記の別の一部５３ｂと、の間にある。このような第１部分４５ａが設けられることで、第１部分４５ａが設けられる領域において、例えば、しきい値電圧を高くできる。例えば、ノーマリオフの特性が得易くなる。

半導体装置１３０においては、このような第１部材４５が、第１半導体層１０と第３電極５３との間の一部に設けられる。これにより、オン抵抗を低くできる。例えば、高いしきい値が得られ、低いオン抵抗が得られる。実施形態によれば、特性の向上が可能な半導体装置が提供される。

半導体装置１３０において、第１部材４５におけるＡｌの組成比ｚ１は、第２半導体層２０におけるＡｌの組成比ｘ２よりも低くて良い。組成比ｚ１は、例えば、０を超え０．２以下である。

半導体装置１３０において、第１絶縁領域４１ａの少なくとも一部は、第１方向（Ｘ軸方向）において、第５部分領域１５と第６部分領域１６との間にある。半導体装置１３０は、例えば、リセスゲート型の半導体装置である。例えば、第３電極５３の少なくとも一部は、第１方向において、第１半導体部分２１と第２半導体部分２２との間に設けられて良い。

半導体装置１３０において、第１絶縁部材４１は、第２絶縁領域４１ｂ及び第３絶縁領域４１ｃを含んで良い。第２絶縁領域４１ｂは、第１方向において、第１半導体部分２１と第３電極５３との間にある。第３絶縁領域４１ｃは、第１方向において、第３電極５３と第２半導体部分２２との間にある。

半導体装置１３０において、第１部材４５は、第２部分４５ｂをさらに含んで良い。第２部分４５ｂは、第３絶縁領域４１ｃと第２半導体部分２２との間にある。第２部分４５ｂは、第１部分４５ａと接して良い。

半導体装置１３０において、第１部材４５は、第３部分４５ｃをさらに含んで良い。第２半導体部分２２は、第６部分領域１６と第３部分４５ｃとの間にある。第１絶縁部材４１は、第４絶縁領域４１ｄを含んで良い。第３部分４５ｃは、第２半導体部分２２と第４絶縁領域４１ｄとの間にある。

半導体装置１３０は、第２絶縁部材４２をさらに含んでも良い。第２絶縁部材４２は、シリコンと窒素とを含む。第２絶縁部材４２は、第１絶縁部分４２ａを含む。第１絶縁部分４２ａは、第２半導体部分２２と第３部分４５ｃとの間にある。第１絶縁部材４１は、第５絶縁領域４１ｅを含んで良い。第１半導体部分２１は、第５部分領域１５と第５絶縁領域４１ｅとの間に設けられる。第２絶縁部材４２は、第２絶縁部分４２ｂを含んで良い。第２絶縁部分４２ｂは、第１半導体部分２１と第５絶縁領域４１ｅとの間にある。

図８は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図８に示すように、実施形態に係る半導体装置１３０ｘにおいて、第３電極５３の少なくとも一部は、第１方向（Ｘ軸方向）において、第５部分領域１５と第６部分領域１６との間にある。半導体装置１３０ｘにおけるこれ以外の構成は、半導体装置１３０の構成と同様で良い。半導体装置１３０ｘにおいても、例えば、高いしきい値が得られ、低いオン抵抗が得られる。

図９は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図９に示すように、半導体装置１３０において、第１部分４５ａの第２方向（Ｚ軸方向）に沿う厚さを厚さｔ１とする。半導体装置１３０において、厚さｔ１は、例えば、０．２ｎｍ以上５ｎｍ以下であることが好ましい。厚さｔ１が０．２ｎｍ以上であることにより、例えば、低いオン抵抗が安定して得られる。厚さｔ１が５ｎｍ以下であることにより、例えば、高いしきい値が安定して得られる。厚さｔ１が５ｎｍ以下であることにより、トラップが抑制できる。厚さｔ１は、１０ｎｍ以下でも良い。

図９に示すように、第１絶縁領域４１ａの第１方向（Ｘ軸方向）に沿う長さを長さＬ１とする。第１部分４５ａの第１方向（Ｘ軸方向）に沿う長さを長さＬ２とする。長さＬ２は、長さＬ１の０．０５倍以上０．９倍以下で良い。長さＬ２は、長さＬ１の０．５倍以下でも良い。例えば、長さＬ１の０．３倍以下でも良い。

図１０及び図１１は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１０に示すように、半導体装置１３１においては、第３部分４５ｃが省略される。図１１に示すように、半導体装置１３２においては、第２部分４５ｂ及び第３部分４５ｃが省略される。これらを除いて、半導体装置１３１及び１３２の構成は、半導体装置１３０または半導体装置１３０ｘの構成と同様で良い。半導体装置１３１及び１３２においても、例えば、高いしきい値電圧と低いオン抵抗とが得られる。

図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、実施形態に係る半導体装置１３０ａは、窒化物部材４６を含む。窒化物部材４６は、Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む。窒化物部材４６は例えばＡｌＮでも良い。窒化物部材４６は、第１窒化物領域４６ａを含む。第１窒化物領域４６ａの少なくとも一部は、第３部分領域１３と、第１絶縁領域４１ａの一部と、の間、及び、第４部分領域１４と第１部分４５ａとの間にある。

窒化物部材４６は、第２窒化物領域４６ｂを含んでも良い。窒化物部材４６の少なくとも一部（第２窒化物領域４６ｂ）は、第１方向（Ｘ軸方向）において、第２部分４５ｂと第２半導体部分２２との間にある。

窒化物部材４６は、第３窒化物領域４６ｃを含んでも良い。窒化物部材４６の少なくとも一部（第３窒化物領域４６ｃ）は、第２方向（Ｚ軸方向）において、第２半導体部分２２と第３部分４５ｃとの間にある。

窒化物部材４６は、第４窒化物領域４６ｄを含んでも良い。窒化物部材４６の少なくとも一部（第４窒化物領域４６ｄ）は、第１方向（Ｘ軸方向）において、第１半導体部分２１と第２絶縁領域４１ｂとの間にある。

窒化物部材４６は、第５窒化物領域４６ｅを含んでも良い。第１半導体部分２１は、第５部分領域１５と第５窒化物領域４６ｅとの間にある。

窒化物領域４６が設けられることで、例えば、リセス底部及びリセス側部において、高い電子移動度が得やすくなる。窒化物領域４６により、例えば、半導体層または第１絶縁部材４１からの不純物侵入が抑制される。例えば、高い信頼性が得やすい。

図１３及び図１４は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１３及び図１４に示すように、半導体装置１３１ａ及び１３２ａは、窒化物部材４６を含む。半導体装置１３１ａ及び１３２ａにおけるこれ以外の構成は、半導体装置１３１及び１３２と同様で良い。

半導体装置１３０ａ、１３１ａ及び１３２ａにおいて、第２絶縁部材４２が設けられて良い。窒化物部材４６の第３窒化物領域４６ｃは、例えば、第２絶縁部材４２の第１絶縁部分４２ａの上に設けられる。第１絶縁部分４２ａは、第２半導体部分２２と第３窒化物領域４６ｃとの間にある。窒化物部材４６の第５窒化物領域４６ｅは、例えば、第２絶縁部材４２の第２絶縁部分４２ｂの上に設けられる。第２絶縁部分４２ｂは、第１半導体部分２１と第５窒化物領域４６ｅとの間にある。第３窒化物領域４６ｃ及び第５窒化物領域４６ｅの少なくともいずれかは、アモルファスで良い。第１窒化物領域４６ａ、第２窒化物領域４６ｂ及び第４窒化物領域４６ｄの少なくともいずれかは、結晶を含む。例えば、第３窒化物領域４６ｃ及び第５窒化物領域４６ｅの少なくともいずれかにおける結晶性は、第１窒化物領域４６ａにおける結晶性よりも低い。

（第４実施形態）
図１５～図１７は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１５～図１７に示すように、半導体装置１１０ａ、１１１ａ及び１１２ａは、窒化物部材４６を含む。これを除く半導体装置１１０ａ、１１１ａ及び１１２ａの構成は、半導体装置１１０、１１１及び１１２の構成と同様で良い。窒化物領域４６が設けられることで、例えば、リセス底部及びリセス側部において、高い電子移動度が得やすくなる。窒化物領域４６により、例えば、不純物侵入が抑制される。高い信頼性が得やすい。

図１２～図１７の例において、第１部材４５は、Ａｌ_ｚ１Ｇａ_１－ｚ１Ｎ（０≦ｚ１＜１）でも良い。第１部材４５は、例えば、ＧａＮを含んでも良い。一方、窒化物部材４６は、Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む。窒化物部材４６は例えばＡｌＮでも良い。

実施形態によれば、特性の向上が可能な半導体装置を提供できる。

実施形態において「窒化物半導体」は、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１－ｘ－ｙ－ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含む。上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体層、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１半導体層、 １０Ｂ…半導体層、 １０Ｓ…基板、 １１～１６…第１～第６部分領域、 ２０…第２半導体層、 ２１、２２…第１、第２半導体部分、 ４１…第１絶縁部材、 ４１ａ～４１ｅ…第１～第５絶縁領域、 ４２…第２絶縁部材、 ４２ａ、４２ｂ…第１、第２絶縁部分、 ４５…第１部材、 ４５ａ～４５ｃ…第１～第３部分、 ４６…窒化物部材、 ４６ａ～４６ｅ…第１～第５窒化物領域、 ５１～５３…第１～第３電極、 ５３ａ…一部、 ５３ｂ…別の一部、 １１０～１１２、１１０ａ～１１２ａ、１１０ｘ、１２０、１３０～１３２、１３０ａ～１３２ａ、１３０ｘ…半導体装置、 Ｌ１、Ｌ２…長さ、 Ｑｐ…ピエゾ電荷密度、 Ｒ１～Ｒ４…第１～第４領域、 ｐＸ…位置、 ｔ１…厚さ

Claims (20)

1. 第１電極と、
   第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
   第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
   第１絶縁領域を含み第１材料を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
   第１部分を含み前記第１材料とは異なる第２材料を含む第１部材であって、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
   を備え、
   前記第１部材は、第３部分をさらに含み、
   前記第２半導体部分は、前記第６部分領域と前記第３部分との間にあり、
   前記第１絶縁部材は、第４絶縁領域を含み、
   前記第３部分は、前記第２半導体部分と前記第４絶縁領域との間にあり、
   シリコンと窒素とを含む第２絶縁部材をさらに備え、
   前記第２絶縁部材は、第１絶縁部分を含み、
   前記第１絶縁部分は、前記第２半導体部分と前記第３部分との間にある、半導体装置。
2. 前記第１材料は、シリコンと酸素とを含み、
   前記第２材料は、第３材料、第４材料及び第５材料の少なくともいずれかを含み、
   前記第３材料は、アルミニウムと窒素とを含み、
   前記第４材料は、シリコンと窒素とを含み、
   前記第５材料は、アルミニウム及びシリコンよりなる群から選択された少なくとも１つと、窒素及び酸素よりなる群から選択された少なくとも１つと、を含む、請求項１記載の半導体装置。
3. 前記第１材料は、シリコンと酸素とを含み、
   前記第２材料は、アルミニウムと窒素とを含む、請求項１記載の半導体装置。
4. 第１電極と、
   第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
   第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
   第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
   Ａｌ_ｚ１Ｇａ_１－ｚ１Ｎ（０＜ｚ１≦１、ｘ１＜ｚ１）を含む第１部材であって、前記第１部材は、第１部分を含み、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
   を備え、
   前記第１部材は、第３部分をさらに含み、
   前記第２半導体部分は、前記第６部分領域と前記第３部分との間にあり、
   前記第１絶縁部材は、第４絶縁領域を含み、
   前記第３部分は、前記第２半導体部分と前記第４絶縁領域との間にあり、
   シリコンと窒素とを含む第２絶縁部材をさらに備え、
   前記第２絶縁部材は、第１絶縁部分を含み、
   前記第１絶縁部分は、前記第２半導体部分と前記第３部分との間にある、半導体装置。
5. 前記ｚ１は、前記ｘ２よりも低い、請求項４記載の半導体装置。
6. 第１電極と、
   第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
   第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
   Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
   Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
   第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
   第１部分を含む第１部材であって、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
   を備え、
   前記第１絶縁領域は、圧縮応力及び引っ張り応力の一方を有し、
   前記第１部分は、圧縮応力及び引っ張り応力の他方を有し、
   前記第１部材は、第３部分をさらに含み、
   前記第２半導体部分は、前記第６部分領域と前記第３部分との間にあり、
   前記第１絶縁部材は、第４絶縁領域を含み、
   前記第３部分は、前記第２半導体部分と前記第４絶縁領域との間にあり、
   シリコンと窒素とを含む第２絶縁部材をさらに備え、
   前記第２絶縁部材は、第１絶縁部分を含み、
   前記第１絶縁部分は、前記第２半導体部分と前記第３部分との間にある、半導体装置。
7. 前記第１絶縁領域の少なくとも一部は、前記第１方向において、前記第５部分領域と前記第６部分領域との間にある、請求項１～６のいずれか１つに記載の半導体装置。
8. 前記第３電極の少なくとも一部は、前記第１方向において、前記第５部分領域と前記第６部分領域との間にある、請求項１～７のいずれか１つに記載の半導体装置。
9. 前記第３電極の少なくとも一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にある、請求項１～７のいずれか１つに記載の半導体装置。
10. 前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
    前記第２絶縁領域は、前記第１方向において、前記第１半導体部分と前記第３電極との間にあり、
    前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第２半導体部分との間にある、請求項９記載の半導体装置。
11. 前記第１部材は、第２部分をさらに含み、
    前記第２部分は、前記第３絶縁領域と前記第２半導体部分との間にある、請求項１０記載の半導体装置。
12. 前記第２部分は、前記第１部分と接した、請求項１１記載の半導体装置。
13. 前記第１絶縁部材は、第５絶縁領域を含み、
    前記第１半導体部分は、前記第５部分領域と前記第５絶縁領域との間に設けられた、請求項１～１２のいずれか１つに記載の半導体装置。
14. 前記第２絶縁部材は、第２絶縁部分を含み、
    前記第２絶縁部分は、前記第１半導体部分と前記第５絶縁領域との間にある、請求項１３に記載の半導体装置。
15. Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む窒化物部材をさらに含み、
    前記窒化物部材の少なくとも一部は、前記第１方向において、前記第２部分と前記第２半導体部分との間にある、請求項１１または１２に記載の半導体装置。
16. Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む窒化物部材をさらに含み、
    前記窒化物部材の少なくとも一部は、前記第２方向において、前記第２半導体部分と前記第３部分との間にある、請求項１～１０のいずれか１つに記載の半導体装置。
17. Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む窒化物部材をさらに含み、
    前記窒化物部材は、第１窒化物領域を含み、
    前記第１窒化物領域の少なくとも一部は、前記第３部分領域と、前記第１絶縁領域の一部と、の間、及び、前記第４部分領域と前記第１部分との間にある、請求項１～１０のいずれか１つに記載の半導体装置。
18. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
    Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
    第１絶縁領域を含み第１材料を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
    第１部分を含み前記第１材料とは異なる第２材料を含む第１部材であって、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
    を備え、
    前記第３電極の少なくとも一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にあり、
    前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
    前記第２絶縁領域は、前記第１方向において、前記第１半導体部分と前記第３電極との間にあり、
    前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第２半導体部分との間にあり、
    前記第１部材は、第２部分をさらに含み、
    前記第２部分は、前記第３絶縁領域と前記第２半導体部分との間にあり、
    Ａｌ _ｚ２ Ｇａ _１－ｚ２ Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む窒化物部材をさらに含み、
    前記窒化物部材の少なくとも一部は、前記第１方向において、前記第２部分と前記第２半導体部分との間にある、半導体装置。
19. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
    Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
    第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
    Ａｌ_ｚ１Ｇａ_１－ｚ１Ｎ（０≦ｚ１＜１）を含む第１部材であって、前記第１部材は、第１部分を含み、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
    Ａｌ_ｚ２Ｇａ_１－ｚ２Ｎ（０＜ｚ２≦１、ｘ２＜ｚ２）を含む窒化物部材であって、前記窒化物部材は、第１窒化物領域を含み、前記第１窒化物領域の少なくとも一部は、前記第３部分領域と、前記第１絶縁領域の一部と、の間、及び、前記第４部分領域と前記第１部分との間にある、前記窒化物部材と、
    を備えた半導体装置。
20. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１方向における前記第３電極の位置は、前記第１方向における前記第１電極の位置と、前記第１方向における前記第２電極の位置と、の間にある、前記第３電極と、
    Ａｌ_ｘ１Ｇａ_１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域、第５部分領域及び第６部分領域を含み、前記第１部分領域から前記第１電極への方向、前記第２部分領域から前記第２電極への方向、前記第３部分領域から前記第３電極の一部への方向、及び、前記第４部分領域から前記第３電極の別の一部への方向は、前記第１方向と交差する第２方向に沿い、前記第４部分領域は、前記第３部分領域と前記第２部分領域との間にあり、前記第５部分領域の前記第１方向における位置は、前記第１部分領域の前記第１方向における前記位置と、前記第３部分領域の前記第１方向における位置と、の間にあり、前記第６部分領域の前記第１方向における位置は、前記第４部分領域の前記第１方向における前記位置と、前記第２部分領域の前記第１方向における前記位置と、の間にある、前記第１半導体層と、
    Ａｌ_ｘ２Ｇａ_１－ｘ２Ｎ（０＜ｘ２≦１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体部分及び第２半導体部分を含み、前記第５部分領域から前記第１半導体部分への方向は前記第２方向に沿い、前記第６部分領域から前記第２半導体部分への方向は前記第２方向に沿う、前記第２半導体層と、
    第１絶縁領域を含む第１絶縁部材であって、前記第１絶縁領域は、前記第２方向において前記第３部分領域と前記第３電極の前記一部との間、及び、前記第２方向において前記第４部分領域と前記第３電極の前記別の一部との間にあり、前記第１絶縁領域は、前記第３部分領域及び前記第３電極の前記一部と接した、前記第１絶縁部材と、
    Ａｌ_ｚ１Ｇａ_１－ｚ１Ｎ（０＜ｚ１≦１、ｘ１＜ｚ１）を含む第１部材であって、前記第１部材は、第１部分を含み、前記第１部分は、前記第４部分領域と、前記第３電極の前記別の一部と、の間にある、前記第１部材と、
    を備え、
    前記第３電極の少なくとも一部は、前記第１方向において、前記第１半導体部分と前記第２半導体部分との間にあり、
    前記第１絶縁部材は、第２絶縁領域及び第３絶縁領域を含み、
    前記第２絶縁領域は、前記第１方向において、前記第１半導体部分と前記第３電極との間にあり、
    前記第３絶縁領域は、前記第１方向において、前記第３電極と前記第２半導体部分との間にあり、
    前記第１部材は、第２部分をさらに含み、
    前記第２部分は、前記第３絶縁領域と前記第２半導体部分との間にあり、
    前記第２絶縁領域は、前記第１半導体部分と接する、半導体装置。

Images