[go: up one dir, main page]

JP7448314B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7448314B2
JP7448314B2 JP2019080072A JP2019080072A JP7448314B2 JP 7448314 B2 JP7448314 B2 JP 7448314B2 JP 2019080072 A JP2019080072 A JP 2019080072A JP 2019080072 A JP2019080072 A JP 2019080072A JP 7448314 B2 JP7448314 B2 JP 7448314B2
Authority
JP
Japan
Prior art keywords
compound
semiconductor
region
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019080072A
Other languages
English (en)
Other versions
JP2020178068A (ja
JP2020178068A5 (ja
Inventor
浩志 大野
章 向井
瑛祐 梶原
大望 加藤
彩 新留
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019080072A priority Critical patent/JP7448314B2/ja
Priority to US16/787,351 priority patent/US11476336B2/en
Publication of JP2020178068A publication Critical patent/JP2020178068A/ja
Publication of JP2020178068A5 publication Critical patent/JP2020178068A5/ja
Priority to JP2023191224A priority patent/JP7635340B2/ja
Application granted granted Critical
Publication of JP7448314B2 publication Critical patent/JP7448314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば窒化物半導体を用いたトランジスタなどの半導体装置がある。半導体装置において、特性の向上が望まれる。
特開２０１３－２２９４８６号公報
本発明の実施形態は、特性の向上が可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、第１半導体層、第２半導体層及び第１化合物部材を含む。前記第２電極から前記第１電極への第１方向における前記第３電極の位置は、前記第１方向における前記第２電極の位置と、前記第１方向における前記第１電極の位置と、の間にある。前記第１半導体層は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含む。前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第２電極への方向は、前記第２方向に沿う。前記第３部分領域から前記第３電極への方向は、前記第２方向に沿う。前記第４部分領域は、前記第１方向において前記第３部分領域と前記第１部分領域との間にある。前記第５部分領域は、前記第１方向において前記第２部分領域と前記第３部分領域との間にある。前記第２半導体層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。前記第２半導体層は、第１半導体領域、第２半導体領域及び第３半導体領域を含む。前記第４部分領域から前記第１半導体領域への方向は前記第２方向に沿う。前記第５部分領域から前記第２半導体領域への方向は前記第２方向に沿う。前記第３半導体領域は、前記第２方向において、前記第１部分領域と前記第１電極との間にある。前記第１化合物部材は、Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１、ｘ２＜ｙ１）を含む。前記第１化合物部材は、複数の第１化合物部分を含む。前記複数の第１化合物部分は、前記第３半導体領域と前記第１電極との間にある。前記複数の第１化合物部分の１つと、前記複数の第１化合物部分の別の１つと、の間に、前記第１電極の一部がある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）～図２（ｃ）は、第１実施形態に係る半導体装置を例示する模式的平面図である。 図３は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図７は、実施形態に係る半導体装置を例示する模式的断面図である。 図８は、実施形態に係る半導体装置を例示する模式的断面図である。 図９は、実施形態に係る半導体装置を例示する模式的断面図である。 図１０は、実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、実施形態に係る半導体装置を例示する模式的断面図である。 図１５は、実施形態に係る半導体装置を例示する模式的断面図である。 図１６は、実施形態に係る半導体装置を例示する模式的断面図である。 図１７は、実施形態に係る半導体装置を例示する模式的断面図である。 図１８は、実施形態に係る半導体装置を例示する模式的断面図である。 図１９は、実施形態に係る半導体装置を例示する模式的断面図である。 図２０は、実施形態に係る半導体装置を例示する模式的断面図である。 図２１は、実施形態に係る半導体装置を例示する模式的断面図である。 図２２は、実施形態に係る半導体装置を例示する模式的断面図である。 図２３は、実施形態に係る半導体装置を例示する模式的断面図である。 図２４は、実施形態に係る半導体装置を例示する模式的断面図である。 図２５は、実施形態に係る半導体装置を例示する模式的断面図である。 図２６は、実施形態に係る半導体装置を例示する模式的断面図である。 図２７は、実施形態に係る半導体装置を例示する模式的断面図である。 図２８は、実施形態に係る半導体装置を例示する模式的断面図である。 図２９は、実施形態に係る半導体装置を例示する模式的断面図である。 図３０は、実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１１、第２半導体層１２及び第１化合物部材３１を含む。
第２電極５２から第１電極５１への第１方向をＸ軸方向とする。Ｘ軸方向に対して垂直な１つの方向をＺ軸方向とする。Ｘ軸方向及びＺ軸方向に対して垂直な方向をＹ軸方向とする。
第１方向（Ｘ軸方向）における第３電極５３の位置は、第１方向における第２電極５２の位置と、第１方向における第１電極５１の位置と、の間にある。例えば、Ｘ軸方向において、第３電極５３は、第２電極５２と第１電極５１との間にある。
第１半導体層１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１１は、例えば、ＧａＮを含む。例えば、第１半導体層１１は、Ｘ－Ｙ平面に対して実質的に平行である。
第１半導体層１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ、第４部分領域１１ｄ及び第５部分領域１１ｅを含む。
第１部分領域１１ａから第１電極５１への第２方向は、第１方向（Ｘ軸方向）と交差する。第２方向は、例えば、Ｚ軸方向である。
第２部分領域１１ｂから第２電極５２への方向は、第２方向（例えばＺ軸方向）に沿う。第３部分領域１１ｃから第３電極５３への方向は、第２方向（例えばＺ軸方向）に沿う。第４部分領域１１ｄは、第１方向（Ｘ軸方向）において、第３部分領域１１ｃと第１部分領域１１ａとの間にある。第５部分領域１１ｅは、第１方向（Ｘ軸方向）において、第２部分領域１１ｂと第３部分領域１１ｃとの間にある。
第１部分領域１１ａは、第１電極５１の下の部分である。第２部分領域１１ｂは、第２電極５２の下の部分である。第３部分領域１１ｃは、第３電極５３の下の部分である。
第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第２半導体層１２は、例えば、ＡｌＧａＮを含む。第２半導体層１２は、例えば、Ａｌ０．３Ｇａ０．７Ｎなどを含む。
第２半導体層１２は、第１半導体領域１２ａ、第２半導体領域１２ｂ及び第３半導体領域１２ｃを含む。第４部分領域１１ｄから第１半導体領域１２ａへの方向は、第２方向（例えばＺ軸方向）に沿う。第５部分領域１１ｅから第２半導体領域１２ｂへの方向は、第２方向（例えばＺ軸方向）に沿う。第３半導体領域１２ｃは、第２方向（例えばＺ軸方向）において、第１部分領域１１ａと第１電極５１との間にある。第３半導体領域１２ｃは、第１電極５１の下の部分である。
この例では、第２半導体層１２は、第４半導体領域１２ｄをさらに含む。第４半導体領域１２ｄは、第２方向（例えばＺ軸方向）において、第２部分領域１１ｂと第２電極５２との間にある。第４半導体領域１２ｄは、第２電極５２の下の部分である。
第１化合物部材３１は、Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１、ｘ２＜ｙ１）を含む。第１化合物部材３１は、例えば、ＡｌＮを含む。
第１化合物部材３１は、複数の第１化合物部分３１ｐを含む。複数の第１化合物部分３１ｐは、第３半導体領域１２ｃと第１電極５１との間にある。複数の第１化合物部分３１ｐの１つと、複数の第１化合物部分３１ｐの別の１つと、の間に、第１電極５１の一部がある。
この例では、基板１５、第１中間層１３及び第２中間層１４が設けられている。基板１５と第２半導体層１２との間に第１中間層１３がある。第１中間層１３と第２半導体層１２との間に第２中間層１４がある。第２中間層１４と第２半導体層１２との間に第１半導体層１１がある。基板１５は、例えば、シリコン基板である。第１中間層１３は、例えば、バッファ層である。第１中間層１３は、例えば、積層された複数の窒化物半導体膜などを含む。第２中間層１４は、例えば、ｐ形ＧａＮなどを含む。
第１電極５１は、第３半導体領域１２ｃと電気的に接続される。第２電極５２は、第４半導体領域１２ｄと電気的に接続される。
第１電極５１と第３電極５３との間の距離は、第２電極５２と第３電極５３との間の距離よりも長い。
第１半導体層１１の第２半導体層１２に対向する領域に、キャリア領域１０Ｅが形成される。キャリア領域１０Ｅは、例えば、２次元電子ガスである。
第３電極５３に印加される電圧により、第１電極５１と第２電極５２との間に流れる電流が制御できる。第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、例えば、ゲート電極として機能する。半導体装置１１０は、例えば、ＨＥＭＴ（High Electron Mobility Transistor）として機能する。
この例では、第１絶縁層４１が設けられている。第１絶縁層４１の一部４１ｐは、第２方向（Ｚ軸方向）において、第３部分領域１１ｃと第３電極５３との間にある。第１絶縁層４１の一部４１ｐは、ゲート絶縁膜として機能する。
上記のように、半導体装置１１０においては、第３半導体領域１２ｃと第１電極５１との間に複数の第１化合物部分３１ｐが設けられ、複数の第１化合物部分３１ｐの間に第１電極５１の一部がある。第１半導体層１１及び第２半導体層１２は、複数の第１化合物部分３１ｐの「下の領域」を含む。ＡｌＮなどの複数の第１化合物部分３１ｐにより、「下の領域」におけるキャリアの濃度は、第３電極５３と第１電極５１との間の領域におけるキャリア濃度よりも高くなる。複数の第１化合物部分３１ｐの「下の領域」において、キャリア濃度を局所的に高くすることができる。第１電極５１は、複数の第１化合物部分３１ｐの間の領域において、第２半導体層１２と電気的に接続される。これにより、第１電極５１と第２半導体層１２との間の電気的な接続において、低い抵抗が得られる。これにより、低いオン抵抗が得られる。特性の向上が可能な半導体装置を提供することができる。
ＡｌＮの電気抵抗は高い。ＡｌＮは、実質的に絶縁性である。このため、一般に、半導体層と電極との間に、絶縁性のＡｌＮを設けると、コンタクト面積が小さくなり、抵抗は高くなる。実施形態においては、第１半導体層１１及び第２半導体層１２の積層体の上に、ＡｌＮなどの複数の第１化合物部分３１ｐが設けられる。複数の第１化合物部分３１ｐにより、複数の第１化合物部分３１ｐの下において、キャリア密度を局所的に高くできる。複数の第１化合物部分３１ｐの間の領域下において、電気的な接続を得る。これにより、電気的な接続において低い抵抗が得られる。
図１に示すように、例えば、第１電極５１の一部（複数の第１化合物部分３１ｐの間の部分）は、第３半導体領域１２ｃと接する。
例えば、複数の第１化合物部分３１ｐの上記の１つ、及び、複数の第１化合物部分３１ｐの上記の別の１つは、第３半導体領域１２ｃと接する。
図１に示すように、半導体装置１１０は、第２化合物部材３２をさらに含んでも良い。第２化合物部材３２は、Ａｌｙ２Ｇａ１－ｙ２Ｎ（０＜ｙ２≦１、ｘ２＜ｙ２）を含む。第２化合物部材３２は、例えば、ＡｌＮを含む。第４半導体領域１２ｄは、第２方向（Ｚ軸方向）において、第２部分領域１１ｂと第２電極５２との間にある。
第２化合物部材３２は、複数の第２化合物部分３２ｐを含む。複数の第２化合物部分３２ｐは、第４半導体領域１２ｄと第２電極５２との間にある。複数の第２化合物部分３２ｐの１つと、複数の第２化合物部分３２ｐの別の１つと、の間に、第２電極５２の一部がある。これにより、例えば、複数の第２化合物部分３２ｐの「下の領域」において、キャリア濃度を局所的に高くできる。第２電極５２は、複数の第２化合物部分３２ｐの間の領域において、第２半導体層１２と電気的に接続される。これにより、第２電極５２と第２半導体層１２との間の電気的な接続において、低い抵抗が得られる。これにより、低いオン抵抗が得られる。特性の向上が可能な半導体装置を提供することができる。
図１に示すように、例えば、第２電極５２の一部（複数の第２化合物部分３２ｐの間の部分）は、第４半導体領域１２ｄと接する。
例えば、複数の第２化合物部分３２ｐの上記の１つ、及び、複数の第２化合物部分３２ｐの上記の別の１つは、第４半導体領域１２ｄと接する。
半導体装置１１０において、第３電極５３の少なくとも一部は、第１方向（Ｘ軸方向）において、第１半導体領域１２ａと第２半導体領域１２ｂとの間にある。ノーマリオフの動作が得やすくなる。
実施形態において、複数の第１化合物部分３１ｐの１つと、複数の第１化合物部分３１ｐのその１つの隣の別の１つと、間の距離は、例えば、１００ｎｍ以上２０００ｎｍ以下である。この距離が３５０ｎｍ以上であることで、例えば、第１電極５１の密着性を向上し易くなる。この距離が７００ｎｍ以下であることで、例えば、キャリア濃度をより高くできる。
複数の第１化合物部分３１ｐの１つから、複数の第１化合物部分３１ｐのその１つの隣の別の１つへの方向に沿う、複数の第１化合物部分３１ｐの１つの幅は、例えば、１００ｎｍ以上２０００ｎｍ以下である。この幅が３５０ｎｍ以上であることで、例えば、複数の第１化合物部分３１ｐと、第２半導体層１２と、の間において、安定な界面が得易くなる。この幅が７００ｎｍ以下であることで、例えば、電気的な接続の経路を短くすることができる。
以下、第１化合物部材３１及び第２化合物部材３２のパターンの例について説明する。
図２（ａ）～図２（ｃ）は、第１実施形態に係る半導体装置を例示する模式的平面図である。
図２（ａ）～図２（ｃ）は、図１の矢印ＡＡからみた平面図である。図２（ａ）のＡ１－Ａ２線断面が図１に対応する。図２（ｂ）及び図２（ｃ）に例示する半導体装置１１０ａ及び１１０ｂは、複数の第１化合物部分３１ｐのパターン、及び、複数の第２化合物部分３２ｐのパターンを除いて、半導体装置１１０と同様の構成を有する。
図２（ａ）に示す例（半導体装置１１０）においては、複数の第１化合物部分３１ｐの１つから、複数の第１化合物部分３１ｐの別の１つへの方向は、第１方向（Ｘ軸方向）の成分を有する。複数の第１化合物部分３１ｐは、例えば、Ｙ軸方向に沿って延びるストライプ状である。
図２（ａ）に示す例（半導体装置１１０）においては、複数の第２化合物部分３２ｐの１つから、複数の第２化合物部分３２ｐの別の１つへの方向は、第１方向（Ｘ軸方向）の成分を有する。複数の第２化合物部分３２ｐは、例えば、Ｙ軸方向に沿って延びるストライプ状である。
図２（ｃ）に示す例（半導体装置１１０ｂ）においては、複数の第１化合物部分３１ｐの１つから、複数の第１化合物部分３１ｐの別の１つへの方向は、第１方向及び第２方向を含む平面（Ｘ－Ｚ平面）と交差する第３方向の成分を有する。第３方向は、例えばＹ軸方向である。複数の第１化合物部分３１ｐは、例えば、Ｘ軸方向に沿って延びるストライプ状である。
図２（ｃ）に示す例（半導体装置１１０ｂ）においては、複数の第２化合物部分３２ｐの１つから、複数の第２化合物部分３２ｐの別の１つへの方向は、第３方向（例えばＹ軸方向）の成分を有する。複数の第２化合物部分３２ｐは、例えば、Ｘ軸方向に沿って延びるストライプ状である。
図２（ｂ）に示す例（半導体装置１１０ａ）においては、島状の複数の第１化合物部分３１ｐは、Ｘ軸方向及びＹ軸方向に沿って並ぶ。図２（ｂ）に示す例（半導体装置１１０ａ）においては、島状の複数の第２化合物部分３２ｐは、Ｘ軸方向及びＹ軸方向に沿って並ぶ。
実施形態において、複数の第１化合物部分３１ｐのパターン、及び、複数の第２化合物部分３２ｐのパターンは、種々の変形が可能である。例えば、図２（ａ）に例示した複数の第１化合物部分３１ｐのパターンと、図２（ｃ）に例示した複数の第２化合物部分３２ｐのパターンと、が組み合わされても良い。
複数の第１化合物部分３１ｐの２つは、互いに連続しても良い。例えば、図２（ａ）に例示した複数の第１化合物部分３１ｐの２つのそれぞれの端部が接続されても良い。複数の第２化合物部分３２ｐの２つは、互いに連続しても良い。例えば、図２（ａ）に例示した複数の第２化合物部分３２ｐの２つのそれぞれの端部が接続されても良い。
（第２実施形態）
図３は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１１、第２半導体層１２及び第１化合物部材３１を含む。半導体装置１２０は、第３化合物部材３３をさらに含む。第１絶縁層４１は、第１絶縁領域４１ａを含む。半導体装置１２０におけるこれ以外の構成は、半導体装置１１０の構成と同様である。以下、第３化合物部材３３及び第１絶縁領域４１ａの例について説明する。
第３化合物部材３３は、Ａｌｙ３Ｇａ１－ｙ３Ｎ（０＜ｙ３≦１、ｘ２＜ｙ３）を含む。第３化合物部材３３は、例えば、ＡｌＮを含む。第３化合物部材３３は、例えば、第１化合物部材３１と同様の構成及び材料を有しても良い。第３化合物部材３３は、例えば、第２化合物部材３２と同様の構成及び材料を有しても良い。
第１半導体層１１は、第６部分領域１１ｆをさらに含む。第６部分領域１１ｆは、第１方向（Ｘ軸方向）において、第３部分領域１１ｃと第４部分領域１１ｄとの間にある。第２半導体層１２は、第５半導体領域１２ｅをさらに含む。第６部分領域１１ｆから第５半導体領域１２ｅへの方向は、第２方向（例えばＺ軸方向）に沿う。
第１半導体領域１２ａは、第２方向（Ｚ軸方向）において、第４部分領域１１ｄと第３化合物部材３３との間にある。第１絶縁層４１の第１絶縁領域４１ａは、第１方向（Ｘ軸方向）において、第３電極５３の少なくとも一部と、第３化合物部材３３との間にある。
第３化合物部材３３の下に位置する部分では、キャリア濃度が局所的に高くなる。これにより、第３電極５３と第１電極５１との間における電界の集中を緩和することができる。これにより、例えば、耐圧を向上できる。第２実施形態によれば、特性の向上が可能な半導体装置を提供できる。
例えば、第３化合物部材３３は、第１半導体領域１２ａと接する。例えば、第１絶縁領域４１ａは、第５半導体領域１２ｅと接する。
第３化合物部材３３は、複数の第１化合物部分３１ｐの１つと連続しても良い。
図３に示すように、第３電極５３は、端部５３ｅを含む。端部５３ｅは、第１電極５１の側の端部である。第３電極５３の別の端部５３ｆから端部５３ｅへの方向は、Ｘ軸方向に沿う。図３に示す例においては、Ｘ軸方向における端部５３ｅの位置と、Ｘ軸方向における第１電極５１の位置と、の間に、Ｘ軸方向における第３化合物部材３３の位置がある。
図４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１２１は、第４化合物部材３４をさらに含む。第１絶縁層４１は、第２絶縁領域４１ｂを含む。半導体装置１２１におけるこれ以外の構成は、半導体装置１２０の構成と同様である。以下、第４化合物部材３４及び第２絶縁領域４１ｂの例について説明する。
第４化合物部材３４は、Ａｌｙ４Ｇａ１－ｙ４Ｎ（０＜ｙ４≦１、ｘ２＜ｙ４）を含む。第４化合物部材３４は、例えば、ＡｌＮを含む。第４化合物部材３４は、例えば、第１化合物部材３１と同様の構成及び材料を有しても良い。第４化合物部材３４は、例えば、第２化合物部材３２と同様の構成及び材料を有しても良い。
第１半導体層１１は、第７部分領域１１ｇをさらに含む。第７部分領域１１ｇは、第１方向（Ｘ軸方向）において、第５部分領域１１ｅと第３部分領域１１ｃとの間にある。第２半導体層１２は、第６半導体領域１２ｆをさらに含む。第７部分領域１１ｇから第６半導体領域１２ｆへの方向は、第２方向（Ｚ軸方向）に沿う。
第２半導体領域１２ｂは、第２方向（Ｚ軸方向）において第５部分領域１１ｅと第４化合物部材３４との間にある。第１絶縁層４１の第２絶縁領域４１ｂは、第１方向（Ｘ軸方向）において、第４化合物部材３４と、第３電極５３の少なくとも一部と、の間にある。
第３化合物部材３３は、第１化合物部材３１と連続しても良い。第３化合物部材３３は、複数の第１化合物部分３１ｐの少なくとも１つ連続しても良い。
第４化合物部材３４の下に位置する部分では、キャリア濃度が局所的に高くなる。これにより、第２電極５２と第３電極５３との間における電界の集中を緩和することができる。これにより、例えば、耐圧を向上できる。第２実施形態によれば、特性の向上が可能な半導体装置を提供できる。
例えば、第４化合物部材３４は、第２半導体領域１２ｂと接する。例えば、第２絶縁領域４１ｂは、第６半導体領域１２ｆと接する。
図３及び図４に示すように、半導体装置１２０及び１２１は、第５化合物部材３５をさらに含む。第５化合物部材３５は、Ａｌｙ５Ｇａ１－ｙ５Ｎ（０＜ｙ５≦１、ｘ２＜ｙ５）を含む。第５化合物部材３５は、例えば、ＡｌＮを含む。第５化合物部材３５は、例えば、第１化合物部材３１と同様の構成及び材料を有しても良い。第５化合物部材３５は、例えば、第２化合物部材３２と同様の構成及び材料を有しても良い。
例えば、第５化合物部材３５の少なくとも一部と、第１半導体層１１との間に、第２半導体層１２の一部がある。第５化合物部材３５の少なくとも一部と、第３化合物部材３３との間に、第１絶縁層４１の第１絶縁領域４１ａがある。
第５化合物部材３５の別の一部は、第３電極５３と第１半導体層１１との間にある。第５化合物部材３５の別の一部は、第３電極５３と、第１絶縁層４１の一部４１ｐと、との間にある。
第５化合物部材３５は、端部３５ｅを含む。端部３５ｅは、第１電極５１の側の端部である。第５化合物部材３５の別の端部３５ｆから端部３５ｅへの方向は、Ｘ軸方向に沿う。図３及び図４に示す例においては、Ｘ軸方向における端部５３ｅの位置と、Ｘ軸方向における第３化合物部材３３の位置と、の間に、Ｘ軸方向における端部３５ｅの位置がある。
図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１２２においては、第３化合物部材３３は、複数の第３化合物部分３３ｐを含む。半導体装置１２２におけるこれ以外の構成は、半導体装置１２０の構成と同様である。以下、複数の第３化合物部分３３ｐの例について説明する。
複数の第３化合物部分３３ｐの１つと、複数の第３化合物部分３３ｐの別の１つと、の間に、第１絶縁層４１の一部がある。複数の第３化合物部分３３ｐにより、例えば、電界のプロファイルを制御できる。より効果的に、電界の集中を緩和することができる。
複数の第３化合物部分３３ｐの２つは、互いに連続しても良い。例えば、複数の第３化合物部分３３ｐの２つのそれぞれの端部が接続されても良い。
第４化合物部材３４が複数の第４化合物部分を含んでも良い。複数の第４化合物部分の１つと、複数の第４化合物部分の別の１つと、の間に、第１絶縁層４１の一部があっても良い。
（第３実施形態）
図６は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１３０は、第１電極５１、第２電極５２、第３電極５３、第１半導体層１１、第２半導体層１２、第３化合物部材３３（化合物部材）、及び、第１絶縁層４１を含む。
第２電極５２から第１電極５１への第１方向（例えばＸ軸方向）における第３電極５３の位置は、第１方向における第２電極５２の位置と、第１方向における第１電極５１の位置と、の間にある。
第１半導体層１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１１は、第１～第６部分領域１１ａ～１１ｆを含む。第１部分領域１１ａから第１電極５１への第２方向（例えばＺ軸方向）は、第１方向と交差する。第２部分領域１１ｂから第２電極５２への方向は、第２方向に沿う。第３部分領域１１ｃから第３電極５３への方向は、第２方向に沿う。第４部分領域１１ｄは、第１方向において第３部分領域１１ｃと第１部分領域１１ａとの間にある。第５部分領域１１ｅは、第１方向において第２部分領域１１ｂと第３部分領域１１ｃとの間にある。第６部分領域１１ｆは、第１方向において第３部分領域１１ｃと第４部分領域１１ｄとの間にある。
第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第２半導体層１２は、第１半導体領域１２ａ及び第２半導体領域１２ｂを含む。第４部分領域１１ｄから第１半導体領域１２ａへの方向は、第２方向（例えばＺ軸方向）に沿う。第５部分領域１１ｅから第２半導体領域１２ｂへの方向は、第２方向に沿う。
第３化合物部材３３（化合物部材）は、Ａｌｙ３Ｇａ１－ｙ３Ｎ（０＜ｙ３≦１、ｘ２＜ｙ３）を含む。第４部分領域１１ｄから第３化合物部材３３への方向は、第２方向（Ｚ軸方向）に沿う。
第１絶縁層４１は、第１絶縁領域４１ａを含む。第１半導体領域１２ａの一部は、第２方向（Ｚ軸方向）において、第４部分領域１１ｄと第３化合物部材３３との間にある。第１半導体領域１２ａの別の一部は、第２方向（Ｚ軸方向）において、第６部分領域１１ｆと第１絶縁領域４１ａとの間にある。
第３化合物部材３３の下に位置する部分では、キャリア濃度が局所的に高くなる。これにより、第３電極５３と第１電極５１との間における電界の集中を緩和することができる。これにより、例えば、耐圧を向上できる。第３実施形態によれば、特性の向上が可能な半導体装置を提供できる。
例えば、第３化合物部材３３は、第１半導体領域１２ａの一部と接する。例えば、第１絶縁領域４１ａは、第１半導体領域１２ａの別の一部と接する。
半導体装置１３０において、第１電極５１と第１部分領域１１ａとの間に、第１ドープ領域１２Ａが設けられても良い。第２電極５２と第２部分領域１１ｂとの間に、第２ドープ領域１２Ｂが設けられても良い。これらのドープ領域における不純物の濃度は、第１半導体層１１における不純物の濃度よりも高い。不純物は、例えば、Ｓｉ、Ｇｅ、Ｃ及びＴｉよりなる群から選択された少なくとも１つを含む。これらのドープ領域により、半導体層と電極との間の電気的な接続において、低い抵抗が得られる。これらのドープ領域が設けられる場合、第１化合物部材３１または第２化合物部材３２は省略されても良い。これらのドープ領域は、第２半導体層１２の一部でも良い。これらのドープ領域は、実質的に、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含んでも良い。ドープ領域の少なくとも一部は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）と、不純物と、を含む。
半導体装置１２０、１２１、１２２及び１３０において、Ｘ軸方向における端部３５ｅの位置は、Ｘ軸方向における端部５３ｅの位置と、Ｘ軸方向における第３化合物部材３３の位置と、の間にある。第３電極５３の端部５３ｅが第１電極５１から遠いため、例えば、ショートなどが抑制され、高い耐圧が得られる。
図７～図１０は、実施形態に係る半導体装置を例示する模式的断面図である。
図７～図１０に示すように、半導体装置１２０ａ、１２１ａ、１２２ａ及び１３０ａにおいて、Ｘ軸方向における端部５３ｅの位置は、Ｘ軸方向における端部３５ｅの位置と、Ｘ軸方向における第３化合物部材３３の位置と、の間にある。半導体装置１２０ａ、１２１ａ、１２２ａ及び１３０ａにおけるこれを除く構成は、半導体装置１２０、１２１、１２２及び１３０における構成と同様である。
半導体装置１２０ａ、１２１ａ、１２２ａ及び１３０ａにおいて、第３電極５３の端部５３ｅは、例えば、フィールドプレートとして機能しても良い。電界の集中が緩和される。例えば、高い耐圧が得られる。
図１１～図１４は、実施形態に係る半導体装置を例示する模式的断面図である。
図１１～図１４に示すように、半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂは、導電部材５４を含む。半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂにおけるこれを除く構成は、半導体装置１２０、１２１、１２２及び１３０における構成と同様である。
導電部材５４は、第３電極５３と電気的に接続される。導電部材５４は、第１導電部分５４Ａ及び第２導電部分５４Ｂを含む。第２方向（Ｚ軸方向）において、第３部分領域１１ｃと第１導電部分５４Ａとの間に、第３電極５３がある。第２導電部分５４Ｂは、第１導電部分５４Ａと接続される。第１導電部分５４Ａから第２導電部分５４Ｂへの方向は、第１方向（Ｘ軸方向）に沿う。
導電部材５４は、フィールドプレートとして機能しても良い。導電部材５４により、電界の集中が緩和される。例えば、高い耐圧が得られる。
導電部材５４は、端部５４ｅを含む。端部５４ｅは、第１電極５１の側の端部である。導電部材５４の別の端部５４ｆから端部５４ｅへの方向は、Ｘ軸方向に沿う。
Ｘ軸方向における端部５４ｅの位置は、Ｘ軸方向における第３電極５３の位置と、Ｘ軸方向における第１電極５１の位置との間にある。Ｘ軸方向における端部５４ｅの位置は、Ｘ軸方向における端部５３ｅの位置と、Ｘ軸方向における第１電極５１の位置との間にある。
半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂにおいて、Ｘ軸方向における第３化合物部材３３の位置は、Ｘ軸方向における端部５４ｅの位置と、Ｘ軸方向における第１電極５１の位置との間にある。
図１５～図１８は、実施形態に係る半導体装置を例示する模式的断面図である。
図１５～図１８に示すように、半導体装置１２０ｃ、１２１ｃ、１２２ｃ及び１３０ｃにおいては、導電部材５４の端部５４ｅの位置が、半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂにおけるそれとは異なる。半導体装置１２０ｃ、１２１ｃ、１２２ｃ及び１３０ｃにおけるこれを除く構成は、半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂにおける構成と同様である。
半導体装置１２０ｃ、１２１ｃ、１２２ｃ及び１３０ｃにおいて、第２方向（Ｚ軸方向）において、端部５４ｅは、第３化合物部材３３と重なる。半導体装置１２０ｃ、１２１ｃ、１２２ｃ及び１３０ｃにおいて、第２方向（Ｚ軸方向）において、第３化合物部材３３の少なくとも一部は、第２導電部分５４Ｂと第２半導体層１２との間にある。例えば、第３化合物部材３３の少なくとも一部は、第２導電部分５４Ｂに覆われる。例えば、オン抵抗が低くできる。
図１９～図２２は、実施形態に係る半導体装置を例示する模式的断面図である。
図１９～図２２に示すように、半導体装置１２０ｄ、１２１ｄ、１２２ｄ及び１３０ｄにおいては、Ｘ軸方向における端部５３ｅの位置は、Ｘ軸方向における端部３５ｅの位置と、Ｘ軸方向における第３化合物部材３３の位置と、の間にある。半導体装置１２０ｄ、１２１ｄ、１２２ｄ及び１３０ｄにおけるこれを除く構成は、半導体装置１２０ｂ、１２１ｂ、１２２ｂ及び１３０ｂにおける構成と同様である。上記のような、端部５３ｅ、端部３５ｅ及び第３化合物部材３３の位置の関係により、例えば、信頼性をより向上することができる。
図２３～図２６は、実施形態に係る半導体装置を例示する模式的断面図である。
図２３～図２６に示すように、半導体装置１２０ｅ、１２１ｅ、１２２ｅ及び１３０ｅは、第２絶縁層４２を含む。半導体装置１２０ｅ、１２１ｅ、１２２ｅ及び１３０ｅにおけるこれを除く構成は、半導体装置１２０ｄ、１２１ｄ、１２２ｄ及び１３０ｄにおける構成と同様である。
第２絶縁層４２は、例えば、第１絶縁部分４２ａ及び第２絶縁部分４２ｂを含む。第１絶縁部分４２ａは、Ｚ軸方向において、第２半導体層１２の一部（例えば、第５半導体領域１２ｅ）と、第５化合物部材３５の一部と、の間にある。第１絶縁部分４２ａにより、第１絶縁部分４２ａの下部分において、キャリア領域１０Ｅが形成されにくくなる。例えば、電界の集中をより緩和できる。例えば、しきい値電圧を適度に上昇させることができる。例えば、ノーマリオンの動作が得やすくなる。
第２絶縁部分４２ｂは、Ｚ軸方向において、第２半導体層１２の一部（例えば、第２半導体領域１２ｂ）と、第５化合物部材３５の一部と、の間にある。第２絶縁部分４２ｂにより、第２絶縁部分４２ｂの下部分において、キャリア領域１０Ｅが形成されにくくなる。例えば、電界の集中をより緩和できる。例えば、しきい値電圧を適度に上昇させることができる。例えば、ノーマリオンの動作が得やすくなる。
第２絶縁層４２は、例えば、ＳｉＮを含む。第２絶縁層４２における窒素の濃度は、第１絶縁層４１における窒素の濃度よりも高い。第１絶縁層４１における酸素の濃度は、第２絶縁層４２における酸素の濃度よりも高い。
図２７～図３０は、実施形態に係る半導体装置を例示する模式的断面図である。
図２７～図３０に示すように、半導体装置１２０ｆ、１２１ｆ、１２２ｆ及び１３０ｆは、導電部材５５を含む。半導体装置１２０ｆ、１２１ｆ、１２２ｆ及び１３０ｆにおけるこれを除く構成は、半導体装置１２０ａ、１２１ａ、１２２ａ及び１３０ａにおける構成と同様である。
導電部材５５は、第２電極５２と電気的に接続される。導電部材５５は、第３導電部分５５Ａ及び第４導電部分５５Ｂを含む。第２方向（Ｚ軸方向）において、第２部分領域１１ｂと第３導電部分５５Ａとの間に、第２電極５２がある。第４導電部分５５Ｂは、第３導電部分５５Ａと接続される。第３導電部分５５Ａから第４導電部分５５Ｂへの方向は、第１方向（Ｘ軸方向）に沿う。
導電部材５５は、フィールドプレートとして機能しても良い。導電部材５５により、電界の集中が緩和される。例えば、高い耐圧が得られる。
導電部材５５は、端部５５ｅを含む。端部５５ｅは、第１電極５１の側の端部である。導電部材５５の別の端部５５ｆから端部５５ｅへの方向は、Ｘ軸方向に沿う。
Ｘ軸方向における端部５５ｅの位置は、Ｘ軸方向における第３電極５３の位置と、Ｘ軸方向における第１電極５１の位置との間にある。Ｘ軸方向における端部５５ｅの位置は、Ｘ軸方向における端部５３ｅの位置と、Ｘ軸方向における第１電極５１の位置との間にある。
実施形態において、第１～第３電極５１～５３は、例えば、Ｔｉなどを含む。導電部材５４及び５５は、例えば、Ｔｉ及びＡｌよりなる群から選択された少なくとも１つなどを含む。第１絶縁層４１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、及び、酸化アルミニウムよりなる群から選択された少なくとも１つを含む。第２絶縁層４２は、例えば、窒化シリコン及び酸窒化シリコンよりなる群から選択された少なくとも１つを含む。
実施形態によれば、特性の向上が可能な半導体装置が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１－ｘ－ｙ－ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体層、電極及び絶縁層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｅ キャリア領域、 １１…第１半導体層、 １１ａ～１１ｇ…第１～第７部分領域、 １２…第２半導体層、 １２Ａ、１２Ｂ…第１、第２ドープ領域、 １２ａ～１２ｆ…第１～第６半導体領域、 １３…第１中間層、 １４…第２中間層、 １５…基板、
３１～３５…第１～第５化合物部材、 ３１ｐ～３３ｐ…第１～第３化合物部分、 ３５ｅ、３５ｆ…端部、 ４１…第１絶縁層、 ４１ａ、４１ｂ…第１、第２絶縁領域、 ４１ｐ…一部、 ４２…第２絶縁層、 ４２ａ、４２ｂ…第１、第２絶縁部分、 ５１～５３…第１～第３電極、 ５３ｅ、５３ｆ…端部、 ５４…導電部材、 ５４Ａ、５４Ｂ…第１、第２導電部分、 ５４ｅ、５４ｆ…端部、 ５５…導電部材、 ５５Ａ、５５Ｂ…第３、第４導電部分、 ５５ｅ、５５ｆ…端部、 １１０、１１０ａ、１１０ｂ、１２０、１２０ａ～１２０ｆ、１２１、１２１ａ～１２１ｆ、１２２、１２２ａ～１２２ｆ、１３０、１３０ａ～１３０ｆ…半導体装置、 ＡＡ…矢印

Claims (19)

  1. 第１電極と、
    第２電極と、
    第３電極であって、前記第２電極から前記第１電極への第１方向における前記第３電極の位置は、前記第１方向における前記第２電極の位置と、前記第１方向における前記第１電極の位置と、の間にある、前記第３電極と、
    Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む第１半導体層であって、前記第１半導体層は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、前記第１部分領域から前記第１電極への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第２電極への方向は、前記第２方向に沿い、前記第３部分領域から前記第３電極への方向は、前記第２方向に沿い、前記第４部分領域は、前記第１方向において前記第３部分領域と前記第１部分領域との間にあり、前記第５部分領域は、前記第１方向において前記第２部分領域と前記第３部分領域との間にある、前記第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む第２半導体層であって、前記第２半導体層は、第１半導体領域、第２半導体領域及び第３半導体領域を含み、前記第４部分領域から前記第１半導体領域への方向は前記第２方向に沿い、前記第５部分領域から前記第２半導体領域への方向は前記第２方向に沿い、前記第３半導体領域は、前記第２方向において、前記第１部分領域と前記第１電極との間にある、前記第２半導体層と、
    Ａｌｙ１Ｇａ１－ｙ１Ｎ（０＜ｙ１≦１、ｘ２＜ｙ１）を含む第１化合物部材であって、前記第１化合物部材は、複数の第１化合物部分を含み、前記複数の第１化合物部分は、前記第３半導体領域と前記第１電極との間にあり、前記複数の第１化合物部分の１つと、前記複数の第１化合物部分の別の１つと、の間に、前記第１電極の一部がある、前記第１化合物部材と、
    を備えた半導体装置。
  2. 前記複数の第１化合物部分の前記１つから、前記複数の第１化合物部分の前記別の１つへの方向は、前記第１方向の成分を有する、請求項１記載の半導体装置。
  3. 前記複数の第１化合物部分の前記１つから、前記複数の第１化合物部分の前記別の１つへの方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向の成分を有する、請求項１または２に記載の半導体装置。
  4. 前記複数の第１化合物部分の前記１つ、及び、前記複数の第１化合物部分の前記別の１つは、前記第３半導体領域と接する、請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１電極の前記一部は、前記第３半導体領域と接する、請求項１～４のいずれか１つに記載の半導体装置。
  6. Ａｌｙ２Ｇａ１－ｙ２Ｎ（０＜ｙ２≦１、ｘ２＜ｙ２）を含む第２化合物部材をさらに備え、
    前記第２半導体層は、第４半導体領域をさらに含み、
    前記第４半導体領域は、前記第２方向において、前記第２部分領域と前記第２電極との間にあり、
    前記第２化合物部材は、複数の第２化合物部分を含み、前記複数の第２化合物部分は、前記第４半導体領域と前記第２電極との間にあり、前記複数の第２化合物部分の１つと、前記複数の第２化合物部分の別の１つと、の間に、前記第２電極の一部がある、請求項１～５のいずれか１つに記載の半導体装置。
  7. 前記複数の第２化合物部分の前記１つから、前記複数の第２化合物部分の前記別の１つへの方向は、前記第１方向の成分を有する、請求項６記載の半導体装置。
  8. 前記複数の第２化合物部分の前記１つから、前記複数の第２化合物部分の前記別の１つへの方向は、前記第１方向及び前記第２方向を含む平面と交差する第３方向の成分を有する、請求項６または７に記載の半導体装置。
  9. 前記複数の第２化合物部分の前記１つ、及び、前記複数の第２化合物部分の前記別の１つは、前記第４半導体領域と接する、請求項６～８のいずれか１つに記載の半導体装置。
  10. 前記第２電極の前記一部は、前記第４半導体領域と接する、請求項６～９のいずれか１つに記載の半導体装置。
  11. Ａｌｙ３Ｇａ１－ｙ３Ｎ（０＜ｙ３≦１、ｘ２＜ｙ３）を含む第３化合物部材と、
    第１絶縁層と、
    をさらに備え、
    前記第１半導体層は、第６部分領域をさらに含み、前記第６部分領域は、前記第１方向において、前記第３部分領域と前記第４部分領域との間にあり、
    前記第２半導体層は、第５半導体領域をさらに含み、前記第６部分領域から前記第５半導体領域への方向は、前記第２方向に沿い、
    前記第１半導体領域は、前記第２方向において前記第４部分領域と前記第３化合物部材との間にあり、
    前記第１絶縁層は、第１絶縁領域を含み、
    前記第１絶縁領域は、前記第１方向において、前記第３電極の少なくとも一部と、前記第３化合物部材との間にある、請求項１～１０のいずれか１つに記載の半導体装置。
  12. 前記第３化合物部材は、前記第１半導体領域と接する、請求項１１記載の半導体装置。
  13. 前記第１絶縁領域は、前記第５半導体領域と接する、請求項１１または１２に記載の半導体装置。
  14. 前記第３化合物部材は、複数の第３化合物部分を含み、前記複数の第３化合物部分の１つと、前記複数の第３化合物部分の別の１つと、の間に、前記第１絶縁層の一部がある、請求項１１～１３のいずれか１つに記載の半導体装置。
  15. Ａｌｙ４Ｇａ１－ｙ４Ｎ（０＜ｙ４≦１、ｘ２＜ｙ４）を含む第４化合物部材をさらに備え、
    前記第１半導体層は、第７部分領域をさらに含み、前記第７部分領域は、前記第１方向において、前記第５部分領域と前記第３部分領域との間にあり、
    前記第２半導体層は、第６半導体領域をさらに含み、前記第７部分領域から前記第６半導体領域への方向は、前記第２方向に沿い、
    前記第２半導体領域は、前記第２方向において前記第５部分領域と前記第４化合物部材との間にあり、
    前記第１絶縁層は、第２絶縁領域をさらに含み、
    前記第２絶縁領域は、前記第１方向において、前記第４化合物部材と、前記第３電極の少なくとも一部と、の間にある、請求項１１～１４のいずれか１つに記載の半導体装置。
  16. 前記第４化合物部材は、前記第２半導体領域と接する、請求項１５記載の半導体装置。
  17. 前記第２絶縁領域は、前記第６半導体領域と接する、請求項１５または１６に記載の半導体装置。
  18. Ａｌｙ５Ｇａ１－ｙ５Ｎ（０＜ｙ５≦１、ｘ２＜ｙ５）を含む第５化合物部材をさらに備え、
    前記第５化合物部材の少なくとも一部と前記第１半導体層との間に、前記第２半導体層の一部がある、請求項１～１７のいずれか１つに記載の半導体装置。
  19. 前記第５化合物部材の別の一部は、前記第３電極と前記第１半導体層との間にある、請求項１８記載の半導体装置。
JP2019080072A 2019-04-19 2019-04-19 半導体装置 Active JP7448314B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019080072A JP7448314B2 (ja) 2019-04-19 2019-04-19 半導体装置
US16/787,351 US11476336B2 (en) 2019-04-19 2020-02-11 Semiconductor device
JP2023191224A JP7635340B2 (ja) 2019-04-19 2023-11-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019080072A JP7448314B2 (ja) 2019-04-19 2019-04-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023191224A Division JP7635340B2 (ja) 2019-04-19 2023-11-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2020178068A JP2020178068A (ja) 2020-10-29
JP2020178068A5 JP2020178068A5 (ja) 2022-04-14
JP7448314B2 true JP7448314B2 (ja) 2024-03-12

Family

ID=72830921

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019080072A Active JP7448314B2 (ja) 2019-04-19 2019-04-19 半導体装置
JP2023191224A Active JP7635340B2 (ja) 2019-04-19 2023-11-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023191224A Active JP7635340B2 (ja) 2019-04-19 2023-11-09 半導体装置

Country Status (2)

Country Link
US (1) US11476336B2 (ja)
JP (2) JP7448314B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7332548B2 (ja) 2020-08-06 2023-08-23 株式会社東芝 半導体装置
JP2022184315A (ja) * 2021-06-01 2022-12-13 株式会社東芝 半導体装置
JP7524140B2 (ja) * 2021-07-26 2024-07-29 株式会社東芝 半導体装置
WO2023013431A1 (ja) * 2021-08-03 2023-02-09 ヌヴォトンテクノロジージャパン株式会社 可変容量素子
US12218232B2 (en) * 2021-08-25 2025-02-04 Kabushiki Kaisha Toshiba Semiconductor device including compound and nitride members
JP2024167557A (ja) * 2023-05-22 2024-12-04 株式会社東芝 半導体装置及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129696A (ja) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008227014A (ja) 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
WO2012172753A1 (ja) 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
JP2013179376A (ja) 2013-06-26 2013-09-09 Panasonic Corp 半導体装置
JP2013247363A (ja) 2012-05-25 2013-12-09 Triquint Semiconductor Inc 電荷誘導層を有するｉｉｉ族窒化物トランジスタ
JP2015179785A (ja) 2014-03-19 2015-10-08 株式会社東芝 半導体装置
JP2017041543A (ja) 2015-08-20 2017-02-23 住友電気工業株式会社 高電子移動度トランジスタ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5654884B2 (ja) * 2011-01-26 2015-01-14 株式会社東芝 窒化物半導体装置の製造方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
JP5825018B2 (ja) 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP2013229486A (ja) 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
JP2014220407A (ja) * 2013-05-09 2014-11-20 ローム株式会社 窒化物半導体素子
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
JP6270572B2 (ja) 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
JP6258148B2 (ja) * 2014-08-05 2018-01-10 株式会社東芝 半導体装置
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
JP2016058546A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置
JP6332021B2 (ja) * 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
JP6591168B2 (ja) 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
US9837522B2 (en) * 2015-11-02 2017-12-05 Infineon Technologies Austria Ag III-nitride bidirectional device
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
JP6594272B2 (ja) 2016-09-02 2019-10-23 株式会社東芝 半導体装置及びその製造方法
JP2018060847A (ja) 2016-10-03 2018-04-12 株式会社東芝 半導体装置
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
US10804384B2 (en) * 2017-12-27 2020-10-13 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
EP3753051A4 (en) * 2018-02-14 2021-11-17 Hrl Laboratories, Llc VERY STAGGERED LINEAR HEMT STRUCTURES
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP7071893B2 (ja) 2018-07-23 2022-05-19 株式会社東芝 半導体装置及びその製造方法
US20200303532A1 (en) * 2019-03-20 2020-09-24 Win Semiconductors Corp. GaN-BASED FIELD EFFECT TRANSISTOR
US20200357905A1 (en) * 2019-05-08 2020-11-12 Cambridge Electronics Inc. Iii-nitride transistor device with a thin barrier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129696A (ja) 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008227014A (ja) 2007-03-09 2008-09-25 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
WO2012172753A1 (ja) 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
JP2013247363A (ja) 2012-05-25 2013-12-09 Triquint Semiconductor Inc 電荷誘導層を有するｉｉｉ族窒化物トランジスタ
JP2013179376A (ja) 2013-06-26 2013-09-09 Panasonic Corp 半導体装置
JP2015179785A (ja) 2014-03-19 2015-10-08 株式会社東芝 半導体装置
JP2017041543A (ja) 2015-08-20 2017-02-23 住友電気工業株式会社 高電子移動度トランジスタ

Also Published As

Publication number Publication date
JP7635340B2 (ja) 2025-02-25
JP2024012548A (ja) 2024-01-30
JP2020178068A (ja) 2020-10-29
US20200335587A1 (en) 2020-10-22
US11476336B2 (en) 2022-10-18

Similar Documents

Publication Publication Date Title
JP7448314B2 (ja) 半導体装置
US11699751B2 (en) Semiconductor device
US10431657B1 (en) Semiconductor device
US11043452B2 (en) Semiconductor device
JP2015056457A (ja) 半導体装置
JP2020113572A (ja) 半導体装置
US20190189764A1 (en) Semiconductor device
US20180151675A1 (en) Field-effect transistor
US11476358B2 (en) Semiconductor device
US20220130986A1 (en) Semiconductor device
US10937875B2 (en) Semiconductor device
JP2017208556A (ja) 半導体装置
US12080765B2 (en) Semiconductor device
US11251293B2 (en) Semiconductor device
US12159932B2 (en) Semiconductor device
US20210234012A1 (en) Semiconductor device
JP7438918B2 (ja) 半導体装置
US12237409B2 (en) Semiconductor device
US11152480B2 (en) Semiconductor device
JP7437346B2 (ja) 半導体装置及びその製造方法
US20220140125A1 (en) Semiconductor device
US20230006058A1 (en) Semiconductor device
CN117690949A (zh) 氮化物半导体装置
JP2024018881A (ja) 半導体装置
JP6139494B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240229

R150 Certificate of patent or registration of utility model

Ref document number: 7448314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150